JP3442972B2 - 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は書き換え可能型不揮
発性メモリを備え、プログラムにより書き換え可能型不
揮発性メモリのデータを書き換える情報処理装置、およ
び書き換え可能型不揮発性メモリをプログラムの実行に
より書き換えるための書き換え可能型不揮発性メモリの
書き換え方法に関するものである。

【０００２】

【従来の技術】近年、情報処理装置においては、処理プ
ログラムの修正を容易に、短期間で行うために、従来用
いていた書き換えができないリードオンリーメモリ（Ｒ
ＯＭ）の代わりに、不揮発性メモリであって格納されて
いるデータを書き換えることができるフラッシュメモリ
を、プログラムを格納するプログラムメモリとして用い
ることが多くなってきている。

【０００３】フラッシュメモリのプログラムを書き換え
る場合は、通常、フラッシュメモリをシステムのボード
から取り出して、ＲＯＭライタなどを用いてフラッシュ
メモリの書き換えを行い、再びフラッシュメモリをボー
ドへ戻してプログラムを実行するということを行う。し
かし、システムとして組み立てた後、あるいは商品とし
て出荷した後、プログラムの改善や修正を施したい場合
がある。この場合、フラッシュメモリをボードから取り
出さずにプログラムによってフラッシュメモリの書き換
えを行うことになる。フラッシュメモリは、消去や書き
込みを行っている間は通常の命令の読み出しができな
い。そのため、従来、アプリケーションのプログラムを
格納するフラッシュメモリとは別に、フラッシュメモリ
の書き換えプログラムを格納するメモリを設けていた。

【０００４】図５にフラッシュメモリを用いた従来の情
報処理装置のブロック図を示す。図５において、１はプ
ログラムの実行を行う中央処理装置（以下、ＣＰＵと記
す）で、２はフラッシュメモリ、３はフラッシュメモリ
２の読み出しや書き込みなどの制御を行うフラッシュメ
モリ制御装置、７はＣＰＵ１が処理に用いるデータを格
納するデータメモリ、１０はＣＰＵ１からのデータの読
み出しや書き込み要求に対して、外部メモリ８やフラッ
シュメモリ制御装置３のデータの読み出しや書き込みを
行うバス制御装置である。１００はフラッシュメモリ２
の書き換えを行うプログラムを格納する書き換えプログ
ラムメモリである。

【０００５】４はＣＰＵ１から書き換えプログラムメモ
リ１００へ与えられるアドレス、５は同じくＣＰＵ１か
ら書き換えプログラムメモリ１００へ与えられる読み出
し要求信号、６は書き換えプログラムメモリ１００から
ＣＰＵ１へ与えられる命令である。１１はＣＰＵ１から
バス制御装置１０へ与えられるアドレス、１２はＣＰＵ
１とバス制御装置１０との間でやりとりされるデータ、
１３はＣＰＵ１からバス制御装置１０へ与えられる制御
信号である。１８はフラッシュメモリ制御装置３からフ
ラッシュメモリ２へ与えられる制御信号、１９は同じく
フラッシュメモリ制御装置３からフラッシュメモリ２へ
与えられるアドレス、２０はフラッシュメモリ制御装置
３とフラッシュメモリ２との間でやりとりされるデータ
である。２１はＣＰＵ１からデータメモリ７へ与えられ
るアドレス、２２はＣＰＵ１とデータメモリ７との間で
やりとりされるデータ、２３はＣＰＵ１からデータメモ
リ７へ与えられる制御信号である。

【０００６】以上のような情報処理装置において、フラ
ッシュメモリ２を書き換える場合には、ＣＰＵ１は、読
み出し要求信号５およびアドレス４を書き換えプログラ
ムメモリ１００へ与えることにより、書き換えプログラ
ム（命令６）を書き換えプログラムメモリ１００から読
み出して実行し、フラッシュメモリ制御装置３にバス制
御装置１０を介して書き換えのためのアドレスやデータ
や制御情報を与え、フラッシュメモリ制御装置３は与え
られた情報に従って、フラッシュメモリ２にアドレス１
９やデータ２０や制御信号１８を出力してフラッシュメ
モリ２の書き換えを行う。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、アプリケーションのプログラムを格納
するフラッシュメモリ２とは別にフラッシュメモリ２の
書き換えのための書き換えプログラムを格納する書き換
えプログラムメモリ１００が必要で、システムのコスト
が増加するという問題点を有していた。

【０００８】したがって、本発明の目的は、書き換えプ
ログラムを格納する書き換えプログラムメモリを別に設
けることなく、プログラムの実行により書き換え可能型
不揮発性メモリの書き換えを実現することができる情報
処理装置、および、書き換え可能型不揮発性メモリの書
き換え方法を提供することにある。

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【課題を解決するための手段】 本発明の請求項１記載の
情報処理装置は、自身を書き換える書き換えプログラム
を含む複数の命令を格納する書き換え可能型不揮発性メ
モリと、書き換え可能型不揮発性メモリに接続されて書
き換え可能型不揮発性メモリの読み出しおよび書き換え
を制御する不揮発性メモリ制御手段と、複数のデータを
格納するデータメモリと、データメモリに接続されてデ
ータメモリの読み出しおよび書き込みを制御するデータ
メモリ制御手段と、不揮発性メモリ制御手段およびデー
タメモリ制御手段に接続されて命令を実行する中央処理
装置と、中央処理装置と不揮発性メモリ制御手段とデー
タメモリ制御手段とに接続されて中央処理装置から与え
られるデータの読み出しおよび書き込み要求を処理する
バス制御手段とを備えている。

【００１６】ここで、中央処理装置は、第１のアドレス
を不揮発性メモリ制御手段に与え、第２のアドレスをデ
ータメモリ制御手段に与え、第３のアドレスをバス制御
手段に与える。また、バス制御手段は、中央処理装置の
第３のアドレスが特定の範囲のアドレスである場合に、
データメモリ制御手段に第４のアドレスを出力してデー
タの読み出しおよび書き込みの要求を行う。

【００１７】また、データメモリ制御手段は、第２のア
ドレスまたは第４のアドレスを用いてデータメモリの読
み出しあるいは書き込みを行い、第４のアドレスを用い
て読み出されたデータをバス制御手段へ与え、第２のア
ドレスを用いて読み出されたデータを中央処理装置へ与
える。また、バス制御手段は、第４のアドレスを用いて
読み出されたデータを中央処理装置へ与える。

【００１８】また、不揮発性メモリ制御手段は、第１の
アドレスを用いて書き換え可能型不揮発性メモリの読み
出しを行うかあるいは書き換え可能型不揮発性メモリの
書き換えを行う。この構成によると、書き換え可能型不
揮発性メモリを書き換えるプログラムを書き換え可能型
不揮発性メモリからデータメモリへ格納し、データメモ
リに格納された書き換えプログラムを第４のアドレスを
用いて読み出して実行し、不揮発性メモリ制御手段に書
き換え可能型不揮発性メモリの書き換えに用いる値を書
き込むことにより書き換え可能型不揮発性メモリを書き
換えることができる。これにより、書き換えプログラム
を格納する書き換えプログラムメモリを別に設けること
なく、プログラムの実行により書き換え可能型不揮発性
メモリの書き換えを実現する情報処理装置が得られる。

【００１９】本発明の請求項２記載の情報処理装置は、
請求項１記載の情報処理装置において、不揮発性メモリ
制御手段は、複数のレジスタを備え、複数のレジスタの
内容に従って、第１のアドレスを用いた書き換え可能型
不揮発性メモリの読み出し、書き換え可能型不揮発性メ
モリの書き換え、およびデータメモリアクセスを指示す
る信号の出力を行う。

【００２０】また、バス制御手段は、不揮発性メモリ制
御手段よりデータメモリアクセスが指示されると、中央
処理装置の第３のアドレスが特定の範囲のアドレスであ
る場合に、データメモリ制御手段に第４のアドレスを出
力してデータの読み出しおよび書き込みの要求を行う。
また、データメモリ制御手段は、不揮発性メモリ制御手
段よりデータメモリアクセスが指示されると、第４のア
ドレスを用いてデータメモリの読み出しあるいは書き込
みを行い、読み出されたデータをバス制御手段へ与え、
不揮発性メモリ制御手段よりデータメモリアクセスが指
示されない場合は、第２のアドレスを用いてデータの読
み出しあるいは書き込みを行い、読み出されたデータを
中央処理装置へ与える。

【００２１】また、バス制御手段は、第４のアドレスを
用いて読み出されたデータを中央処理装置に与える。本
発明の請求項３記載の情報処理装置は、請求項２記載の
情報処理装置において、書き換え可能型不揮発性メモリ
に格納されて書き換え可能型不揮発性メモリの書き換え
を制御する書き換えプログラムを書き換え可能型不揮発
性メモリからデータメモリへ格納し、データメモリに格
納された書き換えプログラムを第４のアドレスを用いて
読み出して実行し、不揮発性メモリ制御手段の複数のレ
ジスタに書き換え可能型不揮発性メモリの書き換えに用
いる値を書き込むことにより書き換え可能型不揮発性メ
モリを書き換えるようにしている。

【００２２】本発明の請求項４記載の情報処理装置は、
自身を書き換える書き換えプログラムを含む複数の命令
を格納する書き換え可能型不揮発性メモリと、書き換え
可能型不揮発性メモリに接続されて書き換え可能型不揮
発性メモリの読み出しおよび書き換えを制御する不揮発
性メモリ制御手段と、複数のデータを格納するデータメ
モリと、データメモリに接続されてデータメモリの読み
出しおよび書き込みを制御するデータメモリ制御手段
と、不揮発性メモリ制御手段およびデータメモリ制御手
段に接続されて命令を実行する中央処理装置と、中央処
理装置と不揮発性メモリ制御手段とデータメモリ制御手
段とに接続されて中央処理装置から与えられるデータの
読み出しおよび書き込み要求を処理するバス制御手段
と、中央処理装置と不揮発性メモリ制御手段とに接続さ
れて不揮発性メモリ制御手段から分岐命令出力要求信号
が与えられると分岐命令を中央処理装置へ出力する分岐
命令出力手段とを備えている。

【００２３】ここで、中央処理装置は、第１のアドレス
を不揮発性メモリ制御手段に与え、第２のアドレスをデ
ータメモリ制御手段に与え、第３のアドレスをバス制御
手段に与える。また、不揮発性メモリ制御手段は、書き
換え可能型不揮発性メモリの書き換えの実行中に、中央
処理装置の第１のアドレスにより書き換え可能型不揮発
性メモリの読み出しを要求されると分岐命令出力要求信
号を出力する。また、バス制御手段は、中央処理装置の
第３のアドレスが特定の範囲のアドレスである場合に、
データメモリ制御手段に第４のアドレスを出力してデー
タの読み出しおよび書き込みの要求を行う。

【００２４】また、データメモリ制御手段は、第２のア
ドレスまたは第４のアドレスを用いてデータメモリの読
み出しあるいは書き込みを行い、第４のアドレスを用い
て読み出されたデータをバス制御手段へ与え、第２のア
ドレスを用いて読み出されたデータを中央処理装置へ与
える。また、バス制御手段は、第４のアドレスを用いて
読み出されたデータを中央処理装置に与える。

【００２５】また、不揮発性メモリ制御手段は、第１の
アドレスを用いて書き換え可能型不揮発性メモリの読み
出しを行うか、あるいは書き換え可能型不揮発性メモリ
の書き換えを行う。この構成によると、書き換え可能型
不揮発性メモリを書き換えるプログラムを書き換え可能
型不揮発性メモリからデータメモリへ格納し、データメ
モリに格納された書き換えプログラムを第４のアドレス
を用いて読み出して実行し、不揮発性メモリ制御手段に
書き換え可能型不揮発性メモリの書き換えに用いる値を
書き込むことにより書き換え可能型不揮発性メモリを書
き換えることができる。これにより、書き換えプログラ
ムを格納する書き換えプログラムメモリを別に設けるこ
となく、プログラムの実行により書き換え可能型不揮発
性メモリの書き換えを実現する情報処理装置が得られ
る。

【００２６】本発明の請求項５記載の情報処理装置は、
請求項４記載の情報処理装置において、不揮発性メモリ
制御手段は、複数のレジスタを備え、複数のレジスタの
内容に従って、第１のアドレスを用いた書き換え可能型
不揮発性メモリの読み出し、書き換え可能型不揮発性メ
モリの書き換え、データメモリアクセスを指示する信号
の出力、および分岐命令出力要求信号の出力を行う。

【００２７】また、バス制御手段は、不揮発性メモリ制
御手段よりデータメモリアクセスが指示されると、中央
処理装置の第３のアドレスが特定の範囲のアドレスであ
る場合に、データメモリ制御手段に第４のアドレスを出
力してデータの読み出しおよび書き込みの要求を行う。
また、データメモリ制御手段は、不揮発性メモリ制御手
段よりデータメモリアクセスが指示されると、第４のア
ドレスを用いてデータメモリの読み出しあるいは書き込
みを行い、読み出されたデータをバス制御手段へ与え、
不揮発性メモリ制御手段よりデータメモリアクセスが指
示されない場合は、第２のアドレスを用いてデータの読
み出しあるいは書き込みを行い、読み出されたデータを
中央処理装置へ与える。

【００２８】また、バス制御手段は、第４のアドレスを
用いて読み出されたデータを中央処理装置に与える。本
発明の請求項６記載の情報処理装置は、請求項５記載の
情報処理装置において、分岐命令出力手段が出力する分
岐命令は、中央処理装置が分岐命令を実行して第３のア
ドレスとして生成される分岐先アドレスが、バス制御手
段が第４のアドレスを出力してデータメモリ制御手段へ
読み出しの要求を行う特定の範囲のアドレスである。

【００２９】本発明の請求項７記載の情報処理装置は、
請求項６記載の情報処理装置において、書き換え可能型
不揮発性メモリに格納されて書き換え可能型不揮発性メ
モリの書き換えを制御する書き換えプログラムを書き換
え可能型不揮発性メモリからデータメモリへ格納し、デ
ータメモリに格納された書き換えプログラムを第４のア
ドレスを用いて読み出して実行し、不揮発性メモリ制御
手段の複数のレジスタに書き換え可能型不揮発性メモリ
の書き換えに用いる値を書き込むことにより書き換え可
能型不揮発性メモリを書き換えるようにしている。

【００３０】

【００３１】

【００３２】本発明の請求項８記載の書き換え可能型不
揮発性メモリの書き換え方法は、請求項１記載の情報処
理装置の書き換え可能型不揮発性メモリを書き換える書
き換え可能型不揮発性メモリの書き換え方法であり、書
き換え可能型不揮発性メモリから第１のアドレスを用い
て書き換えプログラムを読み出す第１のステップと、読
み出した書き換えプログラムを第２のアドレスを用いて
データメモリへ格納する第２のステップと、第３のアド
レスが特定の範囲である場合に第３のアドレスを用いて
データメモリをアクセスするように切り替える第３のス
テップと、データメモリに格納された書き換えプログラ
ムを特定の範囲である第３のアドレスを用いて読み出す
第４のステップと、データメモリから読み出した書き換
えプログラムを実行して不揮発性メモリ制御手段に書き
換え制御情報を設定する第５のステップと、不揮発性メ
モリ制御手段に設定された書き換え制御情報に従って、
書き換え可能型不揮発性メモリの書き換えを行う第６の
ステップとを含む。

【００３３】この方法によると、書き換え可能型不揮発
性メモリを書き換えるプログラムを書き換え可能型不揮
発性メモリからデータメモリへ格納し、データメモリに
格納された書き換えプログラムを読み出して実行し、不
揮発性メモリ制御手段に書き換え可能型不揮発性メモリ
の書き換えに用いる書き換え制御情報を書き込むことに
より書き換え可能型不揮発性メモリを書き換えることが
できる。これにより、書き換えプログラムを格納する書
き換えプログラムメモリを別に設けることなく、プログ
ラムの実行により書き換え可能型不揮発性メモリの書き
換えを実現することができる。

【００３４】本発明の請求項９記載の書き換え可能型不
揮発性メモリの書き換え方法は、請求項４記載の情報処
理装置の書き換え可能型不揮発性メモリを書き換える書
き換え可能型不揮発性メモリの書き換え方法であり、書
き換え可能型不揮発性メモリから第１のアドレスを用い
て書き換えプログラムを読み出す第１のステップと、読
み出した書き換えプログラムを第２のアドレスを用いて
データメモリへ格納する第２のステップと、第３のアド
レスが特定の範囲である場合に第３のアドレスを用いて
データメモリをアクセスするように切り替える第３のス
テップと、データメモリに格納された書き換えプログラ
ムを特定の範囲である第３のアドレスを用いて読み出す
第４のステップと、書き換え可能型不揮発性メモリから
の読み出しに対して、特定の範囲のアドレスへ分岐する
分岐命令を出力するように指定する第５のステップと、
データメモリから読み出した書き換えプログラムを実行
して不揮発性メモリ制御手段に書き換え制御情報を設定
する第６のステップと、割り込み要求が発生した場合
に、第５のステップの指定に従って出力される特定の範
囲のアドレスへ分岐する分岐命令を実行する第７のステ
ップと、不揮発性メモリ制御手段に設定された書き換え
制御情報に従って、書き換え可能型不揮発性メモリの書
き換えを行う第８のステップとを含む。

【００３５】この方法によると、書き換え可能型不揮発
性メモリを書き換えるプログラムを書き換え可能型不揮
発性メモリからデータメモリへ格納し、データメモリに
格納された書き換えプログラムを読み出して実行し、不
揮発性メモリ制御手段に書き換え可能型不揮発性メモリ
の書き換えに用いる書き換え制御情報を書き込むことに
より書き換え可能型不揮発性メモリを書き換えることが
できる。これにより、書き換えプログラムを格納する書
き換えプログラムメモリを別に設けることなく、プログ
ラムの実行により書き換え可能型不揮発性メモリの書き
換えを実現することができる。

【００３６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。ここでは、実施の形
態の説明に先立って、参考例について説明する。 （参考例） 図１は情報処理装置の参考例のブロック図である。図１
において、１は命令に従って処理を行う中央処理装置
（以下、ＣＰＵと記す）である。２はＣＰＵ１の処理を
指示する複数の命令（自身を書き換える書き換えプログ
ラムを含む）を格納する書き換え可能型不揮発性メモリ
としてのフラッシュメモリである。３はＣＰＵ１および
フラッシュメモリ２に接続されてフラッシュメモリ２の
読み出しおよび書き換えを制御する不揮発性メモリ制御
手段としてのフラッシュメモリ制御装置である。７はＣ
ＰＵ１が処理に用いる複数のデータを格納するデータメ
モリである。８は外部メモリである。

【００３７】２４はＣＰＵ１およびデータメモリ７に接
続されてデータメモリ７の読み出しおよび書き込みを制
御するデータメモリ制御手段としてのデータメモリ制御
装置である。１０はＣＰＵ１、フラッシュメモリ制御装
置３および外部メモリ８に接続されてＣＰＵ１の要求に
応じて外部メモリ８やフラッシュメモリ制御装置３に対
してデータの書き込みや読み出しを制御するバス制御手
段としてのバス制御装置である。

【００３８】４はＣＰＵ１からフラッシュメモリ制御装
置３へ与えられる第１のアドレス、５は同じくＣＰＵ１
からフラッシュメモリ制御装置３へ与えられる読み出し
要求信号、６はフラッシュメモリ制御装置３からＣＰＵ
１へ与えられる命令である。１１はＣＰＵ１からバス制
御装置１０へ与えられる第３のアドレス、１２はＣＰＵ
１とバス制御装置１０との間でやりとりされるデータ、
１３はＣＰＵ１からバス制御装置１０へ与えられる制御
信号である。１４はバス制御装置１０からフラッシュメ
モリ制御装置３へ与えられるアドレス、１５はバス制御
装置１０とフラッシュメモリ制御装置３との間でやりと
りされるデータ、１６はバス制御装置１０からフラッシ
ュメモリ制御装置３へ与えられる制御信号である。１８
はフラッシュメモリ制御装置３からフラッシュメモリ２
へ与えられる制御信号、１９は同じくフラッシュメモリ
制御装置３からフラッシュメモリ２へ与えられるアドレ
ス、２０はフラッシュメモリ制御装置３とフラッシュメ
モリ２との間でやりとりされるデータである。２１はＣ
ＰＵ１からデータメモリ制御装置２４へ与えられる第２
のアドレス、２２はＣＰＵ１とデータメモリ制御装置２
４との間でやりとりされるデータ、２３はＣＰＵ１から
データメモリ制御装置２４へ与えられる制御信号であ
る。２５はデータメモリ制御装置２４からデータメモリ
７へ与えられるアドレス、２６はデータメモリ制御装置
２４とデータメモリ７との間でやりとりされるデータ、
２７はデータメモリ制御装置２４からデータメモリ７へ
与えられる制御信号である。２９はフラッシュメモリ制
御装置３からデータメモリ制御装置２４へ送られるデー
タメモリ選択信号である。

【００３９】ここで、上記情報処理装置の動作について
詳しく説明する。ＣＰＵ１は、命令６の読み出しを行う
場合に第１のアドレス４をフラッシュメモリ制御装置３
またはデータメモリ制御装置２４に与え、データ２２の
読み出しおよび書き込みを行う場合に第２のアドレス２
１をデータメモリ制御装置２４に与える。

【００４０】また、データメモリ制御装置２４は、第１
のアドレス４または第２のアドレス２１を用いてデータ
メモリ７の読み出しあるいは書き込みを行い、第１のア
ドレス４を用いて読み出したデータを命令としてＣＰＵ
１に与える。また、フラッシュメモリ制御装置３は、第
１のアドレス４を用いてフラッシュメモリ２の読み出し
を行うか、もしくはフラッシュメモリ２の書き換えを行
う。

【００４１】また、フラッシュメモリ制御装置３は、複
数のレジスタを備え、複数のレジスタの内容に従って、
第１のアドレス４を用いたフラッシュメモリ２の読み出
し、フラッシュメモリ２の書き換え、およびデータメモ
リ選択信号２９の出力を行う。また、データメモリ制御
装置２４は、データメモリ選択信号２９が与えられる
と、第１のアドレス４を用いてデータメモリ７を読み出
し、読み出したデータを命令としてＣＰＵ１に与える。

【００４２】また、ＣＰＵ１とフラッシュメモリ制御装
置３とに接続されてＣＰＵ１から与えられるデータの読
み出しおよび書き込み要求を処理するバス制御装置１０
が設けられている。このバス制御装置１０は、ＣＰＵ１
の読み出しおよび書き込み要求に従って、フラッシュメ
モリ制御装置３の複数のレジスタの読み出しおよび書き
込みを行う。

【００４３】また、フラッシュメモリ２に格納されてフ
ラッシュメモリ２の書き換えを制御する書き換えプログ
ラムをフラッシュメモリ２からデータメモリ７へ格納
し、データメモリ７に格納された書き換えプログラムを
第１のアドレス４を用いて読み出して実行し、フラッシ
ュメモリ制御装置３の複数のレジスタにフラッシュメモ
リ２の書き換えに用いる値を書き込むことによりフラッ
シュメモリ２を書き換えるようにしている。

【００４４】図２は参考例におけるフラッシュメモリ制
御装置３のブロック図である。図２において、５０は制
御レジスタ装置であり、複数のレジスタを備え、ＣＰＵ
１からバス制御装置１０を介して与えられたデータ１５
を指定されたアドレス１４に対応するレジスタへ制御信
号１６に従って格納する。あるいは、制御信号１６に従
って、アドレス１４で指定されるレジスタが読み出さ
れ、バス制御装置１０のデータ１５に出力され、ＣＰＵ
１へ与えられる。格納されたデータは、フラッシュメモ
リ２に対するアドレス５６、データ５７、制御信号５
４、選択信号５８、およびデータメモリ選択信号２９と
して出力される。

【００４５】５１はアクセス制御回路であり、制御レジ
スタ装置５０が出力する制御信号５４とＣＰＵ１が出力
する読み出し要求信号５を用いてフラッシュメモリ２を
アクセスするための制御信号１８を出力する。５２は選
択回路であり、ＣＰＵ１から与えられたアドレス４か制
御レジスタ装置５０が出力するアドレス５６のいずれか
を、選択信号５８に従ってフラッシュメモリ２のアドレ
ス１９へ出力する。また、フラッシュメモリ２から読み
出されたデータ２０はＣＰＵ１の命令６あるいは制御レ
ジスタ装置５０のデータ５７へ与えられる。

【００４６】制御レジスタ装置５０へ与えられたデータ
５７は制御レジスタ装置５０のレジスタに格納され、Ｃ
ＰＵ１は格納されたデータをバス制御装置１０を介して
読み出すことができる。フラッシュメモリ２へデータを
与える場合は、制御レジスタ装置５０が出力するデータ
５７がフラッシュメモリ２のデータ２０へ与えられる。

【００４７】つぎに、図１および図２を用いて動作を説
明する。ＣＰＵ１はフラッシュメモリ２に格納された命
令を読み出す場合、格納された命令の位置を示すアドレ
ス４と読み出し要求信号５を出力する。フラッシュメモ
リ制御装置３はＣＰＵ１のアドレス４をフラッシュメモ
リ２のアドレス１９へ与え、アクセス制御回路５１は制
御信号１８によりフラッシュメモリ２に読み出しを指示
する。フラッシュメモリ２から読み出されたデータ２０
は選択回路５２を介して命令６としてＣＰＵ１に与えら
れる。ＣＰＵ１は読み出された命令６に従って処理を行
う。

【００４８】つぎに、フラッシュメモリ２を書き換える
場合について説明する。フラッシュメモリ２の書き換え
を行っている間は、フラッシュメモリ２から通常の読み
出しはできない。すなわち、ＣＰＵ１はフラッシュメモ
リ２から実行すべき命令を読み出せない。このため、フ
ラッシュメモリ２の書き換えを開始する前に、まず、書
き換えのプログラムをフラッシュメモリ２からデータメ
モリ７に転送する。ＣＰＵ１は転送命令を用いて、フラ
ッシュメモリ制御装置３を介してフラッシュメモリ２に
アドレス４と読み出し要求信号５を与えて命令を読み出
し、別の転送命令により、読み出した命令をデータ２２
として出力し、データメモリ制御装置２４を介してデー
タメモリ７に与え、アドレス２１で指定される位置に格
納する。

【００４９】ＣＰＵ１はアドレス２１を用いてデータメ
モリ７から読み出したデータ２２を命令として実行する
ことができない。そこで、書き換えプログラムをデータ
メモリ７へ格納し終えると、データメモリ選択信号２９
を出力するように、ＣＰＵ１はバス制御装置１０を介し
てフラッシュメモリ制御装置３の制御レジスタ装置５０
へデータを書き込む。データメモリ選択信号２９が出力
されると、データメモリ制御装置２４はＣＰＵ１が命令
の読み出しのために出力する読み出し要求信号５とアド
レス４をデータメモリ７へ与えて格納された書き換えプ
ログラムの命令を読み出し、ＣＰＵ１の命令６へ出力す
る。ＣＰＵ１はデータメモリ制御装置２４が出力する命
令６を受け取り実行する。

【００５０】このようにして書き換えプログラムをデー
タメモリ７から読み出して実行することによって、フラ
ッシュメモリ制御装置３の制御レジスタ装置５０にアド
レス、データ、およびアクセスを指示する情報などを設
定し、フラッシュメモリ制御装置３は、これらの情報を
用いて、フラッシュメモリ２にアドレス１９、制御信号
１８、データ２０などを与え、フラッシュメモリ２が保
持するデータの消去や書き込みや読み出しなどを行う。

【００５１】このように、データメモリ制御装置２４を
設け、ＣＰＵ１からの命令の読み出し要求に対してデー
タメモリ７から命令を読み出し、ＣＰＵ１へ与えること
により、ＣＰＵ１の機能を変更することなく、データメ
モリ７に転送したフラッシュメモリ書き換えプログラム
を実行することができる。この参考例によると、フラッ
シュメモリ２を書き換えるプログラムをフラッシュメモ
リ２からデータメモリ７へ格納し、データメモリ７に格
納された書き換えプログラムを第１のアドレス４を用い
て読み出して実行し、フラッシュメモリ制御装置３にフ
ラッシュメモリ２の書き換えに用いる値を書き込むこと
によりフラッシュメモリ２を書き換えることができる。
これにより、書き換えプログラムを格納する書き換えプ
ログラムメモリを別に設けることなく、プログラムの実
行によりフラッシュメモリ２の書き換えを実現する情報
処理装置が得られる。

【００５２】ここで、この情報処理装置を用いたフラッ
シュメモリの書き換え方法について説明する。このフラ
ッシュメモリの書き換え方法では、フラッシュメモリ２
から第１のアドレス４を用いて書き換えプログラムを読
み出す第１のステップと、読み出した書き換えプログラ
ムを第２のアドレス２１を用いてデータメモリ７へ格納
する第２のステップと、データメモリ７へ与えるアドレ
スを第２のアドレスから第１のアドレスへ切り替える第
３のステップと、データメモリ７に格納された書き換え
プログラムを第１のアドレス４を用いて読み出す第４の
ステップと、データメモリ７から読み出した書き換えプ
ログラムを実行してフラッシュメモリ制御装置３に書き
換え制御情報を設定する第５のステップと、フラッシュ
メモリ制御装置３に設定された書き換え制御情報に従っ
て、フラッシュメモリ２の書き換えを行う第６のステッ
プとを含む。

【００５３】この方法によると、フラッシュメモリ２を
書き換えるプログラムをフラッシュメモリ２からデータ
メモリ７へ格納し、データメモリ７に格納された書き換
えプログラムを第１のアドレス４を用いて読み出して実
行し、フラッシュメモリ制御装置３にフラッシュメモリ
２の書き換えに用いる書き換え制御情報を書き込むこと
によりフラッシュメモリ２を書き換えることができる。
これにより、書き換えプログラムを格納する書き換えプ
ログラムメモリを別に設けることなく、プログラムの実
行によりフラッシュメモリ２の書き換えを実現すること
ができる。

【００５４】（第１の実施の形態） 図３は本発明の第１の実施の形態における情報処理装置
のブロック図である。図３において、１は命令に従って
処理を行うＣＰＵである。２はＣＰＵ１の処理を指示す
る複数の命令（自身を書き換える書き換えプログラムを
含む）を格納する書き換え可能型不揮発性メモリとして
のフラッシュメモリである。３はＣＰＵ１およびフラッ
シュメモリ２に接続されてフラッシュメモリ２の読み出
しおよび書き換えを制御する不揮発性メモリ制御手段と
してのフラッシュメモリ制御装置である。７はＣＰＵ１
が処理に用いる複数のデータを格納するデータメモリで
ある。８は外部メモリである。

【００５５】２４はＣＰＵ１およびデータメモリ７に接
続されてデータメモリ７の読み出しおよび書き込みを制
御するデータメモリ制御手段としてのデータメモリ制御
装置である。１０はＣＰＵ１、フラッシュメモリ制御装
置３および外部メモリ８に接続されてＣＰＵ１の要求に
応じて外部メモリ８やフラッシュメモリ制御装置３に対
してデータの書き込みや読み出しを制御するバス制御手
段としてのバス制御装置である。３４は分岐命令を出力
する分岐命令出力手段としての分岐命令出力回路であ
り、フラッシュメモリ制御装置３内のアクセス制御回路
５１（図４参照）が出力する分岐命令要求信号３５に応
じて分岐命令を命令６に出力する。

【００５６】４はＣＰＵ１からフラッシュメモリ制御装
置３へ与えられる第１のアドレス、５は同じくＣＰＵ１
からフラッシュメモリ制御装置３へ与えられる読み出し
要求信号、６はフラッシュメモリ制御装置３からＣＰＵ
１へ与えられる命令である。１１はＣＰＵ１からバス制
御装置１０へ与えられる第３のアドレス、１２はＣＰＵ
１とバス制御装置１０との間でやりとりされるデータ、
１３はＣＰＵ１からバス制御装置１０へ与えられる制御
信号である。１４はバス制御装置１０からフラッシュメ
モリ制御装置３へ与えられるアドレス、１５はバス制御
装置１０とフラッシュメモリ制御装置３との間でやりと
りされるデータ、１６はバス制御装置１０からフラッシ
ュメモリ制御装置３へ与えられる制御信号である。

【００５７】１８はフラッシュメモリ制御装置３からフ
ラッシュメモリ２へ与えられる制御信号、１９は同じく
フラッシュメモリ制御装置３からフラッシュメモリ２へ
与えられるアドレス、２０はフラッシュメモリ制御装置
３とフラッシュメモリ２との間でやりとりされるデータ
である。２１はＣＰＵ１からデータメモリ制御装置２４
へ与えられる第２のアドレス、２２はＣＰＵ１とデータ
メモリ制御装置２４との間でやりとりされるデータ、２
３はＣＰＵ１からデータメモリ制御装置２４へ与えられ
る制御信号である。２５はデータメモリ制御装置２４か
らデータメモリ７へ与えられるアドレス、２６はデータ
メモリ制御装置２４とデータメモリ７との間でやりとり
されるデータ、２７はデータメモリ制御装置２４からデ
ータメモリ７へ与えられる制御信号である。３１はバス
制御装置１０からデータメモリ制御装置２４へ与えられ
るアドレス、３２はバス制御装置１０とデータメモリ制
御装置２４との間でやりとりされるデータ、３３はバス
制御装置１０からデータメモリ制御装置２４へ与えられ
る制御信号である。３５はフラッシュメモリ制御装置３
から分岐命令出力回路３４へ与えられる分岐命令出力要
求信号、３６はフラッシュメモリ制御装置３からバス制
御装置１０およびデータメモリ制御装置２４へ与えられ
るデータメモリアクセスイネーブル信号である。

【００５８】ここで、上記情報処理装置の動作について
詳しく説明する。ＣＰＵ１は、第１のアドレス４をフラ
ッシュメモリ制御装置３に与え、第２のアドレス２１を
データメモリ制御装置２４に与え、第３のアドレス１１
をバス制御装置１０に与える。また、バス制御装置１０
は、ＣＰＵ１の第３のアドレス１１が特定の範囲のアド
レスである場合に、データメモリ制御装置２４に第４の
アドレス３１を出力してデータの読み出しおよび書き込
みの要求を行う。

【００５９】また、データメモリ制御装置２４は、第２
のアドレス２１または第４のアドレス３１を用いてデー
タメモリ７の読み出しあるいは書き込みを行い、第４の
アドレス３１を用いて読み出されたデータをバス制御装
置１０へ与え、第２のアドレス２１を用いて読み出され
たデータをＣＰＵ１へ与える。また、バス制御装置１０
は、第４のアドレス３１を用いて読み出されたデータを
ＣＰＵ１に与える。

【００６０】また、フラッシュメモリ制御装置３は、第
１のアドレス４を用いてフラッシュメモリ２の読み出し
を行うか、あるいはフラッシュメモリ２の書き換えを行
う。また、フラッシュメモリ制御装置３は、複数のレジ
スタを備え、複数のレジスタの内容に従って、第１のア
ドレス４を用いたフラッシュメモリ２の読み出し、フラ
ッシュメモリ２の書き換え、データメモリアクセスを指
示するデータメモリアクセスイネーブル信号３６の出
力、および分岐命令出力要求信号３５の出力を行う。

【００６１】また、バス制御装置１０は、フラッシュメ
モリ制御装置３よりデータメモリアクセスが指示される
と、ＣＰＵ１の第３のアドレス１１が特定の範囲のアド
レスである場合に、データメモリ制御装置２４に第４の
アドレス３１を出力してデータの読み出しおよび書き込
みの要求を行う。また、データメモリ制御装置２４は、
フラッシュメモリ制御装置３よりデータメモリアクセス
が指示されると、第４のアドレス３１を用いてデータメ
モリ７の読み出しあるいは書き込みを行い、読み出され
たデータをバス制御装置１０へ与え、フラッシュメモリ
制御装置３よりデータメモリアクセスが指示されない場
合は、第２のアドレス２１を用いてデータの読み出しあ
るいは書き込みを行い、読み出されたデータをＣＰＵ１
へ与える。

【００６２】また、バス制御装置１０は、第４のアドレ
ス３１を用いて読み出されたデータをＣＰＵ１に与え
る。また、分岐命令出力回路３４が出力する分岐命令
は、ＣＰＵ１が分岐命令を実行して第３のアドレス１１
として生成される分岐先アドレスが、バス制御装置１０
が第４のアドレス３１を出力してデータメモリ制御装置
２４へ読み出しの要求を行う特定の範囲のアドレスであ
る。

【００６３】また、フラッシュメモリ２に格納されてフ
ラッシュメモリ２の書き換えを制御する書き換えプログ
ラムをフラッシュメモリ２からデータメモリ７へ格納
し、データメモリ７に格納された書き換えプログラムを
第４のアドレス３１を用いて読み出して実行し、フラッ
シュメモリ制御装置３の複数のレジスタにフラッシュメ
モリ２の書き換えに用いる値を書き込むことによりフラ
ッシュメモリ２を書き換えるようにしている。

【００６４】図４は本発明の第１の実施の形態における
フラッシュメモリ制御装置３のブロック図である。図４
において、５０は制御レジスタ装置であり、複数のレジ
スタを備え、ＣＰＵ１からバス制御装置１０を介して与
えられたデータ１５を指定されたアドレス１４に対応す
るレジスタへ制御信号１６に従って格納する。あるい
は、制御信号１６に従って、アドレス１４で指定される
レジスタが読み出され、バス制御装置１０のデータ１５
に出力され、ＣＰＵ１へ与えられる。格納されたデータ
は、フラッシュメモリ２に対するアドレス５６、データ
５７、制御信号５４、選択信号５８、およびデータメモ
リアクセスイネーブル信号３６として出力される。

【００６５】５１はアクセス制御回路であり、制御レジ
スタ装置５０が出力する制御信号５４とＣＰＵ１が出力
する読み出し要求信号５を用いてフラッシュメモリ２を
アクセスするための制御信号１８と分岐命令要求信号３
５を出力する。５２は選択回路であり、ＣＰＵ１から与
えられたアドレス４か制御レジスタ装置５０が出力する
アドレス５６のいずれかを、選択信号５８に従ってフラ
ッシュメモリ２のアドレス１９へ出力する。また、フラ
ッシュメモリ２から読み出されたデータ２０はＣＰＵ１
の命令６あるいは制御レジスタ装置５０のデータ５７へ
与えられる。

【００６６】制御レジスタ装置５０へ与えられたデータ
５７は制御レジスタ装置５０のレジスタに格納され、Ｃ
ＰＵ１は格納されたデータをバス制御装置１０を介して
読み出すことができる。フラッシュメモリ２へデータを
与える場合は、制御レジスタ装置５０が出力するデータ
５７がフラッシュメモリ２のデータ２０へ与えられる。

【００６７】つぎに、図３および図４を用いて動作を説
明する。通常、ＣＰＵ１がアクセスするメモリは、アド
レスによって予め決められている。例えば、0x00000000
番地から0x00000fff番地はデータメモリ７をアクセスす
る空間で、0x40000000番地から0x4001ffff番地はフラッ
シュメモリ２をアクセスする空間で、0x80000000番地か
ら0x8fffffff番地は外部メモリあるいは外部の装置をア
クセスする空間である。さらに、外部メモリ空間は４つ
のブロックに分けられており、0x80000000番地から0x83
ffffff番地はブロック０、0x84000000番地から0x87ffff
ff番地はブロック１、0x88000000番地から0x8bffffff番
地はブロック２、0x8c000000番地から0x8fffffff番地は
ブロック３である。ＣＰＵ１がフラッシュメモリ２から
命令を読み出す場合は、参考例と同様である。

【００６８】フラッシュメモリ２を書き換える場合、参
考例と同様に、まず、書き換えプログラムをフラッシュ
メモリ２からデータメモリ７へ転送する。例えば、フラ
ッシュメモリ２上の書き換えプログラムのアドレスを0x
40000100から0x400002ffとする。この書き換えプログラ
ムはデータメモリ７上のアドレス0x00000100から0x0000
02ffに格納される。ＣＰＵ１はデータメモリ７から読み
出したデータ２２を命令として実行することができな
い。

【００６９】そこで、データメモリ７に格納された書き
換えプログラムの命令を読み出して実行する場合、ま
ず、データメモリアクセスイネーブル信号３６を出力す
るように、ＣＰＵ１はバス制御装置１０を介してフラッ
シュメモリ制御装置３の制御レジスタ装置５０へデータ
を書き込む。データメモリアクセスイネーブル信号３６
が出力されると、バス制御装置１０はＣＰＵ１から要求
される外部メモリ空間のブロック３へのアクセスに対し
て、データメモリ７へのアクセスを行うためにアドレス
３１および制御信号３３をデータメモリ制御装置２４へ
出力する。

【００７０】つまり、プログラムの実行において、外部
メモリ空間のブロック３のアドレス0x8c000100へ分岐す
ると、ＣＰＵ１はバス制御装置１０のアドレス１１に0x
8c000100を与え、バス制御装置１０は0x00000100をアド
レス３１としてデータメモリ制御回路２４に出力する。
データメモリ制御装置２４はこのアドレス３１および制
御信号３３をデータメモリ７へ与えてデータを読み出
し、バス制御装置１０のデータ３２へ出力する。バス制
御装置１０はこのデータをＣＰＵ１へ転送し、ＣＰＵ１
はこのデータを命令として実行する。また、外部メモリ
空間のブロック３を用いて、バス制御装置１０を介して
データをデータメモリ７に書き込むこともできる。

【００７１】このようにして、外部メモリ空間のブロッ
ク３を用いて、データメモリ７上の書き換えプログラム
へ分岐し、書き換えプログラムを実行する。書き換えプ
ログラムの実行により、参考例と同様にフラッシュメモ
リ制御装置３を制御してフラッシュメモリ２が保持する
命令の消去や書き込みや読み出しなどを行う。

【００７２】このように、ＣＰＵ１は、データメモリ７
から直接命令を読み出して実行することができなくて
も、外部メモリ８の空間に対する命令の読み出しの要求
を行い、バス制御装置１０がこの要求に対しデータメモ
リ７から命令を読み出して、ＣＰＵ１へ命令を与えるこ
とにより、ＣＰＵ１の機能を変更することなく、データ
メモリ７に転送したフラッシュメモリ書き換えプログラ
ムを実行することができる。

【００７３】また、外部メモリ空間のブロック３以外の
アドレスに対しては、バス制御装置１０は外部メモリ８
へのアクセスを行うので、データメモリ７から書き換え
プログラムを読み出しで実行しながら、外部メモリ８と
のデータの受け渡しができる。また、ＣＰＵ１が命令読
み出しのためのアドレス４を用いて命令を読み出す場
合、通常、１クロックまたは２クロックという固定した
クロック数で命令を読み出さなければならないのに対
し、外部メモリ空間を用いてバス制御装置１０を介して
読み出しを行う場合、ウエイトサイクルを挿入して、任
意のクロック数で読み出しを行うことができるので、Ｃ
ＰＵ１の動作周波数を低下させることなくデータメモリ
７から命令を読み出して実行することができる。

【００７４】しかし、フラッシュメモリ２の書き換え中
に割り込み要求に対応する場合、問題が生じる。割り込
み要求が発生すると、ＣＰＵ１に割り込み要求信号２８
が与えられ、ＣＰＵ１は割り込み要求に対して予め指定
されたアドレスへ分岐する。このアドレスは、通常、フ
ラッシュメモリ２の空間、すなわち、0x40000000番地か
ら0x4001ffff番地のいずれかであり、ＣＰＵ１はフラッ
シュメモリ２から割り込み要求に対する処理の命令を読
み出そうとする。フラッシュメモリ２は、書き換えを行
っている最中であり、命令の読み出しができないため、
誤動作を生じる。

【００７５】そこで、割り込み要求に対応する場合、デ
ータメモリ７の書き換えプログラムに分岐する前に、割
り込み要求に対する処理プログラムをフラッシュメモリ
２からデータメモリ７へ転送しておき、フラッシュメモ
リ制御装置３の制御レジスタ装置５０に割り込みに対応
するための設定を行う。この設定が制御信号５４により
アクセス制御回路５１へ示され、ＣＰＵ１から読み出し
要求信号５が与えられると、アクセス制御回路５１は分
岐命令要求信号３５を出力する。分岐命令要求信号３５
が出力されると分岐命令出力回路３４はＣＰＵ１のアド
レス４の値に関係なく、分岐命令をＣＰＵ１の命令６に
出力する。この分岐命令は、命令の番地に0x4c000000を
加算したアドレスに分岐する相対アドレス分岐命令であ
る。

【００７６】割り込み要求に対する分岐先のアドレスを
例えば、0x40000010とする。割り込み要求が発生する
と、ＣＰＵ１はアドレス４に0x40000010を出力して命令
の読み出しを要求する。分岐命令出力回路３４は分岐命
令を命令６に出力し、ＣＰＵ１はこの命令を実行する。
すなわち、アドレス0x40000010に0x4c000000を加算した
アドレス0x8c000010へ分岐する。このアドレスは外部メ
モリ空間のアドレスであるので、ＣＰＵ１はバス制御装
置１０にこのアドレスに対する命令の読み出しを要求す
る。バス制御装置１０は、このアドレスが外部メモリの
ブロック３の空間であるので、データメモリ制御装置２
４を介してデータメモリ７の0x00000010番地の命令を読
み出し、ＣＰＵ１へ転送する。以降、ＣＰＵ１はバス制
御装置１０を介して、データメモリ７より命令を読み出
し、割り込み処理を行う。割り込み処理が終わると、割
り込みが発生した時の命令へ分岐して、フラッシュメモ
リ２の書き換えプログラムを実行する。

【００７７】分岐命令出力回路３４が出力する命令を、
相対アドレス分岐命令の代わりに、固定したアドレス0x
8c000010へ分岐する絶対アドレス分岐命令としてもよ
い。ただし、割り込み要求に対する分岐先のアドレスが
割り込みの種類で変わる場合には相対アドレス分岐命令
を用いる。このように、割り込み要求に対する分岐先命
令の読み出し要求に対して分岐命令をＣＰＵに与えるこ
とによってフラッシュメモリ２を書き換えている最中で
も割り込み要求に対する処理を行うことができる。

【００７８】この実施の形態によると、フラッシュメモ
リ２を書き換えるプログラムをフラッシュメモリ２から
データメモリ７へ格納し、データメモリ７に格納された
書き換えプログラムを第１のアドレス４を用いて読み出
して実行し、フラッシュメモリ制御装置３にフラッシュ
メモリ２の書き換えに用いる値を書き込むことによりフ
ラッシュメモリ２を書き換えることができる。これによ
り、書き換えプログラムを格納する書き換えプログラム
メモリを別に設けることなく、プログラムの実行により
フラッシュメモリ２の書き換えを実現する情報処理装置
が得られる。

【００７９】なお、上記参考例において、分岐命令出力
回路３４については、特に必要なものではなく、なくて
もよいものである。ここで、この情報処理装置を用いた
フラッシュメモリの書き換え方法について説明する。こ
のフラッシュメモリの書き換え方法では、フラッシュメ
モリ２から第１のアドレス４を用いて書き換えプログラ
ムを読み出す第１のステップと、読み出した書き換えプ
ログラムを第２のアドレス２１を用いてデータメモリ７
へ格納する第２のステップと、第３のアドレス１１が特
定の範囲である場合に第３のアドレス１１を用いてデー
タメモリ７をアクセスするように切り替える第３のステ
ップと、データメモリ７に格納された書き換えプログラ
ムを特定の範囲である第３のアドレス１１を用いて読み
出す第４のステップと、フラッシュメモリ２からの読み
出しに対して、特定の範囲のアドレスへ分岐する分岐命
令を出力するように指定する第５のステップと、データ
メモリ７から読み出した書き換えプログラムを実行して
フラッシュメモリ制御装置３に書き換え制御情報を設定
する第６のステップと、割り込み要求が発生した場合
に、第５のステップの指定に従って出力される特定の範
囲のアドレスへ分岐する分岐命令を実行する第７のステ
ップと、フラッシュメモリ制御装置３に設定された書き
換え制御情報に従って、フラッシュメモリ２の書き換え
を行う第８のステップとを含む。

【００８０】この方法によると、フラッシュメモリ２を
書き換えるプログラムをフラッシュメモリ２からデータ
メモリ７へ格納し、データメモリ７に格納された書き換
えプログラムを第４のアドレス３１を用いて読み出して
実行し、フラッシュメモリ制御装置３にフラッシュメモ
リ２の書き換えに用いる書き換え制御情報を書き込むこ
とによりフラッシュメモリ２を書き換えることができ
る。これにより、書き換えプログラムを格納する書き換
えプログラムメモリを別に設けることなく、プログラム
の実行によりフラッシュメモリ２の書き換えを実現する
ことができる。

【００８１】なお、上記の第５のステップと第７のステ
ップは省くことが可能である。以上、参考例および第１
の実施の形態で説明したように、フラッシュメモリ２の
書き換えのプログラムを格納するための専用のメモリを
別に設けることなく、データメモリへ書き換えプログラ
ムを一時的に転送し、データメモリから書き換えプログ
ラムの命令を読み出し、実行してフラッシュメモリ２を
書き換えることができる。

【００８２】なお、参考例および第１の実施の形態で
は、書き換え可能型不揮発性メモリとしてフラッシュメ
モリ２を用いた例を示したが、強誘電体メモリなど他の
不揮発性であり、かつ、書き換え可能なメモリを用いて
も同様に実現できる。

【００８３】

【００８４】

【発明の効果】 本発明の請求項１記載の情報処理装置に
よれば、書き換え可能型不揮発性メモリを書き換えるプ
ログラムを書き換え可能型不揮発性メモリからデータメ
モリへ格納し、データメモリに格納された書き換えプロ
グラムを第４のアドレスを用いて読み出して実行し、不
揮発性メモリ制御手段に書き換え可能型不揮発性メモリ
の書き換えに用いる値を書き込むことにより書き換え可
能型不揮発性メモリを書き換えることができる。これに
より、書き換えプログラムを格納する書き換えプログラ
ムメモリを別に設けることなく、プログラムの実行によ
り書き換え可能型不揮発性メモリの書き換えを実現する
情報処理装置が得られる。

【００８５】本発明の請求項４記載の情報処理装置によ
れば、書き換え可能型不揮発性メモリを書き換えるプロ
グラムを書き換え可能型不揮発性メモリからデータメモ
リへ格納し、データメモリに格納された書き換えプログ
ラムを第４のアドレスを用いて読み出して実行し、不揮
発性メモリ制御手段に書き換え可能型不揮発性メモリの
書き換えに用いる値を書き込むことにより書き換え可能
型不揮発性メモリを書き換えることができる。これによ
り、書き換えプログラムを格納する書き換えプログラム
メモリを別に設けることなく、プログラムの実行により
書き換え可能型不揮発性メモリの書き換えを実現する情
報処理装置が得られる。

【００８６】

【００８７】本発明の請求項８記載の書き換え可能型不
揮発性メモリの書き換え方法によれば、書き換え可能型
不揮発性メモリを書き換えるプログラムを書き換え可能
型不揮発性メモリからデータメモリへ格納し、データメ
モリに格納された書き換えプログラムを読み出して実行
し、不揮発性メモリ制御手段に書き換え可能型不揮発性
メモリの書き換えに用いる値を書き込むことにより書き
換え可能型不揮発性メモリを書き換えることができる。
これにより、書き換えプログラムを格納する書き換えプ
ログラムメモリを別に設けることなく、プログラムの実
行により書き換え可能型不揮発性メモリの書き換えを実
現することができる。

【００８８】本発明の請求項９記載の書き換え可能型不
揮発性メモリの書き換え方法によれば、書き換え可能型
不揮発性メモリを書き換えるプログラムを書き換え可能
型不揮発性メモリからデータメモリへ格納し、データメ
モリに格納された書き換えプログラムを読み出して実行
し、不揮発性メモリ制御手段に書き換え可能型不揮発性
メモリの書き換えに用いる値を書き込むことにより書き
換え可能型不揮発性メモリを書き換えることができる。
これにより、書き換えプログラムを格納する書き換えプ
ログラムメモリを別に設けることなく、プログラムの実
行により書き換え可能型不揮発性メモリの書き換えを実
現することができる。

【００８９】以上に述べたように、書き換え可能型不揮
発性メモリの書き換えプログラムを格納するフラッシュ
メモリを、アプリケーションプログラムを格納する書き
換え可能型不揮発性メモリと別に設ける必要がないの
で、コストを削減でき極めて有用である。また、割り込
み要求に対して、書き換え中の不揮発性メモリへの命令
の読み出しが生じても、データメモリに格納したプログ
ラムへ分岐することができ、誤動作を防ぐことができ
る。

【００９０】また、中央処理装置の機能を変更する必要
がないので、既存の中央処理装置を用いて情報処理装置
を構築する場合、極めて有用である。

【図面の簡単な説明】

【図１】情報処理装置の参考例ブロック図である。

【図２】参考例におけるフラッシュメモリ制御装置のブ
ロック図である。

【図３】本発明の第１の実施の形態における情報処理装
置のブロック図である。

【図４】本発明の第１の実施の形態におけるフラッシュ
メモリ制御装置のブロック図である。

【図５】従来の情報処理装置のブロック図である。

【符号の説明】

１ 中央処理装置 ２ フラッシュメモリ ３ フラッシュメモリ制御装置 ７ データメモリ ８ 外部メモリ １０ バス制御装置 ２４ データメモリ制御装置 ５０ 制御レジスタ装置 ５１ アクセス制御回路 ５２ 選択回路 ３４ 分岐命令出力回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/06 G06F 9/32 G06F 12/06 G06F 13/16

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 自身を書き換える書き換えプログラムを
   含む複数の命令を格納する書き換え可能型不揮発性メモ
   リと、 前記書き換え可能型不揮発性メモリに接続されて前記書
   き換え可能型不揮発性メモリの読み出しおよび書き換え
   を制御する不揮発性メモリ制御手段と、 複数のデータを格納するデータメモリと、 前記データメモリに接続されて前記データメモリの読み
   出しおよび書き込みを制御するデータメモリ制御手段
   と、 前記不揮発性メモリ制御手段および前記データメモリ制
   御手段に接続されて命令を実行する中央処理装置と、 前記中央処理装置と前記不揮発性メモリ制御手段と前記
   データメモリ制御手段とに接続されて前記中央処理装置
   から与えられるデータの読み出しおよび書き込み要求を
   処理するバス制御手段とを備え、 前記中央処理装置は、第１のアドレスを前記不揮発性メ
   モリ制御手段に与え、第２のアドレスを前記データメモ
   リ制御手段に与え、第３のアドレスを前記バス制御手段
   に与え、 前記バス制御手段は、前記中央処理装置の前記第３のア
   ドレスが特定の範囲のアドレスである場合に、前記デー
   タメモリ制御手段に第４のアドレスを出力してデータの
   読み出しおよび書き込みの要求を行い、 前記データメモリ制御手段は、前記第２のアドレスまた
   は前記第４のアドレスを用いて前記データメモリの読み
   出しあるいは書き込みを行い、前記第４のアドレスを用
   いて読み出されたデータを前記バス制御手段へ与え、前
   記第２のアドレスを用いて読み出されたデータを前記中
   央処理装置へ与え、 前記バス制御手段は、前記第４のアドレスを用いて読み
   出されたデータを前記中央処理装置へ与え、 前記不揮発性メモリ制御手段は、前記第１のアドレスを
   用いて前記書き換え可能型不揮発性メモリの読み出しを
   行うかあるいは前記書き換え可能型不揮発性メモリの書
   き換えを行うことを特徴とする情報処理装置。
2. 【請求項２】 不揮発性メモリ制御手段は、複数のレジ
   スタを備え、前記複数のレジスタの内容に従って、第１
   のアドレスを用いた書き換え可能型不揮発性メモリの読
   み出し、前記書き換え可能型不揮発性メモリの書き換
   え、およびデータメモリアクセスを指示する信号の出力
   を行い、 バス制御手段は、前記不揮発性メモリ制御手段よりデー
   タメモリアクセスが指示されると、中央処理装置の第３
   のアドレスが特定の範囲のアドレスである場合に、デー
   タメモリ制御手段に第４のアドレスを出力してデータの
   読み出しおよび書き込みの要求を行い、 前記データメモリ制御手段は、前記不揮発性メモリ制御
   手段よりデータメモリアクセスが指示されると、前記第
   ４のアドレスを用いてデータメモリの読み出しあるいは
   書き込みを行い、読み出されたデータを前記バス制御手
   段へ与え、前記不揮発性メモリ制御手段よりデータメモ
   リアクセスが指示されない場合は、第２のアドレスを用
   いてデータの読み出しあるいは書き込みを行い、読み出
   されたデータを前記中央処理装置へ与え、 前記バス制御手段は、前記第４のアドレスを用いて読み
   出されたデータを前記中央処理装置に与えることを特徴
   とする請求項１記載の情報処理装置。
3. 【請求項３】 書き換え可能型不揮発性メモリに格納さ
   れて前記書き換え可能型不揮発性メモリの書き換えを制
   御する書き換えプログラムを前記書き換え可能型不揮発
   性メモリからデータメモリへ格納し、前記データメモリ
   に格納された前記書き換えプログラムを第４のアドレス
   を用いて読み出して実行し、不揮発性メモリ制御手段の
   複数のレジスタに前記書き換え可能型不揮発性メモリの
   書き換えに用いる値を書き込むことにより前記書き換え
   可能型不揮発性メモリを書き換えることを特徴とする請
   求項２記載の情報処理装置。
4. 【請求項４】 自身を書き換える書き換えプログラムを
   含む複数の命令を格納する書き換え可能型不揮発性メモ
   リと、 前記書き換え可能型不揮発性メモリに接続されて前記書
   き換え可能型不揮発性メモリの読み出しおよび書き換え
   を制御する不揮発性メモリ制御手段と、 複数のデータを格納するデータメモリと、 前記データメモリに接続されて前記データメモリの読み
   出しおよび書き込みを制御するデータメモリ制御手段
   と、 前記不揮発性メモリ制御手段および前記データメモリ制
   御手段に接続されて命令を実行する中央処理装置と、 前記中央処理装置と前記不揮発性メモリ制御手段と前記
   データメモリ制御手段とに接続されて前記中央処理装置
   から与えられるデータの読み出しおよび書き込み要求を
   処理するバス制御手段と、 前記中央処理装置と前記不揮発性メモリ制御手段とに接
   続されて前記不揮発性メモリ制御手段から分岐命令出力
   要求信号が与えられると分岐命令を前記中央処理装置へ
   出力する分岐命令出力手段とを備え、 前記中央処理装置は、第１のアドレスを前記不揮発性メ
   モリ制御手段に与え、 第２のアドレスを前記データメモリ制御手段に与え、第
   ３のアドレスを前記バス制御手段に与え、前記不揮発性メモリ制御手段は、前記書き換え可能型不
   揮発性メモリの書き換えの実行中に、前記中央処理装置
   の前記第１のアドレスにより前記書き換え可能型不揮発
   性メモリの読み出しを要求されると前記分岐命令出力要
   求信号を出力し、 前記バス制御手段は、前記中央処理装置の前記第３のア
   ドレスが特定の範囲のアドレスである場合に、前記デー
   タメモリ制御手段に第４のアドレスを出力してデータの
   読み出しおよび書き込みの要求を行い、 前記データメモリ制御手段は、前記第２のアドレスまた
   は前記第４のアドレスを用いて前記データメモリの読み
   出しあるいは書き込みを行い、前記第４のアドレスを用
   いて読み出されたデータを前記バス制御手段へ与え、前
   記第２のアドレスを用いて読み出されたデータを前記中
   央処理装置へ与え、 前記バス制御手段は、前記第４のアドレスを用いて読み
   出されたデータを前記中央処理装置に与え、 前記不揮発性メモリ制御手段は、前記第１のアドレスを
   用いて前記書き換え可能型不揮発性メモリの読み出しを
   行うか、あるいは前記書き換え可能型不揮発性メモリの
   書き換えを行うことを特徴とする情報処理装置。
5. 【請求項５】 不揮発性メモリ制御手段は、複数のレジ
   スタを備え、前記複数のレジスタの内容に従って、第１
   のアドレスを用いた書き換え可能型不揮発性メモリの読
   み出し、前記書き換え可能型不揮発性メモリの書き換
   え、データメモリアクセスを指示する信号の出力、およ
   び分岐命令出力要求信号の出力を行い、 バス制御手段は、前記不揮発性メモリ制御手段よりデー
   タメモリアクセスが指示されると、中央処理装置の第３
   のアドレスが特定の範囲のアドレスである場合に、デー
   タメモリ制御手段に第４のアドレスを出力してデータの
   読み出しおよび書き込みの要求を行い、 前記データメモリ制御手段は、前記不揮発性メモリ制御
   手段よりデータメモリアクセスが指示されると、前記第
   ４のアドレスを用いてデータメモリの読み出しあるいは
   書き込みを行い、読み出されたデータを前記バス制御手
   段へ与え、前記不揮発性メモリ制御手段よりデータメモ
   リアクセスが指示されない場合は、第２のアドレスを用
   いてデータの読み出しあるいは書き込みを行い、読み出
   されたデータを前記中央処理装置へ与え、 前記バス制御手段は、前記第４のアドレスを用いて読み
   出されたデータを前記中央処理装置に与えることを特徴
   とする請求項４記載の情報処理装置。
6. 【請求項６】 分岐命令出力手段が出力する分岐命令
   は、中央処理装置が前記分岐命令を実行して第３のアド
   レスとして生成される分岐先アドレスが、バス制御手段
   が第４のアドレスを出力してデータメモリ制御手段へ読
   み出しの要求を行う特定の範囲のアドレスであることを
   特徴とする請求項５記載の情報処理装置。
7. 【請求項７】 書き換え可能型不揮発性メモリに格納さ
   れて前記書き換え可能型不揮発性メモリの書き換えを制
   御する書き換えプログラムを前記書き換え可能型不揮発
   性メモリからデータメモリへ格納し、前記データメモリ
   に格納された前記書き換えプログラムを第４のアドレス
   を用いて読み出して実行し、不揮発性メモリ制御手段の
   複数のレジスタに前記書き換え可能型不揮発性メモリの
   書き換えに用いる値を書き込むことにより前記書き換え
   可能型不揮発性メモリを書き換えることを特徴とする請
   求項６記載の情報処理装置。
8. 【請求項８】 請求項１記載の情報処理装置の書き換え
   可能型不揮発性メモリを書き換える書き換え可能型不揮
   発性メモリの書き換え方法であって、 書き換え可能型不揮発性メモリから第１のアドレスを用
   いて書き換えプログラムを読み出す第１のステップと、 読み出した前記書き換えプログラムを第２のアドレスを
   用いてデータメモリへ格納する第２のステップと、 第３のアドレスが特定の範囲である場合に前記第３のア
   ドレスを用いて前記データメモリをアクセスするように
   切り替える第３のステップと、 前記データメモリに格納された前記書き換えプログラム
   を前記特定の範囲である前記第３のアドレスを用いて読
   み出す第４のステップと、 前記データメモリから読み出した前記書き換えプログラ
   ムを実行して不揮発性メモリ制御手段に書き換え制御情
   報を設定する第５のステップと、 前記不揮発性メモリ制御手段に設定された前記書き換え
   制御情報に従って、前記書き換え可能型不揮発性メモリ
   の書き換えを行う第６のステップとを含む書き換え可能
   型不揮発性メモリの書き換え方法。
9. 【請求項９】 請求項４記載の情報処理装置の書き換え
   可能型不揮発性メモリを書き換える書き換え可能型不揮
   発性メモリの書き換え方法であって、 書き換え可能型不揮発性メモリから第１のアドレスを用
   いて書き換えプログラムを読み出す第１のステップと、 読み出した前記書き換えプログラムを第２のアドレスを
   用いてデータメモリへ格納する第２のステップと、 第３のアドレスが特定の範囲である場合に前記第３のア
   ドレスを用いて前記データメモリをアクセスするように
   切り替える第３のステップと、 前記データメモリに格納された前記書き換えプログラム
   を前記特定の範囲である前記第３のアドレスを用いて読
   み出す第４のステップと、 前記書き換え可能型不揮発性メモリからの読み出しに対
   して、前記特定の範囲のアドレスへ分岐する分岐命令を
   出力するように指定する第５のステップと、 前記データメモリから読み出した前記書き換えプログラ
   ムを実行して不揮発性メモリ制御手段に書き換え制御情
   報を設定する第６のステップと、 割り込み要求が発生した場合に、前記第５のステップの
   指定に従って出力される前記特定の範囲のアドレスへ分
   岐する分岐命令を実行する第７のステップと、 前記不揮発性メモリ制御手段に設定された前記書き換え
   制御情報に従って、前記書き換え可能型不揮発性メモリ
   の書き換えを行う第８のステップとを含む書き換え可能
   型不揮発性メモリの書き換え方法。