JPH10232819A - メモリ制御装置およびメモリアクセス方法 - Google Patents
メモリ制御装置およびメモリアクセス方法Info
- Publication number
- JPH10232819A JPH10232819A JP3576497A JP3576497A JPH10232819A JP H10232819 A JPH10232819 A JP H10232819A JP 3576497 A JP3576497 A JP 3576497A JP 3576497 A JP3576497 A JP 3576497A JP H10232819 A JPH10232819 A JP H10232819A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- shared memory
- processor
- area
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 動作するアプリケーション毎に、共有メモリ
を使用する各プロセッサモジュールを格納するための割
り当てを変更することである。 【解決手段】 実行するアプリケーション切り替え毎
に、メモリコントローラが各プロセッサモジュールが使
用する共有メモリＣＭ内の各メモリ領域へのアドレス情
報を共有メモリＣＭのコンフィグレジスタ１内に切り換
え登録する構成を特徴とする。
を使用する各プロセッサモジュールを格納するための割
り当てを変更することである。 【解決手段】 実行するアプリケーション切り替え毎
に、メモリコントローラが各プロセッサモジュールが使
用する共有メモリＣＭ内の各メモリ領域へのアドレス情
報を共有メモリＣＭのコンフィグレジスタ１内に切り換
え登録する構成を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のプロセッサ
モジュールが共通のメモリを介してデータ処理可能なメ
モリ制御装置およびメモリアクセス方法に関するもので
ある。
モジュールが共通のメモリを介してデータ処理可能なメ
モリ制御装置およびメモリアクセス方法に関するもので
ある。
【０００２】
【従来の技術】従来、複数のプロセッサモジュールが共
通のメモリに接続する共有メモリを備えるデータ処理装
置は、図４に示すように構成されている。
通のメモリに接続する共有メモリを備えるデータ処理装
置は、図４に示すように構成されている。
【０００３】図４は、従来のデータ処理装置の構成を説
明する概略ブロック図であり、共有メモリ型のマルチプ
ロセッサシステムの場合に対応する。
明する概略ブロック図であり、共有メモリ型のマルチプ
ロセッサシステムの場合に対応する。
【０００４】図において、複数のプロセッサモジュール
ＰＡ，ＰＢ，ＰＣはメモリコントローラＭＣを介し共有
メモリＣＭに接続している。
ＰＡ，ＰＢ，ＰＣはメモリコントローラＭＣを介し共有
メモリＣＭに接続している。
【０００５】共有メモリＣＭは主に、各プロセッサモジ
ュールＰＡ，ＰＢ，ＰＣのプログラムロードのためのプ
ログラム領域，プロセッサモジュールＰＡ，ＰＢ，ＰＣ
間のコマンド／レスポンスおよび画像データなどのｉ／
ｆ領域，各プロセッサモジュールの画像処理などに用い
るワーク領域などとして使用される。
ュールＰＡ，ＰＢ，ＰＣのプログラムロードのためのプ
ログラム領域，プロセッサモジュールＰＡ，ＰＢ，ＰＣ
間のコマンド／レスポンスおよび画像データなどのｉ／
ｆ領域，各プロセッサモジュールの画像処理などに用い
るワーク領域などとして使用される。
【０００６】図５は、図４に示した共有メモリＣＭのメ
モリマップを説明する図であり、プロセッサＰＡがマス
タプロセッサ、プロセッサＰＢ，ＰＣがサブプロセッサ
として構成した場合のメモリマップに対応する。
モリマップを説明する図であり、プロセッサＰＡがマス
タプロセッサ、プロセッサＰＢ，ＰＣがサブプロセッサ
として構成した場合のメモリマップに対応する。
【０００７】図５に示すように、マスタプロセッサとし
てのプロセッサＡは共有メモリＣＭのアドレス「０００
０００Ｈ」に、プロセッサＰＢのプログラムを、アドレ
ス「０２００００Ｈ」にプロセッサＰＣのプログラムを
アップロードする。
てのプロセッサＡは共有メモリＣＭのアドレス「０００
０００Ｈ」に、プロセッサＰＢのプログラムを、アドレ
ス「０２００００Ｈ」にプロセッサＰＣのプログラムを
アップロードする。
【０００８】サブプロセッサとしてのプロセッサＰＢ，
ＰＣは、あらかじめ決められた共有メモリＣＭのアドレ
ス「００００００Ｈ」，「０２００００Ｈ」からプログ
ラムをダウンロードし起動する。また、各プロセッサモ
ジュールはアドレス「０８００００Ｈ」，「０Ａ０００
０Ｈ」，「０Ｃ００００Ｈ」をコマンド／レスポンスな
どのｉ／ｆ領域として用い、アドレス「１０００００
Ｈ」を画像ｉ／ｆ領域として用いている。また、オプシ
ョンメモリを増設した場合、画像ｉ／ｆ領域の延長をさ
せ、さらに大きな画像データを扱う目的として用いられ
ることが多い。
ＰＣは、あらかじめ決められた共有メモリＣＭのアドレ
ス「００００００Ｈ」，「０２００００Ｈ」からプログ
ラムをダウンロードし起動する。また、各プロセッサモ
ジュールはアドレス「０８００００Ｈ」，「０Ａ０００
０Ｈ」，「０Ｃ００００Ｈ」をコマンド／レスポンスな
どのｉ／ｆ領域として用い、アドレス「１０００００
Ｈ」を画像ｉ／ｆ領域として用いている。また、オプシ
ョンメモリを増設した場合、画像ｉ／ｆ領域の延長をさ
せ、さらに大きな画像データを扱う目的として用いられ
ることが多い。
【０００９】
【発明が解決しようとする課題】しかしながら、図５に
示すようなあらかじめ決められたメモリマップでは、各
プロセッサモジュールは、割り当てられた分割領域内で
データ処理を行わなくてはならず、プログラムの変更な
どが容易に行えない場合がある。
示すようなあらかじめ決められたメモリマップでは、各
プロセッサモジュールは、割り当てられた分割領域内で
データ処理を行わなくてはならず、プログラムの変更な
どが容易に行えない場合がある。
【００１０】また、複数のアプリケーションを切り替え
可能なシステムにおいては、アプリケーションによって
は不要なサブプロセッサ、およびそれに関連するメモリ
領域が発生するにも関わらず、メモリ領域の割り当てを
容易に変更することができず、共有メモリＣＭを有効に
活用することができないといった問題点があった。
可能なシステムにおいては、アプリケーションによって
は不要なサブプロセッサ、およびそれに関連するメモリ
領域が発生するにも関わらず、メモリ領域の割り当てを
容易に変更することができず、共有メモリＣＭを有効に
活用することができないといった問題点があった。
【００１１】本発明は、上記の問題点を解消するために
なされたもので、本発明の目的は、システムの起動時に
共有メモリのメモリ領域を、マスタプロセッサが実行す
べきプロセッサモジュールが一意に決定し、各サブプロ
セッサはそれに従い共有メモリにアクセスすることによ
り、メモリの割り当てを適宜切り換え、効率的な共有メ
モリの活用を実現できるメモリ制御装置およびメモリア
クセス方法を提供することである。
なされたもので、本発明の目的は、システムの起動時に
共有メモリのメモリ領域を、マスタプロセッサが実行す
べきプロセッサモジュールが一意に決定し、各サブプロ
セッサはそれに従い共有メモリにアクセスすることによ
り、メモリの割り当てを適宜切り換え、効率的な共有メ
モリの活用を実現できるメモリ制御装置およびメモリア
クセス方法を提供することである。
【００１２】
【課題を解決するための手段】本発明に係る第１の発明
は、複数のプロセッサが実行すべき各プロセッサモジュ
ールを記憶可能な共有メモリへのアクセスを制御するメ
モリ制御装置であって、実行するアプリケーション切り
替え毎に、各プロセッサモジュールが使用する前記共有
メモリ内の各メモリ領域へのアドレス情報を前記共有メ
モリ内に切り換え登録する制御手段を設けたものであ
る。
は、複数のプロセッサが実行すべき各プロセッサモジュ
ールを記憶可能な共有メモリへのアクセスを制御するメ
モリ制御装置であって、実行するアプリケーション切り
替え毎に、各プロセッサモジュールが使用する前記共有
メモリ内の各メモリ領域へのアドレス情報を前記共有メ
モリ内に切り換え登録する制御手段を設けたものであ
る。
【００１３】本発明に係る第２の発明は、マスタプロセ
ッサが実行すべきプロセッサモジュールにより前記共有
メモリ内の各メモリ領域へのアドレス情報を一意に決定
するものである。
ッサが実行すべきプロセッサモジュールにより前記共有
メモリ内の各メモリ領域へのアドレス情報を一意に決定
するものである。
【００１４】本発明に係る第３の発明は、複数のプロセ
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリアクセス方法であって、実行するアプリ
ケーション切り替え毎に、各プロセッサモジュールが使
用する前記共有メモリ内の各メモリ領域へのアドレス情
報を切り換え登録し、該登録されたアドレス情報に基づ
いて各プロセッサモジュールが前記共有メモリ内の各メ
モリ領域へアクセスするものである。
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリアクセス方法であって、実行するアプリ
ケーション切り替え毎に、各プロセッサモジュールが使
用する前記共有メモリ内の各メモリ領域へのアドレス情
報を切り換え登録し、該登録されたアドレス情報に基づ
いて各プロセッサモジュールが前記共有メモリ内の各メ
モリ領域へアクセスするものである。
【００１５】
〔第１実施形態〕図１は、本発明の第１実施形態を示す
メモリ制御装置が管理する共有メモリのメモリマップを
示す図であり、図４に示したデータ処理装置に共有メモ
リを備える場合に対応する。
メモリ制御装置が管理する共有メモリのメモリマップを
示す図であり、図４に示したデータ処理装置に共有メモ
リを備える場合に対応する。
【００１６】図において、１はコンフィグレジスタ（Co
nfigration-Register ）で、図４に示した共有メモリＣ
Ｍ上の各メモリ領域のアドレスを格納する領域であり、
図４に示したマスタプロセッサＰＡからの指示に基づい
て各領域へのアドレスデータが書き込まれる。２〜７は
各プロセッサモジュール間で使用するメモリ領域であ
る。
nfigration-Register ）で、図４に示した共有メモリＣ
Ｍ上の各メモリ領域のアドレスを格納する領域であり、
図４に示したマスタプロセッサＰＡからの指示に基づい
て各領域へのアドレスデータが書き込まれる。２〜７は
各プロセッサモジュール間で使用するメモリ領域であ
る。
【００１７】なお、コンフィグレジスタ１は、各メモリ
領域の先頭アドレスを指し示すポインタ１−Ａ〜１−Ｆ
を備えている。
領域の先頭アドレスを指し示すポインタ１−Ａ〜１−Ｆ
を備えている。
【００１８】先ず、メモリコントローラＭＣは、例えば
図４に示したマスタとなるプロセッサＰＡからの指示に
基づいてコンフィグレジスタ１に共有メモリＣＭ上で使
用する各メモリ領域の先頭を示すプログラムアドレスポ
インタ１−Ａ〜１−Ｆを書き込む。また、サブプロセッ
サとしてのプロセッサＰＢ，ＰＣが、マスタプロセッサ
としてのプロセッサＰＡにより共有メモリＣＭ上にアッ
プロードするプログラムデータで動作する場合、マスタ
となるプロセッサＰＡはコンフィグレジスタ１に書き込
んだサブのプロセッサＰＢ，ＰＣのプログラムアドレス
ポインタ１−Ｂ，１−Ｃの指し示すメモリ領域２，３に
プログラムデータをアップロードする。
図４に示したマスタとなるプロセッサＰＡからの指示に
基づいてコンフィグレジスタ１に共有メモリＣＭ上で使
用する各メモリ領域の先頭を示すプログラムアドレスポ
インタ１−Ａ〜１−Ｆを書き込む。また、サブプロセッ
サとしてのプロセッサＰＢ，ＰＣが、マスタプロセッサ
としてのプロセッサＰＡにより共有メモリＣＭ上にアッ
プロードするプログラムデータで動作する場合、マスタ
となるプロセッサＰＡはコンフィグレジスタ１に書き込
んだサブのプロセッサＰＢ，ＰＣのプログラムアドレス
ポインタ１−Ｂ，１−Ｃの指し示すメモリ領域２，３に
プログラムデータをアップロードする。
【００１９】以上のマッピング作業が終了後、メモリコ
ントローラＭＣはサブプロセッサＰＢ，ＰＣを起動させ
る。サブのプロセッサＰＢ，ＰＣはあらかじめ決められ
たコンフィグレジスタ１のプログラムアドレスポインタ
１−Ａ〜１−Ｆを確認し、その指し示すアドレスＡ，Ｂ
よりプログラムのダウンロードを行う。そして、システ
ム動作に必要な共有メモリＣＭ上のメモリ領域をコンフ
ィグレジスタ１のアドレスポインタ１−Ｂ〜１−Ｆで確
認し、各プロセッサモジュール間の通信が行われ、シス
テム全体が起動する。
ントローラＭＣはサブプロセッサＰＢ，ＰＣを起動させ
る。サブのプロセッサＰＢ，ＰＣはあらかじめ決められ
たコンフィグレジスタ１のプログラムアドレスポインタ
１−Ａ〜１−Ｆを確認し、その指し示すアドレスＡ，Ｂ
よりプログラムのダウンロードを行う。そして、システ
ム動作に必要な共有メモリＣＭ上のメモリ領域をコンフ
ィグレジスタ１のアドレスポインタ１−Ｂ〜１−Ｆで確
認し、各プロセッサモジュール間の通信が行われ、シス
テム全体が起動する。
【００２０】〔第２実施形態〕図２は、本発明の第２実
施形態を示すメモリ制御装置が管理する共有メモリのメ
モリマップを示す図であり、図４に示したデータ処理装
置に共有メモリを備える場合に対応する。本実施形態
は、プロセッサモジュールＣを必要としないアプリケー
ションの場合のメモリ領域の設定例である。
施形態を示すメモリ制御装置が管理する共有メモリのメ
モリマップを示す図であり、図４に示したデータ処理装
置に共有メモリを備える場合に対応する。本実施形態
は、プロセッサモジュールＣを必要としないアプリケー
ションの場合のメモリ領域の設定例である。
【００２１】図において、１１はコンフィグレジスタ
（Configration-Register ）で、図４に示した共有メモ
リＣＭ上の各メモリ領域のアドレスを格納する領域であ
る。１２〜１４は各プロセッサモジュール間で使用する
メモリ領域である。
（Configration-Register ）で、図４に示した共有メモ
リＣＭ上の各メモリ領域のアドレスを格納する領域であ
る。１２〜１４は各プロセッサモジュール間で使用する
メモリ領域である。
【００２２】なお、コンフィグレジスタ１１は、各メモ
リ領域の先頭アドレスを指し示すポインタ１１−Ａ〜１
１−Ｃを備えている。
リ領域の先頭アドレスを指し示すポインタ１１−Ａ〜１
１−Ｃを備えている。
【００２３】例えば図４に示したサブのプロセッサＰＣ
はシステム動作中はマスタのプロセッサＰＡによってリ
セットをかけられ、共有メモリＣＭにはアクセスできな
い状態に保たれる。そのため、サブのプロセッサＰＣの
プログラム領域およびサブプロセッサＰＣに関わるｉ／
ｆ領域は不要となるためメモリマップから削除される。
はシステム動作中はマスタのプロセッサＰＡによってリ
セットをかけられ、共有メモリＣＭにはアクセスできな
い状態に保たれる。そのため、サブのプロセッサＰＣの
プログラム領域およびサブプロセッサＰＣに関わるｉ／
ｆ領域は不要となるためメモリマップから削除される。
【００２４】マスタのプロセッサＰＡはコンフィグレジ
スタ１１にこのアプリケーション用の各メモリ領域のポ
インタデータを書き込んだ後、サブのプロセッサＰＢを
起動する。サブプロセッサＰＢはあらかじめ決められた
コンフィグレジスタ１１のプログラムアドレスポインタ
を確認し、その指し示すアドレスよりプログラムのダウ
ンロードを行う。そして、システム動作に必要な共有メ
モリＣＭ上のメモリ領域をコンフィグレジスタ１１のプ
ログラムアドレスポインタ１１−Ａ〜１１−Ｃで確認
し、各プロセッサモジュール間の通信が行われ、システ
ム全体が起動する。この場合、不要となるメモリ領域を
削除することで、プロセッサＰＢのプログラム領域や画
像処理用の領域を増やすことが可能となる。
スタ１１にこのアプリケーション用の各メモリ領域のポ
インタデータを書き込んだ後、サブのプロセッサＰＢを
起動する。サブプロセッサＰＢはあらかじめ決められた
コンフィグレジスタ１１のプログラムアドレスポインタ
を確認し、その指し示すアドレスよりプログラムのダウ
ンロードを行う。そして、システム動作に必要な共有メ
モリＣＭ上のメモリ領域をコンフィグレジスタ１１のプ
ログラムアドレスポインタ１１−Ａ〜１１−Ｃで確認
し、各プロセッサモジュール間の通信が行われ、システ
ム全体が起動する。この場合、不要となるメモリ領域を
削除することで、プロセッサＰＢのプログラム領域や画
像処理用の領域を増やすことが可能となる。
【００２５】これにより、従来であれば、アプリケーシ
ョンの内容に依存することなくプロセッサＰＢ，ＰＣの
プログラムアドレスポインタ１−Ｂ，１−Ｃの指し示す
メモリ領域２，３を確保していたメモリマップを、プロ
セッサＰＣ用の領域のメモリ容量をワークエリアとして
マッピング可能となり、あたかも共有メモリの容量が増
設されたと実質的に同じ状態となり、一定容量の共有メ
モリを有効的に使用することができる。
ョンの内容に依存することなくプロセッサＰＢ，ＰＣの
プログラムアドレスポインタ１−Ｂ，１−Ｃの指し示す
メモリ領域２，３を確保していたメモリマップを、プロ
セッサＰＣ用の領域のメモリ容量をワークエリアとして
マッピング可能となり、あたかも共有メモリの容量が増
設されたと実質的に同じ状態となり、一定容量の共有メ
モリを有効的に使用することができる。
【００２６】以下、各実施形態の特徴的な構成について
図１，図２，図３等を参照して説明する。図３は本発明
に係るメモリアクセス方法を説明するフローチャートで
あり、（１）〜（３）は各ステップを示す。
図１，図２，図３等を参照して説明する。図３は本発明
に係るメモリアクセス方法を説明するフローチャートで
あり、（１）〜（３）は各ステップを示す。
【００２７】上記のように構成されたメモリアクセス制
御装置において、すなわち、複数のプロセッサが実行す
べき各プロセッサモジュールを記憶可能な共有メモリＣ
Ｍへのアクセスを制御するメモリ制御装置において、実
行するアプリケーション切り替え毎に、制御手段（メモ
リコントローラＭＣ）が各プロセッサモジュール（各プ
ロセッサＰＡ〜ＰＣから供給される）が使用する前記共
有メモリＣＭ内の各メモリ領域へのアドレス情報を前記
共有メモリＣＭ内のコンフィグレジスタ１，１１に切り
換え登録する。
御装置において、すなわち、複数のプロセッサが実行す
べき各プロセッサモジュールを記憶可能な共有メモリＣ
Ｍへのアクセスを制御するメモリ制御装置において、実
行するアプリケーション切り替え毎に、制御手段（メモ
リコントローラＭＣ）が各プロセッサモジュール（各プ
ロセッサＰＡ〜ＰＣから供給される）が使用する前記共
有メモリＣＭ内の各メモリ領域へのアドレス情報を前記
共有メモリＣＭ内のコンフィグレジスタ１，１１に切り
換え登録する。
【００２８】また、マスタとなるプロセッサＰＡが実行
すべきプロセッサモジュールにより前記共有メモリＣＭ
内の各メモリ領域へのアドレス情報を一意に決定するも
のである。
すべきプロセッサモジュールにより前記共有メモリＣＭ
内の各メモリ領域へのアドレス情報を一意に決定するも
のである。
【００２９】さらに、複数のプロセッサモジュールを記
憶可能な共有メモリＣＭへのアクセスを制御するメモリ
アクセス方法であって、実行するアプリケーション切り
替え毎に（１）、各プロセッサモジュールが使用する前
記共有メモリＣＭ内の各メモリ領域へのアドレス情報を
切り換え登録し（２）、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリＣＭ内
の各メモリ領域へアクセスする（３）。
憶可能な共有メモリＣＭへのアクセスを制御するメモリ
アクセス方法であって、実行するアプリケーション切り
替え毎に（１）、各プロセッサモジュールが使用する前
記共有メモリＣＭ内の各メモリ領域へのアドレス情報を
切り換え登録し（２）、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリＣＭ内
の各メモリ領域へアクセスする（３）。
【００３０】これにより、アプリケーションの動作で不
要なプロセッサモジュールに対するメモリ領域を他のプ
ロセッサモジュール用のメモリや他のワークメモリに割
り当てることが可能となり、有限な共有メモリ資源を有
効に活用することができる。
要なプロセッサモジュールに対するメモリ領域を他のプ
ロセッサモジュール用のメモリや他のワークメモリに割
り当てることが可能となり、有限な共有メモリ資源を有
効に活用することができる。
【００３１】
【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、複数のプロセッサが実行すべき各プロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリ制御装置であって、実行するアプリケ
ーション切り替え毎に、各プロセッサモジュールが使用
する前記共有メモリ内の各メモリ領域へのアドレス情報
を前記共有メモリ内に切り換え登録する制御手段を設け
たので、動作するアプリケーション毎に、共有メモリを
使用する各プロセッサモジュールを格納するための割り
当てを変更することができ、アプリケーションの切り換
え毎に、有限な共有メモリを有効活用することができ
る。
の発明によれば、複数のプロセッサが実行すべき各プロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリ制御装置であって、実行するアプリケ
ーション切り替え毎に、各プロセッサモジュールが使用
する前記共有メモリ内の各メモリ領域へのアドレス情報
を前記共有メモリ内に切り換え登録する制御手段を設け
たので、動作するアプリケーション毎に、共有メモリを
使用する各プロセッサモジュールを格納するための割り
当てを変更することができ、アプリケーションの切り換
え毎に、有限な共有メモリを有効活用することができ
る。
【００３２】第２の発明によれば、動作させるアプリケ
ーションによっては、あたかもメモリ資源を拡張したと
のと同等のメモリを利用することができ、データ処理効
率を格段に向上できる。第３の発明によれば複数のプロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリアクセス方法であって、実行するアプ
リケーション切り替え毎に、各プロセッサモジュールが
使用する前記共有メモリ内の各メモリ領域へのアドレス
情報を切り換え登録し、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリ内の各
メモリ領域へアクセスするので動作するアプリケーショ
ン毎に、共有メモリを使用する各プロセッサモジュール
を格納するための割り当てを変更することができ、アプ
リケーションの切り換え毎に、有限な共有メモリを有効
活用することができる。等の効果を奏する。
ーションによっては、あたかもメモリ資源を拡張したと
のと同等のメモリを利用することができ、データ処理効
率を格段に向上できる。第３の発明によれば複数のプロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリアクセス方法であって、実行するアプ
リケーション切り替え毎に、各プロセッサモジュールが
使用する前記共有メモリ内の各メモリ領域へのアドレス
情報を切り換え登録し、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリ内の各
メモリ領域へアクセスするので動作するアプリケーショ
ン毎に、共有メモリを使用する各プロセッサモジュール
を格納するための割り当てを変更することができ、アプ
リケーションの切り換え毎に、有限な共有メモリを有効
活用することができる。等の効果を奏する。
【図１】本発明の第１実施形態を示すメモリ制御装置が
管理する共有メモリのメモリマップを示す図である。
管理する共有メモリのメモリマップを示す図である。
【図２】本発明の第２実施形態を示すメモリ制御装置が
管理する共有メモリのメモリマップを示す図である。
管理する共有メモリのメモリマップを示す図である。
【図３】本発明に係るメモリアクセス方法を説明するフ
ローチャートである。
ローチャートである。
【図４】従来のデータ処理装置の構成を説明する概略ブ
ロック図である。
ロック図である。
【図５】図４に示した共有メモリのメモリマップを説明
する図である。
する図である。
ＰＡ プロセッサ ＰＢ プロセッサ ＰＣ プロセッサ ＭＣ メモリコントローラ ＣＭ 共有メモリ
Claims (3)
- 【請求項１】 複数のプロセッサが実行すべき各プロセ
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリ制御装置であって、 実行するアプリケーション切り替え毎に、各プロセッサ
モジュールが使用する前記共有メモリ内の各メモリ領域
へのアドレス情報を前記共有メモリ内に切り換え登録す
る制御手段を設けたことを特徴とするメモリ制御装置。 - 【請求項２】 マスタプロセッサが実行すべきプロセッ
サモジュールにより前記共有メモリ内の各メモリ領域へ
のアドレス情報を一意に決定することを特徴とする請求
項１記載のメモリ制御装置。 - 【請求項３】 複数のプロセッサモジュールを記憶可能
な共有メモリへのアクセスを制御するメモリアクセス方
法であって、 実行するアプリケーション切り替え毎に、各プロセッサ
モジュールが使用する前記共有メモリ内の各メモリ領域
へのアドレス情報を切り換え登録し、 該登録されたアドレス情報に基づいて各プロセッサモジ
ュールが前記共有メモリ内の各メモリ領域へアクセスす
ることを特徴とするメモリアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3576497A JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3576497A JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10232819A true JPH10232819A (ja) | 1998-09-02 |
Family
ID=12450934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3576497A Pending JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10232819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012122182A3 (en) * | 2011-03-07 | 2013-01-31 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
| US10838886B2 (en) | 2011-04-19 | 2020-11-17 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
-
1997
- 1997-02-20 JP JP3576497A patent/JPH10232819A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012122182A3 (en) * | 2011-03-07 | 2013-01-31 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
| US8892844B2 (en) | 2011-03-07 | 2014-11-18 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
| US9933972B2 (en) | 2011-03-07 | 2018-04-03 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
| US10162557B2 (en) | 2011-03-07 | 2018-12-25 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
| US10838886B2 (en) | 2011-04-19 | 2020-11-17 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
| US11580039B2 (en) | 2011-04-19 | 2023-02-14 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH1027097A (ja) | フラッシュｒｏｍのデータ書換え方法および装置 | |
| JPH091871A (ja) | 印刷装置および印刷装置の描画制御方法 | |
| JPH0240760A (ja) | 情報処理装置 | |
| JP2941809B2 (ja) | 画像処理方法及びその装置 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH05216747A (ja) | メモリカード搭載型情報処理装置 | |
| JPH05197406A (ja) | 自動機械等の制御装置 | |
| JPH0520243A (ja) | データ処理システム | |
| JPS59127153A (ja) | プログラム・ロ−デイング処理方式 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH11306077A (ja) | メモリ管理方法 | |
| JPH05324128A (ja) | コンピュータ初期化方式 | |
| JP2002024159A (ja) | 制御装置 | |
| JP2000311249A (ja) | グラフィック処理装置とそのグラフィックコマンド処理方法 | |
| JPH06342412A (ja) | 入出力装置の制御プログラムの自動パッチ方式 | |
| JPH0431944A (ja) | 電子ファイルシステム | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
| JPH0646383B2 (ja) | 入出力装置の初期設定方法 | |
| JPH0713922A (ja) | データ伝送システム | |
| JPH04195454A (ja) | マイクロコンピュータ装置 |