JPH0646383B2 - 入出力装置の初期設定方法 - Google Patents
入出力装置の初期設定方法Info
- Publication number
- JPH0646383B2 JPH0646383B2 JP59165897A JP16589784A JPH0646383B2 JP H0646383 B2 JPH0646383 B2 JP H0646383B2 JP 59165897 A JP59165897 A JP 59165897A JP 16589784 A JP16589784 A JP 16589784A JP H0646383 B2 JPH0646383 B2 JP H0646383B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output device
- memory
- ipl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，入出力装置用初期化（IPL）データのローデ
ィング方式に関する。
ィング方式に関する。
社会活動，経済活動が活発になるに伴い高度情報化社会
となり，これら各種の情報を迅速に処理する装置やシス
テムも急速に発達し，実用化されるようになって来た。
となり，これら各種の情報を迅速に処理する装置やシス
テムも急速に発達し，実用化されるようになって来た。
これら情報処理機器の１つとして，情報が発生している
個所から自由に情報を投入処理し，その結果や他の各種
情報を任意に取り出すことが出来る入出力装置の発達も
目覚ましいものがある。
個所から自由に情報を投入処理し，その結果や他の各種
情報を任意に取り出すことが出来る入出力装置の発達も
目覚ましいものがある。
通常，入出力装置は接続される本体装置とのインタフェ
ース条件や仕事の処理手順等を規定したプログラムを持
ち，電源投入後まず本体装置からこれらのプログラムデ
ータ（IPLデータ）をローディングする手順がある。
ース条件や仕事の処理手順等を規定したプログラムを持
ち，電源投入後まず本体装置からこれらのプログラムデ
ータ（IPLデータ）をローディングする手順がある。
しかし，入出力装置の使用範囲がより複雑化するにつれ
てシステムの変更等の機会が多くなり，このシステムの
変更等によるIPLデータの変更回数も多くなっている。
てシステムの変更等の機会が多くなり，このシステムの
変更等によるIPLデータの変更回数も多くなっている。
このシステム変更によるIPLデータの変更に対して，よ
り柔軟に対応出来る入出力装置用IPLデータのローディ
ング方式の開発実用化が要求されるよるになった。
り柔軟に対応出来る入出力装置用IPLデータのローディ
ング方式の開発実用化が要求されるよるになった。
第２図は従来のIPLデータローディング方式に関連する
入出力装置のシステム概要図を示す。
入出力装置のシステム概要図を示す。
通常，入出力装置２のIPLデータは本体装置（中央処
理装置）１における仕事の単位（タスク単位）か，又は
入出力装置を制御する本体装置（中央処理装置）１単位
（但し，複数の本体装置からの制御を受けるシステムの
場合）に作成し，これを１つの連続したIPLデータに
編集して本体装置（中央処理装置）１のディスク３等に
フアイルしている。
理装置）１における仕事の単位（タスク単位）か，又は
入出力装置を制御する本体装置（中央処理装置）１単位
（但し，複数の本体装置からの制御を受けるシステムの
場合）に作成し，これを１つの連続したIPLデータに
編集して本体装置（中央処理装置）１のディスク３等に
フアイルしている。
即ち，入出力装置２上のメモリ４構造をそのまま本体装
置（中央処理装置）１のディスク３等に格納しており，
入出力装置２のIPLを実行する時は一括してローディン
グする方式が取られていた。一方，入出力装置２のメモ
リ４は，タスク単位又は本体装置（中央処理装置）１単
位に所定幅の空間をおいて格納されている。
置（中央処理装置）１のディスク３等に格納しており，
入出力装置２のIPLを実行する時は一括してローディン
グする方式が取られていた。一方，入出力装置２のメモ
リ４は，タスク単位又は本体装置（中央処理装置）１単
位に所定幅の空間をおいて格納されている。
上記のようなIPLデータのローディング方式の場合，タ
スク単位又は本体装置（中央処理装置）１単位に作成し
たデータを１つの連続したIPLデータに編集する作業
が余分に必要となり，又機能変更やシステム変更等によ
るIPLデータの所定個所を部分的に変更するような場
合でも，IPLデータの再編成作業が必要になり，こら
れプログラムデータの変更等に柔軟に対応出来ないと言
う問題点がある。
スク単位又は本体装置（中央処理装置）１単位に作成し
たデータを１つの連続したIPLデータに編集する作業
が余分に必要となり，又機能変更やシステム変更等によ
るIPLデータの所定個所を部分的に変更するような場
合でも，IPLデータの再編成作業が必要になり，こら
れプログラムデータの変更等に柔軟に対応出来ないと言
う問題点がある。
本発明は、上記問題点を解消した新規な入出力装置の初
期設定方法を実現するもので、データの入出力を行う入
出力装置と、前記入出力装置から入力されるデータを貯
蔵したり、貯蔵しているデータを前記入出力装置に転送
する本体装置とからなり、前記入出力装置の処理動作に
必要な初期化データを通常動作に先立って前記本体装置
から初期設定する入出力装置の初期設定方法において、 前記入出力装置にはモジュール化された前記初期化デー
タを格納する第１のメモリと、該第１のメモリに格納さ
れる前記初期化データの各モジュール毎のアドレスを示
す初期化マップデータを格納する第２のメモリとを設
け、前記本体装置は前記入出力装置の初期化設定を実行
する際に、先ず前記初期化マップデータを前記第２のメ
モリに送出し格納し、次に前記初期化データを前記本体
装置の記憶手段より前記第１のメモリに送出し格納せし
めることを特徴とする入出力装置の初期設定方法であ
る。
期設定方法を実現するもので、データの入出力を行う入
出力装置と、前記入出力装置から入力されるデータを貯
蔵したり、貯蔵しているデータを前記入出力装置に転送
する本体装置とからなり、前記入出力装置の処理動作に
必要な初期化データを通常動作に先立って前記本体装置
から初期設定する入出力装置の初期設定方法において、 前記入出力装置にはモジュール化された前記初期化デー
タを格納する第１のメモリと、該第１のメモリに格納さ
れる前記初期化データの各モジュール毎のアドレスを示
す初期化マップデータを格納する第２のメモリとを設
け、前記本体装置は前記入出力装置の初期化設定を実行
する際に、先ず前記初期化マップデータを前記第２のメ
モリに送出し格納し、次に前記初期化データを前記本体
装置の記憶手段より前記第１のメモリに送出し格納せし
めることを特徴とする入出力装置の初期設定方法であ
る。
即ち，IPLデータを，作成された本体装置のタスク単位
又は本体装置単位毎にモジュール化し，そのモジュール
単位に認識番号を付加して本体装置のデータフアイルに
貯蔵すると共に，各モジュール単位の認識番号に対応し
た入出力装置上のメモリアドレスを示すIPLマップデー
タを貯蔵し，モジュール単位にIPLデータを管理するこ
とにより，データ変更等に柔軟に対応出来，しかも入出
力装置内メモリの効率化が図られる。
又は本体装置単位毎にモジュール化し，そのモジュール
単位に認識番号を付加して本体装置のデータフアイルに
貯蔵すると共に，各モジュール単位の認識番号に対応し
た入出力装置上のメモリアドレスを示すIPLマップデー
タを貯蔵し，モジュール単位にIPLデータを管理するこ
とにより，データ変更等に柔軟に対応出来，しかも入出
力装置内メモリの効率化が図られる。
以下本発明の要旨を第１図に示す実施例により具体的に
説明する。
説明する。
第１図は本発明に係る入出力装置の初期化設定手順方式
の一実施例で，（Ａ）はシステムブロック図，（Ｂ）は
入出力装置内メモリでのデータ収容状況図をそれぞれ示
す。
の一実施例で，（Ａ）はシステムブロック図，（Ｂ）は
入出力装置内メモリでのデータ収容状況図をそれぞれ示
す。
尚図中の(1)〜(n)は認識番号（ID）別のIPLデータ，
はIPLマップデータをそれぞれ示し，又全図を通じて同
一番号は同一対象物又は内容を示す。
はIPLマップデータをそれぞれ示し，又全図を通じて同
一番号は同一対象物又は内容を示す。
本実施例では，本体装置１のディスク３に貯蔵している
IPL用データは，IPLマップデータを貯蔵している部分
3aと，IPLデータ(1)〜(n)を貯蔵している部分3bとに分
かれている。
IPL用データは，IPLマップデータを貯蔵している部分
3aと，IPLデータ(1)〜(n)を貯蔵している部分3bとに分
かれている。
この状態で入出力装置２のIPLデータのローディングを
実行する当たって，本体装置１はまずIPLマップデータ
を送出し，入出力装置２のメモリ５に格納する。メモ
リ５への格納状況は第１図（Ｂ）に示すように，例えば
ID番号とアドレス（ローディングアドレス）とからなる
領域5a〜5nがIPLデータ(1)〜(n)に対応して格納され
る。
実行する当たって，本体装置１はまずIPLマップデータ
を送出し，入出力装置２のメモリ５に格納する。メモ
リ５への格納状況は第１図（Ｂ）に示すように，例えば
ID番号とアドレス（ローディングアドレス）とからなる
領域5a〜5nがIPLデータ(1)〜(n)に対応して格納され
る。
即ち，IPLマップデータは，IPLデータ(1)〜(n)をプロ
グラムモジュールに分割して，各ブログラムモジュール
がローディングされるべき入出力装置２上のメモリアド
レスを示すものである。
グラムモジュールに分割して，各ブログラムモジュール
がローディングされるべき入出力装置２上のメモリアド
レスを示すものである。
次に，ID番号を付加したIPLデータ(1)〜(n)が送出さ
れ，メモリ６に格納される。又必要によりIPLデータ(1)
〜(n)単位毎に自由にローディングすることも出来る。
れ，メモリ６に格納される。又必要によりIPLデータ(1)
〜(n)単位毎に自由にローディングすることも出来る。
即ち，例えば，複数の本体装置１からローディングされ
る場合，IPLデータ(1)を１つの本体装置１からローディ
ングし，IPLデータ(2)はもう１つの本体装置１からロー
ディングする等効率的にIPLを実行することが可能であ
る。
る場合，IPLデータ(1)を１つの本体装置１からローディ
ングし，IPLデータ(2)はもう１つの本体装置１からロー
ディングする等効率的にIPLを実行することが可能であ
る。
以上のような本発明によれば，システム構成等の変更に
よるIPLデータの変更に柔軟に対応出来るとともに，効
率的に入出力装置側のメモリを使用することが出来ると
言う効果がある。
よるIPLデータの変更に柔軟に対応出来るとともに，効
率的に入出力装置側のメモリを使用することが出来ると
言う効果がある。
第１図は本発明に係る入出力装置の初期設定手順方式の
一実施例で，（Ａ）はシステムブロック図，（Ｂ）は入
出力装置内メモリでのデータ収容状況図， 第２図は従来のIPLデータローディング方式に関連する
入出力装置のシステム概要図， をそれぞれ示す。 図において， １は本体装置，２は入出力装置， ３はディスク，４〜６はメモリ， をそれぞれ示す。
一実施例で，（Ａ）はシステムブロック図，（Ｂ）は入
出力装置内メモリでのデータ収容状況図， 第２図は従来のIPLデータローディング方式に関連する
入出力装置のシステム概要図， をそれぞれ示す。 図において， １は本体装置，２は入出力装置， ３はディスク，４〜６はメモリ， をそれぞれ示す。
Claims (1)
- 【請求項１】データの入出力を行う入出力装置と、前記
入出力装置から入力されるデータを貯蔵したり、貯蔵し
ているデータを前記入出力装置に転送する本体装置とか
らなり、前記入出力装置の処理動作に必要な初期化デー
タを通常動作に先立って前記本体装置から初期設定する
入出力装置の初期設定方法において、 前記入出力装置にはモジュール化された前記初期化デー
タを格納する第１のメモリと、該第１のメモリに格納さ
れる前記初期化データの各モジュール毎のアドレスを示
す初期化マップデータを格納する第２のメモリとを設
け、前記本体装置は前記入出力装置の初期設定を実行す
る際に、先ず前記初期化マップデータを前記第２のメモ
リに送出し格納し、次に前記初期化データを前記本体装
置の記憶手段より前記第１のメモリに送出し格納せしめ
ることを特徴とする入出力装置の初期設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165897A JPH0646383B2 (ja) | 1984-08-08 | 1984-08-08 | 入出力装置の初期設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165897A JPH0646383B2 (ja) | 1984-08-08 | 1984-08-08 | 入出力装置の初期設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143361A JPS6143361A (ja) | 1986-03-01 |
| JPH0646383B2 true JPH0646383B2 (ja) | 1994-06-15 |
Family
ID=15821054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59165897A Expired - Fee Related JPH0646383B2 (ja) | 1984-08-08 | 1984-08-08 | 入出力装置の初期設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646383B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111566A (ja) * | 1982-12-16 | 1984-06-27 | Omron Tateisi Electronics Co | デ−タの転送記憶制御装置 |
-
1984
- 1984-08-08 JP JP59165897A patent/JPH0646383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143361A (ja) | 1986-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0646383B2 (ja) | 入出力装置の初期設定方法 | |
| IE61307B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
| JP2551462B2 (ja) | プログラム・ローデイング方式 | |
| JPS59127153A (ja) | プログラム・ロ−デイング処理方式 | |
| JPS6376041A (ja) | 複数ポ−トに対するデ−タのリ−ド，ライト方式 | |
| JPS6349956A (ja) | メモリ管理方式 | |
| JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
| JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS62118438A (ja) | Ｃｐｕｉｄ切替制御方式 | |
| JPS6089256A (ja) | フアイル制御装置 | |
| JPH02300843A (ja) | 情報処理システム | |
| JP2841432B2 (ja) | データ転送装置 | |
| JP2002244857A (ja) | 制御装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS59148918A (ja) | プログラムロ−ド方式 | |
| JPS63231545A (ja) | フアイル転送システム | |
| JPS6385938A (ja) | プログラムの多重並行動作制御装置 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS62102353A (ja) | プログラムのダウンライン・ロ−ド方式 | |
| JPH01166240A (ja) | プログラムロード制御方式 | |
| JPH01290061A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |