JPS6376041A - 複数ポ−トに対するデ−タのリ−ド，ライト方式 - Google Patents
複数ポ−トに対するデ−タのリ−ド，ライト方式Info
- Publication number
- JPS6376041A JPS6376041A JP22236386A JP22236386A JPS6376041A JP S6376041 A JPS6376041 A JP S6376041A JP 22236386 A JP22236386 A JP 22236386A JP 22236386 A JP22236386 A JP 22236386A JP S6376041 A JPS6376041 A JP S6376041A
- Authority
- JP
- Japan
- Prior art keywords
- ports
- port
- microprogram
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
内部データが、それぞれ等しい場合の、複数ポートに対
するデータのリード、ライト方式において、該複数ポー
トに対するデータのライト、リードを個別に行っていた
ことにより生じていた無駄な処理時間を無くする為に、
各ポート内のメモリに同一のアドレスを割り当てると共
に、該複数ポートに対応したフラグを設けて、該フラグ
が、例えば、°１′に付勢されている１個、又は複数個
のポートに対して、上記内部データをライト、又はリー
ドするようにしたものである。
するデータのリード、ライト方式において、該複数ポー
トに対するデータのライト、リードを個別に行っていた
ことにより生じていた無駄な処理時間を無くする為に、
各ポート内のメモリに同一のアドレスを割り当てると共
に、該複数ポートに対応したフラグを設けて、該フラグ
が、例えば、°１′に付勢されている１個、又は複数個
のポートに対して、上記内部データをライト、又はリー
ドするようにしたものである。
本発明は、内部データが、それぞれ等しい場合の、複数
ポートに対するデータのリード、ライト方式に関する。
ポートに対するデータのリード、ライト方式に関する。
最近の計算機システムによるデータ処理の多様化に伴っ
て、該計算機システムに接続されるデバイスの数も多く
なる動向にあり、該計算機システムのホストが複数個の
デバイスを制ｊｌ［Ｉする場合、ホストにかかる負担を
できる限り軽減させる必要がある。
て、該計算機システムに接続されるデバイスの数も多く
なる動向にあり、該計算機システムのホストが複数個の
デバイスを制ｊｌ［Ｉする場合、ホストにかかる負担を
できる限り軽減させる必要がある。
ホスト−デバイス間に接続される周辺装置において、複
数個の同じ種類のデバイスを複数個のポートによって制
御する場合、各ポートに対するデータが、例えば、マイ
クロプログラムで、等しい場合には、上記マイクロプロ
グラムの書き込みに時間がかかると、該計算機システム
の立ち上げ時等において時間がかかり、ユーザに対する
サービスを低下させる問題があり、できる限り短時間で
、全ポートに同じマイクロプログラムを書き込むことが
必要とされる。
数個の同じ種類のデバイスを複数個のポートによって制
御する場合、各ポートに対するデータが、例えば、マイ
クロプログラムで、等しい場合には、上記マイクロプロ
グラムの書き込みに時間がかかると、該計算機システム
の立ち上げ時等において時間がかかり、ユーザに対する
サービスを低下させる問題があり、できる限り短時間で
、全ポートに同じマイクロプログラムを書き込むことが
必要とされる。
〔従来の技術と発明が解決しようとする問題点〕第２図
は、従来の複数個のポートに対するデータのアクセス方
法を説明する図であり、（ａ）はブロック図を示し、（
ｂ）は各ポートが持っているメモリのアドレスマツプを
示している。
は、従来の複数個のポートに対するデータのアクセス方
法を説明する図であり、（ａ）はブロック図を示し、（
ｂ）は各ポートが持っているメモリのアドレスマツプを
示している。
本図（ｂ）から明らかなように、従来の複数個のポート
（１＝ｎ）４内のメモリにおける、上記データに対する
アドレスの割り当ては、各ポート毎に、個々の領域を持
っていた。
（１＝ｎ）４内のメモリにおける、上記データに対する
アドレスの割り当ては、各ポート毎に、個々の領域を持
っていた。
従って、図示していないホストからの指示の元に記憶装
置（ＲＡＭ） ５から、各ポート（１〜ｎ） ４に対し
て、アドレス・データバス１を介してデータ、例えば、
デバイスを制御する為のマイクロプログラムを書き込む
場合、該複数個のポート（１〜ｎ） ４に対するマイク
ロプログラムのライト動作は、全てのポートに同一のマ
イクロプログラムを書き込むのにも、本図（ａ）に示す
ように、各ポート毎に、（ｂ）図に対応したアドレス（
装置対応＋内部アドレス）を与えて、例えば、図示の如
くドライバ／レシーバ２を付勢し、順々に該ライト動作
を繰り返す必要があり、その書き込み時間に無駄が生じ
ていた。
置（ＲＡＭ） ５から、各ポート（１〜ｎ） ４に対し
て、アドレス・データバス１を介してデータ、例えば、
デバイスを制御する為のマイクロプログラムを書き込む
場合、該複数個のポート（１〜ｎ） ４に対するマイク
ロプログラムのライト動作は、全てのポートに同一のマ
イクロプログラムを書き込むのにも、本図（ａ）に示す
ように、各ポート毎に、（ｂ）図に対応したアドレス（
装置対応＋内部アドレス）を与えて、例えば、図示の如
くドライバ／レシーバ２を付勢し、順々に該ライト動作
を繰り返す必要があり、その書き込み時間に無駄が生じ
ていた。
又、各ポート（１〜ｎ） ４において、他のポートが該
マイクロプログラム用として使用している領域は使用で
きない為、メモリが無駄になると云う問題があった。
マイクロプログラム用として使用している領域は使用で
きない為、メモリが無駄になると云う問題があった。
本発明は上記従来の欠点に鑑み、複数個のポートに対す
るデータが同一の場合の、各ポートに対するリード、ラ
イト、特にそのライト動作を、１ボ一ト分に対するライ
ト動作で行う方法を提供することを目的とするものであ
る。
るデータが同一の場合の、各ポートに対するリード、ラ
イト、特にそのライト動作を、１ボ一ト分に対するライ
ト動作で行う方法を提供することを目的とするものであ
る。
第１図は、本発明の複数ポートに対するデータのリード
、ライト方式の構成例を示した図である。
、ライト方式の構成例を示した図である。
本発明においては、
内部データが、それぞれ等しい場合の、複数ポート４に
対するデータのリード、ライト方式であって、 各ポート４内のメモリに書き込む上記内部データに対し
て、同一のアドレスを割り当てると共に、該複数ポート
４に対応したフラグレジスタ３を設けて、 該フラグレジスタ３が付勢されている１個、又は複数個
のポート４に対して、上記内部データをライト、又はリ
ードするように構成する。
対するデータのリード、ライト方式であって、 各ポート４内のメモリに書き込む上記内部データに対し
て、同一のアドレスを割り当てると共に、該複数ポート
４に対応したフラグレジスタ３を設けて、 該フラグレジスタ３が付勢されている１個、又は複数個
のポート４に対して、上記内部データをライト、又はリ
ードするように構成する。
即ち、本発明によれば、内部データが、それぞれ等しい
場合の、複数ポートに対するデータのリード、ライト方
式において、該複数ポートに対するデータのライト、リ
ードを個別に行っていたことにより生じていた無駄な処
理時間を無くする為に、各ポート内のメモリに同一のア
ドレスを割り当てると共に、該複数ポートに対応したフ
ラグを設けて、該フラグが、例えば、１゛ に付勢され
ている１個、又は複数個のポートに対して、上記内部デ
ータをライト、又はリードするようにしたものであるの
で、複数個のポートに対するライト動作がポートの数に
関係なく、一度に、例えば、全ポートに対して行われ、
ライト動作の処理時間を１ポ一ト分で済ませると共に、
各ポート内のメモリには、同一データに対して、全て同
一アドレスを割り当てているので、メモリが節約できる
効果がある。
場合の、複数ポートに対するデータのリード、ライト方
式において、該複数ポートに対するデータのライト、リ
ードを個別に行っていたことにより生じていた無駄な処
理時間を無くする為に、各ポート内のメモリに同一のア
ドレスを割り当てると共に、該複数ポートに対応したフ
ラグを設けて、該フラグが、例えば、１゛ に付勢され
ている１個、又は複数個のポートに対して、上記内部デ
ータをライト、又はリードするようにしたものであるの
で、複数個のポートに対するライト動作がポートの数に
関係なく、一度に、例えば、全ポートに対して行われ、
ライト動作の処理時間を１ポ一ト分で済ませると共に、
各ポート内のメモリには、同一データに対して、全て同
一アドレスを割り当てているので、メモリが節約できる
効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明の複数ポートに対するデータのリ
ード、ライト方式の構成例を示した図であって、（ａ）
は全体のブロック図を示し、（ｂ）はメモリのアドレス
マツプを示した図であり、各ポート内のメモリのアドレ
スマツプ、及び各ポート対応に設けられているフラグレ
ジスタ３が本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。
ード、ライト方式の構成例を示した図であって、（ａ）
は全体のブロック図を示し、（ｂ）はメモリのアドレス
マツプを示した図であり、各ポート内のメモリのアドレ
スマツプ、及び各ポート対応に設けられているフラグレ
ジスタ３が本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。
以下、第１図によって、本発明による複数ポートに対す
るデータのリード、ライト方式を説明する。
るデータのリード、ライト方式を説明する。
本図（ａ）で示した構成例は、デバイス制御部の内、複
数個のデバイスと直接情報を交換する部分のブロック図
である。
数個のデバイスと直接情報を交換する部分のブロック図
である。
複数個のポート（１〜ｎ） ４からなる送受信制御部の
各ポートには、例えば、シーケンスコントローラと、該
シーケンスコントローラによってアクセスされるランダ
ムアクセスメモリが設けられており、図示していないホ
ストからアドレス・データバス１を介して、上記シーケ
ンスコントローラが起動されると、該ランダムアクセス
メモリがアクセスされることにより、マイクロプログラ
ムが読み出され、該マイクロプログラムが指示する送受
信動作が、デバイスと、記憶袋！（ＲＡＭ） ５との間
で実行される。
各ポートには、例えば、シーケンスコントローラと、該
シーケンスコントローラによってアクセスされるランダ
ムアクセスメモリが設けられており、図示していないホ
ストからアドレス・データバス１を介して、上記シーケ
ンスコントローラが起動されると、該ランダムアクセス
メモリがアクセスされることにより、マイクロプログラ
ムが読み出され、該マイクロプログラムが指示する送受
信動作が、デバイスと、記憶袋！（ＲＡＭ） ５との間
で実行される。
上記のような動作を行う為には、本デバイス制御装置が
起動された後、記憶装置（ＲＡＭ） ５に格納されてい
るマイクロプログラムが、複数個のポート（１〜ｎ）
４からなる送受信制御部の各ポート内のランダムアクセ
スメモリにライトされる必要があるが、本発明において
は、本図（ｂ）に示したように、各ポート内のランダム
アクセスメモリ上のマイクロプログラム領域は、同じア
ドレスに割り当てられているので、例えば、各ポート対
応に設けられているフラグレジスタ３が°オン′に付勢
されている、１つ、又は複数個のポート、例えば、全ポ
ート（１〜ｎ） ４に対して、記憶装置（ＲＡＭ） ５
に格納されているマイクロプログラムを、１ボ一ト分の
書き込み時間で書き込むことができる。
起動された後、記憶装置（ＲＡＭ） ５に格納されてい
るマイクロプログラムが、複数個のポート（１〜ｎ）
４からなる送受信制御部の各ポート内のランダムアクセ
スメモリにライトされる必要があるが、本発明において
は、本図（ｂ）に示したように、各ポート内のランダム
アクセスメモリ上のマイクロプログラム領域は、同じア
ドレスに割り当てられているので、例えば、各ポート対
応に設けられているフラグレジスタ３が°オン′に付勢
されている、１つ、又は複数個のポート、例えば、全ポ
ート（１〜ｎ） ４に対して、記憶装置（ＲＡＭ） ５
に格納されているマイクロプログラムを、１ボ一ト分の
書き込み時間で書き込むことができる。
又、各ポート（１〜ｎ） ４のランダムアクセスメモリ
に設定された上記マイクロプログラムを、例えば、チェ
ックの為に読み出す時にも、該フラグレジスタ３を、１
個対応で゛オン°に付勢することにより、任意の単一ポ
ートからのリード動作が可能となる。
に設定された上記マイクロプログラムを、例えば、チェ
ックの為に読み出す時にも、該フラグレジスタ３を、１
個対応で゛オン°に付勢することにより、任意の単一ポ
ートからのリード動作が可能となる。
このように、本発明は、複数個のボー・トに書き込む内
部データ、例えば、マイクロプログラムに対して、同一
のアドレスを割り当てるともに、各ポート対応にフラグ
レジスタを設け、該フラグレジスタが゛オン“に付勢さ
れている、１個、又は複数個のポートに対してアクセス
できるようにしたところに特徴がある。
部データ、例えば、マイクロプログラムに対して、同一
のアドレスを割り当てるともに、各ポート対応にフラグ
レジスタを設け、該フラグレジスタが゛オン“に付勢さ
れている、１個、又は複数個のポートに対してアクセス
できるようにしたところに特徴がある。
以上、詳細に説明したように、本発明の複数ポートのデ
ータに対するリード、ライト方式は、内部データが、そ
れぞれ等しい場合の、複数ポートに対するデータのリー
ド、ライト方式において、該複数ポートに対するデータ
のライト、リードを個別に行っていたことにより生じて
いた無駄な処理時間を無くする為に、各ポート内のメモ
リに同一のアドレスを割り当てると共に、該複数ポート
に対応したフラグを設けて、該フラグが、例えば、１゛
に付勢されている１個、又は複数個のポートに対して
、上記内部データをライト、又はリードするようにした
ものであるので、複数個のポートに対するライト動作が
ポートの数に関係なく、一度に、例えば、全ポートに対
して行われ、ライト動作の処理時間を１ボ一ト分で済ま
せると共に、各ポート内のメモリには、同一データに対
して、全て同一アドレスを割り当てているので、メモリ
が節約できる効果がある。
ータに対するリード、ライト方式は、内部データが、そ
れぞれ等しい場合の、複数ポートに対するデータのリー
ド、ライト方式において、該複数ポートに対するデータ
のライト、リードを個別に行っていたことにより生じて
いた無駄な処理時間を無くする為に、各ポート内のメモ
リに同一のアドレスを割り当てると共に、該複数ポート
に対応したフラグを設けて、該フラグが、例えば、１゛
に付勢されている１個、又は複数個のポートに対して
、上記内部データをライト、又はリードするようにした
ものであるので、複数個のポートに対するライト動作が
ポートの数に関係なく、一度に、例えば、全ポートに対
して行われ、ライト動作の処理時間を１ボ一ト分で済ま
せると共に、各ポート内のメモリには、同一データに対
して、全て同一アドレスを割り当てているので、メモリ
が節約できる効果がある。
第１図は本発明の複数ポートのデータに対するリード、
ライト方式の構成例を示した図。 第２図は従来の複数個のポートに対するデータのアク仁
ス方法 ｆｉｌ／ｙｌ＃ｌ；７式を説明する図。 である。 図面において、 ｌはアドレス・データバス。 ２はドライバ／レシーバ。 ３はフラグレジスタ、 ４はポート（１〜ｎＬ５は記憶
装置（ＲＡＭ）。 をそれぞれ示す。 第 １ 図 での１ の 艷 α口 戦 灼 図 り に も 響 癒 纜
ライト方式の構成例を示した図。 第２図は従来の複数個のポートに対するデータのアク仁
ス方法 ｆｉｌ／ｙｌ＃ｌ；７式を説明する図。 である。 図面において、 ｌはアドレス・データバス。 ２はドライバ／レシーバ。 ３はフラグレジスタ、 ４はポート（１〜ｎＬ５は記憶
装置（ＲＡＭ）。 をそれぞれ示す。 第 １ 図 での１ の 艷 α口 戦 灼 図 り に も 響 癒 纜
Claims (1)
- 【特許請求の範囲】 内部データが、それぞれ等しい場合の、複数ポート（４
）に対するデータのリード、ライト方式であって、 各ポート（４）内のメモリに、上記内部データに対して
、同一のアドレスを割り当てると共に、該複数ポート（
４）に対応したフラグレジスタ（３）を設けて、 該フラグレジスタ（３）が付勢されている１個、又は複
数個のポート（４）に対して、上記内部データをライト
、又はリードすることを特徴とする複数ポートに対する
データのリード、ライト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22236386A JPS6376041A (ja) | 1986-09-19 | 1986-09-19 | 複数ポ−トに対するデ−タのリ−ド，ライト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22236386A JPS6376041A (ja) | 1986-09-19 | 1986-09-19 | 複数ポ−トに対するデ−タのリ−ド，ライト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376041A true JPS6376041A (ja) | 1988-04-06 |
Family
ID=16781170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22236386A Pending JPS6376041A (ja) | 1986-09-19 | 1986-09-19 | 複数ポ−トに対するデ−タのリ−ド，ライト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215161A (ja) * | 1990-12-13 | 1992-08-05 | Nec Eng Ltd | Ｉ／ｏポート制御方式 |
| JP2008225662A (ja) * | 2007-03-09 | 2008-09-25 | Tohoku Univ | データ書込方法およびその方法を用いた書込制御装置ならびに演算装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162961A (ja) * | 1984-09-04 | 1986-03-31 | Toshiba Corp | 入出力機器 |
| JPS61222363A (ja) * | 1985-03-27 | 1986-10-02 | Ricoh Co Ltd | マイクロフイルム読取り方式 |
-
1986
- 1986-09-19 JP JP22236386A patent/JPS6376041A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162961A (ja) * | 1984-09-04 | 1986-03-31 | Toshiba Corp | 入出力機器 |
| JPS61222363A (ja) * | 1985-03-27 | 1986-10-02 | Ricoh Co Ltd | マイクロフイルム読取り方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215161A (ja) * | 1990-12-13 | 1992-08-05 | Nec Eng Ltd | Ｉ／ｏポート制御方式 |
| JP2008225662A (ja) * | 2007-03-09 | 2008-09-25 | Tohoku Univ | データ書込方法およびその方法を用いた書込制御装置ならびに演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227763A (ja) | データ転送制御システム | |
| JPS6376041A (ja) | 複数ポ−トに対するデ−タのリ−ド，ライト方式 | |
| EP0483483A2 (en) | Multiple input/output devices having shared address space | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JP2841432B2 (ja) | データ転送装置 | |
| JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JPS6349818B2 (ja) | ||
| JPH02163848A (ja) | 共有メモリアドレス割当方法および情報処理システム | |
| JP2754692B2 (ja) | データ処理装置 | |
| JPS6186859A (ja) | バス選択装置 | |
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPH02299058A (ja) | 計算機システム間通信方式 | |
| JPH0316652B2 (ja) | ||
| JPS60253083A (ja) | 記憶装置制御方式 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH0553971A (ja) | 主記憶装置 | |
| JPH0646383B2 (ja) | 入出力装置の初期設定方法 | |
| JPS63300338A (ja) | メモリ間転送制御方式 |