JP2841432B2 - データ転送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に利用する。特に、データ転
送装置のローカルメモリに関する。

〔概要〕

本発明は、経路するデータをいったん記憶してひとつ
の上位装置と複数の下位装置との間でのデータ転送を実
行する装置において、 下位装置ごとにカードを設け、このカードに対応する
下位装置が授受するデータを格納するメモリを設けるこ
とにより、 メモリ容量の無駄を省きかつ容易に拡張に対処するこ
とができるようにしたものである。

〔従来の技術〕 従来、この種のデータ転送装置では、ホストCPUに接
続される上位インタフェースとデバイスなどに接続され
る下位インタフェースとを有し、また、各インタフェー
スから転送されたデータを格納する共通メモリを有し、
下位インタフェースはシステム構成により種類および数
量が異なる。この種のデータ転送装置では、これらのシ
ステム構成のバリエーションをサポートするために、イ
ンタフェース制御回路を有するポートカードをこのデー
タ転送装置に追加、変更して対処する。そして、すべて
のインタフェースの転送データはいったん共通メモリに
格納された後に他のインタフェースへ転送されていた。

〔発明が解決しようとする問題点〕

このような従来のデータ転送装置は、転送データを共
通メモリに格納するので、共通メモリとしてあらかじめ
接続されるインタフェースで使用されるメモリの最大値
を持つか、または、メモリの容量により接続されるイン
タフェース量が制限される欠点がある。

本発明はこのような欠点を除去するもので、メモリ容
量の無駄を省きかつインタフェース量に制限を与えない
手段を有するデータ転送装置を提供することを目的とす
る。

〔問題点を解決するための手段〕

本発明は、ひとつの上位装置とこの上位装置とデータ
を授受する複数個の下位装置との間の経路に挿入され、
前記データを一時格納するメモリ手段を備えたデータ転
送装置において、前記下位装置に対応して設けられた複
数のカードを備え、前記カードは、各カードごとにアド
レス空間が異なるローカルメモリと、送出されたデータ
のアドレス値が自カード内に設けられたローカルメモリ
に割り当てられたアドレス空間に属するか否かを判定す
るアドレス判定手段と、このアドレス判定手段が自カー
ド内に設けられたローカルメモリに割り当てられたアド
レス空間に属すると判定したときに当該ローカルメモリ
に前記データを格納するように制御する制御手段とを含
むことを特徴とする。

〔作用〕

本発明のデータ転送装置は下位装置対応にカードを有
し、自カード内で制御するインタフェースのデータ転送
に必要な容量のローカルメモリを設け、このローカルメ
モリアドレス値をデータ転送装置全体のローカルメモリ
のアドレス空間に対するアドレス値として判断する。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明
する。図は、この実施例の構成を示すブロック構成図で
ある。

この実施例は、図に示すように、３枚のカード１、２
および３で構成され、上位インタフェース制御回路21
と、下位インタフェース制御回路22と、ローカルメモリ
23と、データ転送回路24と、本データ転送装置の制御を
行うプロセッサ部25と、アドレス判断回路26とを備え、
カード２は、下位インタフェース御回路31と、ローカル
メモリ32と、データ転送回路33と、アドレス判断回路34
とを備え、カード３は、下位インタフェース制御回路41
と、ローカルメモリ42と、データ転送回路43と、アドレ
ス判断回路44とを備える。すなわち、この実施例は、ひ
とつの上位装置とこの上位装置とデータを授受する複数
個の下位装置との間の経路に挿入され、上記下位装置に
対応して設けられたカードを備え、このカードごとに設
けられ、このカードに接続された下位装置と授受するデ
ータを格納するに要する記憶領域を有するローカルメモ
リ23、32、42と、上記上位装置から到来するデータに付
されたこのデータの転送先である下位装置を示す情報に
基づきこのデータが格納されるメモリ手段を指定し、こ
の指定されたメモリ手段にこのデータの格納を指示する
制御手段であるプロセッサ部25およびアドレス判断回路
26、34、44とを備える。

次に、上位インタフェースから下位インタフェース12
へのデータ転送手順を説明する。上位インタフェース11
から送出されたデータは上位インタフェース制御回路21
を経由し、ローカルメモリ23へ送出される。このとき
に、ローカルメモリアドレスがプロセッサ部25から出力
される。ここで、アドレス判断回路26は送出されたアド
レス値が自カード内のローカルメモリ23に割当てられた
アドレス空間であると判断すると、ローカルメモリ23に
書込み動作を行う。このようにして、上位インタフェー
ス11から送出されたデータはローカルメモリ23に格納さ
れる。すべてのデータを納すると、ひきつづき下位イン
タフェース12に送出される。このときに、アドレスはプ
ロセッサ部25から送出され、アドレス判断回路26が自カ
ード内のローカルメモリ23に当てられたアドレス空間で
あると判断すると、ローカルメモリ23からの読出しを行
い、下位インタフェース制御回路22を経由して下位イン
タフェース12へ送出され、データ転送が完了する。

次に、上位インタフェース11から下位インタフェース
13へのデータ転送手順を説明する。上位インタフェース
11から送出されたデータは上位インタフェース制御回路
21を経由してデータ転送回路24へ送出される。このとき
に、ローカルメモリアドレスはプロセッサ部25からロー
カルメモリアドレスバス52へ出力される。アドレス判断
回路26は送出されたアドレス値が自カード内のローカル
メモリ32に当てられたアドレス空間でないと判断する
と、データ転送回路24をデータバス51に対して出力モー
ドにし、上位インタフェース制御回路21から送出された
データをデータバス51に出力する。また、アドレス判断
回路34は送出されたアドレス値が自カード内のローカル
メモリ32に当てられたアドレス空間であると判断する
と、データ転送回路33を経由してデータバス51からデー
タをローカルメモリ32に送出して書込む。このようにし
て、上位インタフェース11から送出されたデータはロー
カルメモリ32に格納される。すべてのデータを格納する
と、次に下位インタフェース13へ送出される。このとき
に、アドレスはプロセッサ部25から送出され、アドレス
判断回路34が自カード内のローカルメモリ32に当てられ
たアドレス空間であると判断すると、ローカルメモリ32
から読出しを行い、下位インタフェース制御回路31を経
由して下位インタフェース13へ送出され、データ転送が
完了する。

カード３についても同様な手順でデータを転送するこ
とができる。また、下位インタフェースから上位インタ
フェースへのデータ転送は、上記と逆の手順で実現する
ことができる。

なお、この実施例は３カードの場合であるが、カード
がさらに増えた場合もまた同様にデータ転送が可能であ
る。

〔発明の効果〕 本発明は、以上説明したように、自カード内で制御す
るインタフェースのデータ転送に必要な容量のローカル
メモリのアドレス値をデータ転送装置全体のローカルメ
モリのアドレス空間に対するアドレス値として判断する
ので、メモリを最適な容量とし、かつ、拡張性も持たせ
ることができる効果がある。

【図面の簡単な説明】

図は本発明一実施例の構成を示すブロック構成図。 １、２、３……カード、11……上位インタフェース、1
2、13、14……下位インタフェース、22、31、41……下
位インタフェース制御回路、23、32、42……ローカルメ
モリ、24、33、43……データ転送回路、25……プロセッ
サ部、26、34、44……アドレス判回路、51……データバ
ス、52……ローカルメモリアドレスバス。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ひとつの上位装置とこの上位装置とデータ
   を授受する複数個の下位装置との間の経路に挿入され、
   前記データを一時格納するメモリ手段を備えたデータ転
   送装置において、 前記下位装置に対応して設けられた複数のカードを備
   え、 前記カードは、各カードごとにアドレス空間が異なるロ
   ーカルメモリと、送出されたデータのアドレス値が自カ
   ード内に設けられたローカルメモリに割り当てられたア
   ドレス空間に属するか否かを判定するアドレス判定手段
   と、このアドレス判定手段が自カード内に設けられたロ
   ーカルメモリに割り当てられたアドレス空間に属すると
   判定したときに当該ローカルメモリに前記データを格納
   するように制御する制御手段とを含む ことを特徴とするデータ転送装置。