KR910001555A - 데이타 프로세서 - Google Patents

데이타 프로세서 Download PDF

Info

Publication number
KR910001555A
KR910001555A KR1019900009248A KR900009248A KR910001555A KR 910001555 A KR910001555 A KR 910001555A KR 1019900009248 A KR1019900009248 A KR 1019900009248A KR 900009248 A KR900009248 A KR 900009248A KR 910001555 A KR910001555 A KR 910001555A
Authority
KR
South Korea
Prior art keywords
block
data entry
memory location
system communication
communication bus
Prior art date
Application number
KR1019900009248A
Other languages
English (en)
Other versions
KR0154533B1 (ko
Inventor
더블유 에덴필드 로빈
맥개리티 랠프
레이닌거 러쎌
비.레드베터 2세 윌리암
벤비.샤한
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR910001555A publication Critical patent/KR910001555A/ko
Application granted granted Critical
Publication of KR0154533B1 publication Critical patent/KR0154533B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

데이터 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 집적회로 데이터 처리 시스템을 예시하는 블록선도,
제 2A 및 2B도는 본 발명은 양호한 실시예에 따라 MOVE블록명을 수행하는 흐름도.

Claims (3)

  1. 제 1메모리 제 2메모리를 갖는 데이터 처리 시스템에서, 다수의 명령을 각각 실행하고, 다수의 제어 신호를 제공하며, 다수의 오퍼랜드 어드레스를 제공하는 명령 실행 수단과, 시스템 통신 버스와, 상기 명령 실행 수단 및 상기 시스템 통신 버스에 결합되어, 상기 명령 실행 유닛로부터의 판독 블록요청에 응답하여 제 1메모리 위치로부터 제1오퍼랜드 어드레스에 대응하는 소정의 데이터 앤트리 블록을 검색하는 한편 제1메모리 위치로부터 수신된 소정의 데이터 앤트리 블록의 시스템 통신 버스를 통한 제2메모리 위치로의 버스트 모드 전송을 초기화 함으로써 소정의 데이터 앤트리 블록을 명령 실행 유닛으로부터의 기록 블록 요청에 응답하여 제2오퍼랜드 어드레스에 대응하는 제2메모리에 전송하는 제1수단을 구비하는 데이터 프로세서.
  2. 제 1메모리 위치로부터 나오는 소정의 데이터 앤트리 블록의 시스템 통신 버스를 통한 제2메모리 위치로의 버스트 모드 전송을 활용하여 소정의 데이터 앤트리 블록에 대한 블록 이동 명령을 실행하는 데이터 프로세서에 있어서, 다수의 명령 각각을 실행하고, 다수의 제어 신호를 제공하며 다수의 오퍼랜드 어드레스를 제공하는 명령 실행수단과, 상기 시스템 통신 버스에 결합되어, 상기 소정의 데이터 앤트리 블록을 수신하고 그리고 상기 소정의 데이터 앤트리 블록의 상기 시스템 통신 버스를 통한 상기 제2메모리 위치로의 상기 버스트 모드 전송을 초기화하는 버스 컨트롤러 수단과, 상기 버스 컨트롤러 수단에 결합되어, 상기 소정의 데이터 앤트리 블록을 잠정적으로 기억시키는 한편 상기 버스 컨트롤러 수단에 의해 제공되는 제1제어 신호에 응답하여, 상기 소정의 데이터 앤트리 블록을 상기 버스 컨트롤러 수단에 전송하는 기억 수단과, 상기 명령 실행 수단 및 상기 버스 컨트롤러 수단에 결합되어, 상기 명령 실행 수단으로부터의 판독 블록 요청을 수신하고, 상기 제1메모리 위치로부터 제1오퍼랜드 어드레스에 대응하는 상기 소정의 데이터 앤트리 블록을 검색하고 그리고 상기 판독 블록 요청에 응답하여, 상기 제 1메모리 위치로부터 나오는 상기 소정의 데이터 앤트리 블록을 상기 기억 수단에 기억시킴으로써 상기 블록 이동 명령에 응답하는 한편 상기 명령 실행 수단으로부터의 상기 기록 블록 요청을 수신하고, 상기 기록 블록 요청에 응답하여 상기 기억 수단으로부터의 상기 소정의 데이터 앤트리 블록을 상기 버스컨트롤러 수단에 전송하여 그러므로써 상기 버스 컨트롤러 수단으로 하여금 상기 기억 수단으로부터 나오는 상기 소정의 데이터 앤트리 블록의 상기 시스템 통신 버스를 통한 상기 제2메모리 위치로의 상기 버스트 모드 전송을 초기화하도록 하는 메모리 컨트롤러 수단을 구비하는 데이터 프로세서.
  3. m이 정수이고 그리고 m바이트의 와이드한 데이터 앤트리가 데이터 프로세서에 대한 프로그래밍 모델로 확정되는 최대 데이터 앤트리보다 크며, 제1메모리 위치로부터 나오는 상기 m바이트의 와이드한 데이터를 시스템 통신 버스를 통해 제2메모리 위치에 전송함으로써 프로그래머로부터 수신되는 블록 이동 명령을 실행하는 데이터 프로세서에 있어서, 상기 데이터 프로세서가 상기 블록 이동 명령을 포함하는 다수의 명령 각각을 실행하는 한편 상기 명령을 실행하는데 필요한 다수의 오퍼랜드 어드레스와 그리고 다수의 제어 신호를 제공하는 명령 실행수단과, 그리고 상기 명령 실행 수단 및 상기 시스템 통신 버스에 결합되며, 상기 명령 실행 수단으로부터 나오는 판독 블록 요청에 응답하여, 제1오퍼랜드 어드레스에 할당된 상기 m바이트의 와이드 한 데이터 앤트리를 상기 제1메모리 위치로부터 검색해내고 그리고 상기 명령 실행 수단으로부터 나오는 기록 블록 요청에 응답하여 상기 m바이트의 와이드한 데이타 앤트리를 상기 시스템 통신 버스를 통해, 할당된 제2오퍼랜드 어드레스에 있는 상기 제2메모리위치에 전송함으로써, 상기 블록 이동 명령을 수신하는 상기 명령 실행 수단에 응답하는 제1수단을 구비하는 데이터 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009248A 1989-06-26 1990-06-22 데이타 프로세서 KR0154533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/371,343 US5185694A (en) 1989-06-26 1989-06-26 Data processing system utilizes block move instruction for burst transferring blocks of data entries where width of data blocks varies
US371,343 1989-06-26

Publications (2)

Publication Number Publication Date
KR910001555A true KR910001555A (ko) 1991-01-31
KR0154533B1 KR0154533B1 (ko) 1998-11-16

Family

ID=23463581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009248A KR0154533B1 (ko) 1989-06-26 1990-06-22 데이타 프로세서

Country Status (6)

Country Link
US (1) US5185694A (ko)
EP (1) EP0405882B1 (ko)
JP (1) JP3431626B2 (ko)
KR (1) KR0154533B1 (ko)
DE (1) DE69031367T2 (ko)
HK (1) HK1002438A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630019B1 (ko) * 1999-10-06 2006-09-27 인피니언 테크놀로지스 아게 프로세서 시스템

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
US5255378A (en) * 1989-04-05 1993-10-19 Intel Corporation Method of transferring burst data in a microprocessor
CA2131627A1 (en) * 1992-03-09 1993-09-16 Yu-Ping Cheng High-performance non-volatile ram protected write cache accelerator system
US5953513A (en) * 1992-07-09 1999-09-14 Hitachi, Ltd. Recording and reproducing device for recording and reproducing information from different kinds of storage media having different sector formats
CA2135681C (en) * 1993-12-30 2000-01-18 Srinivas V. Makam System and method for directly accessing long-term memory devices
JP3529429B2 (ja) * 1994-06-10 2004-05-24 富士通株式会社 データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法
DE69629331T2 (de) * 1995-06-02 2004-02-12 Sun Microsystems, Inc., Mountain View System und Verfahren zur Bereitstellung einer flexiblen Speicherhierarchie
JP3513291B2 (ja) * 1995-12-14 2004-03-31 富士通株式会社 データ転送装置
US5911151A (en) * 1996-04-10 1999-06-08 Motorola, Inc. Optimizing block-sized operand movement utilizing standard instructions
US5835972A (en) * 1996-05-28 1998-11-10 Advanced Micro Devices, Inc. Method and apparatus for optimization of data writes
US5774135A (en) * 1996-11-05 1998-06-30 Vlsi, Technology, Inc. Non-contiguous memory location addressing scheme
US5933855A (en) * 1997-03-21 1999-08-03 Rubinstein; Richard Shared, reconfigurable memory architectures for digital signal processing
AUPO648397A0 (en) 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Improvements in multiprocessor architecture operation
US6311258B1 (en) 1997-04-03 2001-10-30 Canon Kabushiki Kaisha Data buffer apparatus and method for storing graphical data using data encoders and decoders
US6061749A (en) * 1997-04-30 2000-05-09 Canon Kabushiki Kaisha Transformation of a first dataword received from a FIFO into an input register and subsequent dataword from the FIFO into a normalized output dataword
US6707463B1 (en) 1997-04-30 2004-03-16 Canon Kabushiki Kaisha Data normalization technique
US6195674B1 (en) 1997-04-30 2001-02-27 Canon Kabushiki Kaisha Fast DCT apparatus
US6289138B1 (en) 1997-04-30 2001-09-11 Canon Kabushiki Kaisha General image processor
AUPO647997A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
US6108723A (en) * 1998-07-20 2000-08-22 Hewlett-Packard Company System for implementing hardware automated control of burst mode data transfer over a communication link between devices operating in a block mode
US6449711B1 (en) 1999-02-04 2002-09-10 Sun Microsystems, Inc. Method, apparatus, and article of manufacture for developing and executing data flow programs
JP2001035153A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd 半導体記憶装置
US6665749B1 (en) * 1999-08-17 2003-12-16 Nec Electronics, Inc. Bus protocol for efficiently transferring vector data
US6751675B1 (en) 1999-11-15 2004-06-15 Sun Microsystems, Inc. Moving set packet processor suitable for resource-constrained devices
JP2005190057A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd ディスクアレイ装置及びディスクアレイ装置のリモートコピー制御方法
US7343451B2 (en) * 2003-12-25 2008-03-11 Hitachi, Ltd. Disk array device and remote copying control method for disk array device
US7522168B2 (en) * 2005-09-27 2009-04-21 Sony Computer Entertainment Inc. Cell processor task and data management
US8037474B2 (en) * 2005-09-27 2011-10-11 Sony Computer Entertainment Inc. Task manager with stored task definition having pointer to a memory address containing required code data related to the task for execution
US7975269B2 (en) * 2005-09-27 2011-07-05 Sony Computer Entertainment Inc. Parallel processor methods and apparatus
US7734827B2 (en) * 2005-09-27 2010-06-08 Sony Computer Entertainment, Inc. Operation of cell processors
US7506123B1 (en) * 2005-09-27 2009-03-17 Sony Computer Entertainment Inc. Method and system for performing memory copy function on a cell processor
US8141076B2 (en) * 2005-09-27 2012-03-20 Sony Computer Entertainment Inc. Cell processor methods and apparatus
US8316220B2 (en) * 2005-09-27 2012-11-20 Sony Computer Entertainment Inc. Operating processors over a network
US8085275B1 (en) * 2005-12-20 2011-12-27 Nvidia Corporation System and method for low-overhead push buffer jumps
US8595747B2 (en) * 2005-12-29 2013-11-26 Sony Computer Entertainment Inc. Efficient task scheduling by assigning fixed registers to scheduler
US8621154B1 (en) 2008-04-18 2013-12-31 Netapp, Inc. Flow based reply cache
US8161236B1 (en) 2008-04-23 2012-04-17 Netapp, Inc. Persistent reply cache integrated with file system
US8543796B2 (en) * 2008-11-05 2013-09-24 Intel Corporation Optimizing performance of instructions based on sequence detection or information associated with the instructions
US9218183B2 (en) * 2009-01-30 2015-12-22 Arm Finance Overseas Limited System and method for improving memory transfer
US8171227B1 (en) 2009-03-11 2012-05-01 Netapp, Inc. System and method for managing a flow based reply cache
US10210114B2 (en) 2014-08-01 2019-02-19 Universiti Teknologi Malaysia Interrupt-driven I/O arbiter for a microcomputer system
DE102014111302B4 (de) * 2014-08-07 2023-09-14 Mikro Pahlawan Unterbrechungsgesteuerter Ein-/Ausgabe-Arbiter für ein Mikrocomputersystem
US9575913B1 (en) * 2015-12-07 2017-02-21 International Business Machines Corporation Techniques for addressing topology specific replicated bus units

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621240A (en) * 1979-07-27 1981-02-27 Hitachi Ltd Information processor
US4533995A (en) * 1981-08-03 1985-08-06 International Business Machines Corporation Method and system for handling sequential data in a hierarchical store
US4564899A (en) * 1982-09-28 1986-01-14 Elxsi I/O Channel bus
US4933835A (en) * 1985-02-22 1990-06-12 Intergraph Corporation Apparatus for maintaining consistency of a cache memory with a primary memory
US4958351A (en) * 1986-02-03 1990-09-18 Unisys Corp. High capacity multiple-disk storage method and apparatus having unusually high fault tolerance level and high bandpass
US4811208A (en) * 1986-05-16 1989-03-07 Intel Corporation Stack frame cache on a microprocessor chip
US4802085A (en) * 1987-01-22 1989-01-31 National Semiconductor Corporation Apparatus and method for detecting and handling memory-mapped I/O by a pipelined microprocessor
US4910656A (en) * 1987-09-21 1990-03-20 Motorola, Inc. Bus master having selective burst initiation
US4912631A (en) * 1987-12-16 1990-03-27 Intel Corporation Burst mode cache with wrap-around fill
US4926323A (en) * 1988-03-03 1990-05-15 Advanced Micro Devices, Inc. Streamlined instruction processor
EP0375883A3 (en) * 1988-12-30 1991-05-29 International Business Machines Corporation Cache storage system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630019B1 (ko) * 1999-10-06 2006-09-27 인피니언 테크놀로지스 아게 프로세서 시스템

Also Published As

Publication number Publication date
US5185694A (en) 1993-02-09
DE69031367D1 (de) 1997-10-09
EP0405882A2 (en) 1991-01-02
EP0405882B1 (en) 1997-09-03
HK1002438A1 (en) 1998-08-21
EP0405882A3 (en) 1993-04-21
JP3431626B2 (ja) 2003-07-28
DE69031367T2 (de) 1998-03-19
KR0154533B1 (ko) 1998-11-16
JPH0337744A (ja) 1991-02-19

Similar Documents

Publication Publication Date Title
KR910001555A (ko) 데이타 프로세서
KR940012147A (ko) 마이크로컴퓨터 시스템
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
JPH01156845A (ja) メモリ・システム
US4729091A (en) Directing storage requests prior to address comparator initialization with a reference address range
US4646230A (en) Data transfer control system
US4592010A (en) Memory-programmable controller
JPS5786959A (en) Data transfer control system
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
JPS6478361A (en) Data processing system
KR970016886A (ko) 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
KR890008681A (ko) 프로세서 제어 장치
JP2841432B2 (ja) データ転送装置
JP2632859B2 (ja) メモリアクセス制御回路
JPS6012187Y2 (ja) チャネル装置
JPS6324506Y2 (ko)
JPS6232832B2 (ko)
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS6135576B2 (ko)
JPS58213371A (ja) デ−タ処理システム
JPS60189052A (ja) メモリアクセス制御装置
JP2002091520A (ja) プログラマブルコントローラ及びメモリモジュール
KR880004382A (ko) 마이크로 컴퓨터 시스템 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

EXPY Expiration of term