KR940012147A - 마이크로컴퓨터 시스템 - Google Patents

마이크로컴퓨터 시스템 Download PDF

Info

Publication number
KR940012147A
KR940012147A KR1019930023161A KR930023161A KR940012147A KR 940012147 A KR940012147 A KR 940012147A KR 1019930023161 A KR1019930023161 A KR 1019930023161A KR 930023161 A KR930023161 A KR 930023161A KR 940012147 A KR940012147 A KR 940012147A
Authority
KR
South Korea
Prior art keywords
bus
address
data
master
coupled
Prior art date
Application number
KR1019930023161A
Other languages
English (en)
Other versions
KR100276475B1 (ko
Inventor
시게끼 마스무라
히데오 나까무라
고끼 노구찌
슌페이 가와사끼
가오루 후까다
야스시 아까오
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
스즈끼 진이찌로
히다찌 초엘에스아이 엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 스즈끼 진이찌로, 히다찌 초엘에스아이 엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR940012147A publication Critical patent/KR940012147A/ko
Application granted granted Critical
Publication of KR100276475B1 publication Critical patent/KR100276475B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

버스 마스터, 메모리 및 주변기능 유닛과 이들 유닛에 접속되어 이들 사이에서 데이타를 전송하는 버스를 포함하는 마이크로컴퓨터 시스템으로서, 데이타의 리드 또는 라이트에 대한 액세스 시간에 의해 시스템 전체의 성능이 결정된고, 외부 인터페이스가 복잡하게 되고, 논리규모가 증대하며, 시스템의 버스 인터페이스 사양이 한정되고, 버스 마스터내의 파이프라인 동작에 대응하는 외부 인터페이스회로가 버스 마스터의 수와 동일한 수만큼 필요하다는 문제점을 해결하기 위해서, 버스 마스터가 접속된 버스를 거쳐서 액세스동작을 파이프라인 방식으로 실행하고, 버스 컨트롤러에 의해 파이프라인 실행 제어를 실행하고, 또 이 파이프라인 동작을 지연시키는 액세스를 버퍼에 의해 접속된 하위의 계층버스와 하위레벨의 버스 컨트롤러에 의해 실행하는 구성으로 한다.
이러한 마이크로컴퓨터 시스템을 이용하는 것에 의해, 버스, 메모리와 주변기능유닛의 실효적인 동작속도를 높일수 있음과 동시에, 버스마스터측에 마련된 버스 인터페이스를 간단하게 할 수 있고, 또 버스마스터측에 마련된 인터페이스 회로를 변경하는 회로를 변경하는 일없이 메모리 미치 주변기능유닛의 인터페이스 사양을 용이하게 변경할 수 있다.

Description

마이크로컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 의한 파이프라인 제어버스를 사용한 마이크로컴퓨터 시스템을 개략적으로 도시한 구성도,
제2도는 제2도의 실시예에 의한 메모리 리드의 파이프라인 동작을 설명하기 위한 개략적인 구성도,
제3도는 제1도의 실시예에 의한 메모리 액세스의 파이프라인 동작제어를 설명하기 위한 설명도.

Claims (4)

  1. 버스 마스터, 상기 버스 마스터로 부터의 어드레스가 전달되는 제1의 어드레스 버스, 상기 버스 마스터로부터의 데이타가 전달되는 제1의 데이타 버스, 상기 제1의 어드레스버스와 상기 제1의 데이타버스에 결합된 고속 메모리, 상기 제1의 어드레스버스와 상기 제1의 데이타버스에 결합된 제1의 버스버퍼, 상기 제1의 버스 버퍼를 거쳐서 상기 제1의 어드레스 버스에 결합된 제2의 어드레스 버스, 상기 제1의 버스 버퍼를 거쳐서 상기 제1의 데이타 버스에 결합된 제2의 데이타 버스, 상기 제2의 어드레스 버스와 상기 제2의 데이타 버스에 결합된 저속 디바이스, 상기 버스 마스터로 부터 발행된 액세스요구에 응답해서 상기 제1의 어드레스 버스와 상기 제1의 데이터 버스의 버스권을 허가하는 제1의 버스 컨트롤러와 상기 버스 마스터로 부터 발행된 액세스요구에 응답해서 상기 제2의 어드레스 버스와 상기 제2의 데이타 버스의 버스권을 허가하는 제2의 버스 컨트롤러를 포함하고, 상기 버스 마스터는 상기 액세스요구와 상기 제1의 어드레스 버스로의 어드레스의 출력에 관해서 파이프라인 동작이 실행되도록 구성하고, 상기 고속 메모리는 어드레스 디코드에 따른 메모리 선택동작과 선택된 메모리로 부터의 데이타 리드에 돤해서 파이프라인 동작이 실행되도록 구성되며, 상기 제1및 제2의 버스 컨트롤러중의 적어도 하나는 상기 버스마스터로 부터의 상기 액세스요구의 액세스대상이 상기 저속 디바이스일때, 상기 제1의 어드레스 버스와 상기 제1의 데이타 버스와의 상기 버스권과 상기 제2의 어드레스 버스와 상기 제2의 데이타 버스와의 상기 버스권의 양쪽을 상기 버스 마스터에 대해서 허가하고, 상기 버스 마스터가 상기 파이프라인 동작의 진행을 정지시키고, 상기 제1의 버스 버퍼가 상기 제1의 어드레스 버스의 상기 어드레스를 소정의 사이클 동안 유지해서 상기 제2의 어드레스 버스로 상기 어드레스를 전송하도록, 상기 버스 마스터와 상기 제1의 버스 버퍼를 제어하는 마이크로 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 제2의 버스와 상기 제2의 데이타버스에 결합된 제2의 버스 버퍼와 상기 제2의 버스 버퍼를 거쳐서 상기 제2의 어드레스 버스와 상기 제2의 데이타버스에 결합된 다음 하위의 계층 어드레스 버스와 하위의 계층 데이타버스를 또 포함하는 마인크로컴퓨터 시스템.
  3. 제1항에 있어서, 상기 저속 디바이스는 저속 메모리와 주변기능유닛중의 하나인 마이크로커퓨터 시스템.
  4. 제2항에 있어서, 상기 저속 디바이스는 저속 메모리와 주변기능유닛중의 하나인 마이크로컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023161A 1992-11-06 1993-11-03 마이크로 컴퓨터 시스템 KR100276475B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-296779 1992-11-06
JP29677992A JP3524110B2 (ja) 1992-11-06 1992-11-06 マイクロコンピュータシステム

Publications (2)

Publication Number Publication Date
KR940012147A true KR940012147A (ko) 1994-06-22
KR100276475B1 KR100276475B1 (ko) 2000-12-15

Family

ID=17838029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023161A KR100276475B1 (ko) 1992-11-06 1993-11-03 마이크로 컴퓨터 시스템

Country Status (3)

Country Link
US (1) US5608881A (ko)
JP (1) JP3524110B2 (ko)
KR (1) KR100276475B1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615343A (en) * 1993-06-30 1997-03-25 Intel Corporation Method and apparatus for performing deferred transactions
JPH07334564A (ja) * 1994-06-03 1995-12-22 Symbios Logic Inc 微調整自在な接続アダプター生成自動化装置
DE69633166T2 (de) * 1995-05-26 2005-08-18 National Semiconductor Corp., Santa Clara Integrierter schaltkreis mit mehreren funktionen und gemeinsamer verwendung mehrerer interner signalbusse zur verteilung der steuerung des buszugriffes und der arbitration
FR2739579B1 (fr) * 1995-10-04 1997-12-26 Lorraine Laminage Procede et dispositif de pliage le long d'une generatrice d'un flan metallique a structure multicouche et flan metallique a structure multicouche obtenu par ce procede
US6108738A (en) * 1997-06-10 2000-08-22 Vlsi Technology, Inc. Multi-master PCI bus system within a single integrated circuit
US6711684B1 (en) 1999-06-08 2004-03-23 General Instrument Corporation Variable security code download for an embedded processor
US6349371B1 (en) 1999-10-01 2002-02-19 Stmicroelectronics Ltd. Circuit for storing information
US6487683B1 (en) 1999-10-01 2002-11-26 Stmicroelectronics Limited Microcomputer debug architecture and method
US6530047B1 (en) 1999-10-01 2003-03-04 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6826191B1 (en) 1999-10-01 2004-11-30 Stmicroelectronics Ltd. Packets containing transaction attributes
US6463553B1 (en) 1999-10-01 2002-10-08 Stmicroelectronics, Ltd. Microcomputer debug architecture and method
US6542983B1 (en) 1999-10-01 2003-04-01 Hitachi, Ltd. Microcomputer/floating point processor interface and method
US6779145B1 (en) 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6684348B1 (en) 1999-10-01 2004-01-27 Hitachi, Ltd. Circuit for processing trace information
US7266728B1 (en) 1999-10-01 2007-09-04 Stmicroelectronics Ltd. Circuit for monitoring information on an interconnect
JP2001142692A (ja) * 1999-10-01 2001-05-25 Hitachi Ltd ２つの異なる固定長命令セットを実行するマイクロプロセッサ、マイクロコンピュータおよび命令実行方法
US6460174B1 (en) 1999-10-01 2002-10-01 Stmicroelectronics, Ltd. Methods and models for use in designing an integrated circuit
US6546480B1 (en) 1999-10-01 2003-04-08 Hitachi, Ltd. Instructions for arithmetic operations on vectored data
US6701405B1 (en) 1999-10-01 2004-03-02 Hitachi, Ltd. DMA handshake protocol
US6412043B1 (en) 1999-10-01 2002-06-25 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6598177B1 (en) 1999-10-01 2003-07-22 Stmicroelectronics Ltd. Monitoring error conditions in an integrated circuit
US6449712B1 (en) 1999-10-01 2002-09-10 Hitachi, Ltd. Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions
US7072817B1 (en) 1999-10-01 2006-07-04 Stmicroelectronics Ltd. Method of designing an initiator in an integrated circuit
US6457118B1 (en) 1999-10-01 2002-09-24 Hitachi Ltd Method and system for selecting and using source operands in computer system instructions
US6598128B1 (en) 1999-10-01 2003-07-22 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6693914B1 (en) 1999-10-01 2004-02-17 Stmicroelectronics, Inc. Arbitration mechanism for packet transmission
US6629207B1 (en) 1999-10-01 2003-09-30 Hitachi, Ltd. Method for loading instructions or data into a locked way of a cache memory
US6732307B1 (en) 1999-10-01 2004-05-04 Hitachi, Ltd. Apparatus and method for storing trace information
US6918065B1 (en) 1999-10-01 2005-07-12 Hitachi, Ltd. Method for compressing and decompressing trace information
US6601189B1 (en) 1999-10-01 2003-07-29 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6928073B2 (en) * 1999-10-01 2005-08-09 Stmicroelectronics Ltd. Integrated circuit implementing packet transmission
US6553460B1 (en) 1999-10-01 2003-04-22 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6590907B1 (en) 1999-10-01 2003-07-08 Stmicroelectronics Ltd. Integrated circuit with additional ports
US6629115B1 (en) 1999-10-01 2003-09-30 Hitachi, Ltd. Method and apparatus for manipulating vectored data
US6496905B1 (en) * 1999-10-01 2002-12-17 Hitachi, Ltd. Write buffer with burst capability
US6633971B2 (en) 1999-10-01 2003-10-14 Hitachi, Ltd. Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline
US6434665B1 (en) 1999-10-01 2002-08-13 Stmicroelectronics, Inc. Cache memory store buffer
US6859891B2 (en) 1999-10-01 2005-02-22 Stmicroelectronics Limited Apparatus and method for shadowing processor information
US6591369B1 (en) 1999-10-01 2003-07-08 Stmicroelectronics, Ltd. System and method for communicating with an integrated circuit
US6574651B1 (en) 1999-10-01 2003-06-03 Hitachi, Ltd. Method and apparatus for arithmetic operation on vectored data
US6820195B1 (en) 1999-10-01 2004-11-16 Hitachi, Ltd. Aligning load/store data with big/little endian determined rotation distance control
US7793261B1 (en) 1999-10-01 2010-09-07 Stmicroelectronics Limited Interface for transferring debug information
US6502210B1 (en) 1999-10-01 2002-12-31 Stmicroelectronics, Ltd. Microcomputer debug architecture and method
US6567932B2 (en) 1999-10-01 2003-05-20 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6665816B1 (en) 1999-10-01 2003-12-16 Stmicroelectronics Limited Data shift register
US6351803B2 (en) 1999-10-01 2002-02-26 Hitachi Ltd. Mechanism for power efficient processing in a pipeline processor
US6557119B1 (en) 1999-10-01 2003-04-29 Stmicroelectronics Limited Microcomputer debug architecture and method
US7260745B1 (en) 1999-10-01 2007-08-21 Stmicroelectronics Ltd. Detection of information on an interconnect
US6408381B1 (en) 1999-10-01 2002-06-18 Hitachi, Ltd. Mechanism for fast access to control space in a pipeline processor
US6772325B1 (en) * 1999-10-01 2004-08-03 Hitachi, Ltd. Processor architecture and operation for exploiting improved branch control instruction
US6615370B1 (en) 1999-10-01 2003-09-02 Hitachi, Ltd. Circuit for storing trace information
US7000078B1 (en) * 1999-10-01 2006-02-14 Stmicroelectronics Ltd. System and method for maintaining cache coherency in a shared memory system
US6412047B2 (en) 1999-10-01 2002-06-25 Stmicroelectronics, Inc. Coherency protocol
US6298394B1 (en) 1999-10-01 2001-10-02 Stmicroelectronics, Ltd. System and method for capturing information on an interconnect in an integrated circuit
US6519666B1 (en) * 1999-10-05 2003-02-11 International Business Machines Corporation Arbitration scheme for optimal performance
DE10022479B4 (de) * 2000-05-09 2004-04-08 Infineon Technologies Ag Anordnung zur Übertragung von Signalen zwischen einer Datenverarbeitungseinrichtung und einer Funktionseinheit in einem Hauptspeichersystem eines Computersystems
JP2003085127A (ja) * 2001-09-11 2003-03-20 Seiko Epson Corp デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器
WO2004099995A2 (en) * 2003-05-09 2004-11-18 Koninklijke Philips Electronics N.V. Hierarchical memory access via pipelining
CN100405345C (zh) * 2005-01-18 2008-07-23 威盛电子股份有限公司 计算机系统中的总线控制器及其方法
US20070027485A1 (en) * 2005-07-29 2007-02-01 Kallmyer Todd A Implantable medical device bus system and method
JP4621604B2 (ja) 2006-02-20 2011-01-26 株式会社東芝 バス装置、バスシステムおよび情報転送方法
JP4845801B2 (ja) * 2007-04-26 2011-12-28 キヤノン株式会社 画像処理装置及びメモリのアクセス制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205373A (en) * 1978-05-22 1980-05-27 Ncr Corporation System and method for accessing memory connected to different bus and requesting subsystem
EP0150177A1 (en) * 1983-07-11 1985-08-07 Prime Computer, Inc. Data processing system
US4716525A (en) * 1985-04-15 1987-12-29 Concurrent Computer Corporation Peripheral controller for coupling data buses having different protocol and transfer rates
JP2886856B2 (ja) * 1986-04-09 1999-04-26 株式会社日立製作所 二重化バス接続方式
US4890224A (en) * 1986-06-27 1989-12-26 Hewlett-Packard Company Method and apparatus for fault tolerant communication within a computing system
US5280589A (en) * 1987-07-30 1994-01-18 Kabushiki Kaisha Toshiba Memory access control system for use with a relatively small size data processing system
US4864496A (en) * 1987-09-04 1989-09-05 Digital Equipment Corporation Bus adapter module for interconnecting busses in a multibus computer system
JP2610636B2 (ja) * 1988-01-26 1997-05-14 光洋精工株式会社 円すいころ軸受および軸受の潤滑方法
EP0357075A3 (en) * 1988-09-02 1991-12-11 Fujitsu Limited Data control device and system using the same
JPH02109153A (ja) * 1988-10-18 1990-04-20 Fujitsu Ltd プロセッサ間データ伝送方式
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
US4994963A (en) * 1988-11-01 1991-02-19 Icon Systems International, Inc. System and method for sharing resources of a host computer among a plurality of remote computers
JP3206006B2 (ja) * 1991-01-25 2001-09-04 株式会社日立製作所 二重化バス制御方法及び装置
US5274783A (en) * 1991-06-28 1993-12-28 Digital Equipment Corporation SCSI interface employing bus extender and auxiliary bus
US5410654A (en) * 1991-07-22 1995-04-25 International Business Machines Corporation Interface with address decoder for selectively generating first and second address and control signals respectively in response to received address and control signals
JPH0561951A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd イメージ処理装置
US5305442A (en) * 1992-03-27 1994-04-19 Ceridian Corporation Generalized hierarchical architecture for bus adapters

Also Published As

Publication number Publication date
KR100276475B1 (ko) 2000-12-15
JP3524110B2 (ja) 2004-05-10
US5608881A (en) 1997-03-04
JPH06149731A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
KR940012147A (ko) 마이크로컴퓨터 시스템
KR900004006B1 (ko) 마이크로 프로세서 시스템
JP2821534B2 (ja) デュアルポートランダムアクセスメモリ装置
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
KR910001555A (ko) 데이타 프로세서
KR890007162A (ko) 데이타 처리장치
KR950033856A (ko) 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템
KR840006094A (ko) 가상계산기를 갖춘 데이타 처리 시스템
KR100335785B1 (ko) 데이타처리명령의실행
KR20020029760A (ko) 집적 회로 시스템
KR840001728A (ko) 마이크로 프로세서
KR900015008A (ko) 데이터 프로세서
EP0395377B1 (en) Status register for microprocessor
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
US20060248263A1 (en) Data processing apparatus and data processing method
KR890002777A (ko) 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법
JPS6319058A (ja) メモリ装置
KR970002668A (ko) 시스템 버스용 소프터웨어 드라이버
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
JPS5931740B2 (ja) 記憶装置制御方式
KR860001379A (ko) 마이크로 콤퓨터
JP3077807B2 (ja) マイクロコンピュータシステム
KR940004578B1 (ko) 슬레이브 보드 제어장치
JPS6125168B2 (ko)
JP2581144B2 (ja) バス制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 14

EXPY Expiration of term