KR940004578B1 - 슬레이브 보드 제어장치 - Google Patents

슬레이브 보드 제어장치 Download PDF

Info

Publication number
KR940004578B1
KR940004578B1 KR1019920002232A KR920002232A KR940004578B1 KR 940004578 B1 KR940004578 B1 KR 940004578B1 KR 1019920002232 A KR1019920002232 A KR 1019920002232A KR 920002232 A KR920002232 A KR 920002232A KR 940004578 B1 KR940004578 B1 KR 940004578B1
Authority
KR
South Korea
Prior art keywords
slave
board
signal
control register
master
Prior art date
Application number
KR1019920002232A
Other languages
English (en)
Other versions
KR930018386A (ko
Inventor
김선기
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019920002232A priority Critical patent/KR940004578B1/ko
Publication of KR930018386A publication Critical patent/KR930018386A/ko
Application granted granted Critical
Publication of KR940004578B1 publication Critical patent/KR940004578B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

슬레이브 보드 제어장치
제1도는 본 발명에 의한 슬레이브 보드 제어장치의 구성도이다.
제2도는 마스터 보드의 슬레이브 보드에 대한 액세스 동작을 보이는 파형도이다.
제3도는 슬레이브 보드의 마스터 보드에 대한 액세스 동작을 보이는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 마스터 어드레스 디코더 20 : 콘트롤 레지스터
30 : 슬레이브 어드레스 디코더 40, 50 : 인버터
60 : 레이디신호 발생기 70 : 전송응답신호 발생기
80 : 슬레이브 제어기
본 발명은 마스터 보드와 복수의 슬레이브 보드가 내장된 컴퓨터 시스템에 있어서 마스터 보드가 슬레이브 보드를 제어하는 장치에 관한 것으로서 더욱 상세하게는 공용메모리를 이용하지 않고 슬레이브 보드내의 특정 메모리 영역을 콘트롤 레지스터에 할당하고 직접 콘트롤 레지스터를 액세스하여 명령을 수행시킴으로서 제어를 용이하게 할 수 있는 슬레이브 보드 제어장치에 관한 것이다.
종래에는 마스터 보드와 복수의 슬레이브 보드를 내장하는 컴퓨터 시스템의 슬레이브 보드 제어장치에 있어서 공용메모리를 사용하는 장치가 사용되었다. 상기 방식은 마스터 보드의 메인 마이크로 프로세서가 공용메모리 영역중의 일부에 슬레이브 보드를 제어하는 명령데이타를 기록하여두고 인터럽트 혹은 별도의 요구 신호를 슬레이브 보드에 인가하면 슬레이브 보드에서는 공용메모리에 기록된 명령데이타를 독출하여 슬레이브 보드내의 종속 마이크로 프로세서에서 해독하여 이를 수행하는 장치를 채용하고 있어 메인 버스의 사용횟수가 증가하게 되어 전체 시스템의 성능을 저하시키는 요인이 되었다. 뿐만 아니라 슬레이브 보드를 시스템에서 분리하여 이상유무를 검사할 경우에 공용메모리를 사용할 수 없기 때문에 시험이 불가능하고 공용메모리의 이상상태에 의해서도 시험할 수 없기 때문에, 슬레이브 보드를 제어하기 위한 별도의 부가회로와 제어신호를 배정해야 하는 문제점이 있었다.
본 발명은 상기의 문제점을 해소하기 위하여 창출된 것으로서 시스템내의 공용메모리를 사용하지 않고 마스터 보드의 마이크로 프로세서가 슬레이브 보드에 할당된 메모리 영역의 일부를 직접 액세스하여 슬레이브 보드를 제어하는 장치를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 슬레이브 보드내에 콘트롤 레지스터와 콘트롤 레지스터의 데이타에 따라 제어를 수행하는 슬레이브 제어기를 구비하여 외부에서 콘트롤 레지스터를 액세스함에 의해 슬레이브 보드의 하드 웨어를 제어하는 장치를 제공함에 있다.
상기의 목적을 실현하기 위한 본 발명의 슬레이브 보드 제어장치는 마스터 보드와 복수의 슬레이브 보드를 구비하는 컴퓨터 시스템에 있어서, 슬레이브 보드에 할당된 메모리 영역의 일부를 차지하고 마스터 보드와 슬레이브 보드 사이의 데이타를 중계하는 콘트롤 레지스터와, 상기 마스터 보드에서의 신호에 의해 상기 콘트롤 레지스터를 액세스 하기 위한 신호를 발생하는 마스터 어드레스 디코더와; 상기 슬레이브 보드에서의 신호에 의해 상기 콘트롤 레지스터를 액세스 하기 위한 신호를 발생하는 슬레이브 어드레스 디코더를 포함하는 것을 특징으로 한다. 본 발명의 목적 및 효과는 첨부된 도면과 상세한 설명에 의하여 명백해질 것이다.
제1도는 본 발명의 슬레이브 보드 제어장치의 구성을 보이는 도면이다.
제1도에 있어서 10은 마스터 어드레스 디코더로서 마스터 보드의 마이크로 프로세서가 슬레이브 보드 내에 있는 콘트롤 레지스터를 제어하기 위한 신호를 발생시키고, 20은 콘트롤 레지스터로서 내부에 양방향 전송용 버퍼를 내장하여 마스터 보드와 슬레이브 보드 사이의 데이타를 중계하고, 30은 슬레이브 어드레스 디코더로서 슬레이브 보드의 마이크로 프로세서가 슬레이브 보드 내에 있는 콘트롤 레지스터 20를 제어하기 위한 신호를 발생한다. 40과 50은 인버터로서 마스터 혹은 슬레이브 보드에서의 데이타를 콘트롤 레지스터 20에 기록시키기 위해 소요되는 클럭을 발생하고, 60은 마스터 보드로부터 입력된 데이타 에러없이 유효하며 콘트롤 레지스터 20에 래치된 후에 마스터 보드에서 데이타 전송이 정확하였음을 알려 버스 사이클을 종료할 수 있도록 하기 위한 레이디신호 발생기이고 70은 슬레이브 보드의 마이크로 프로세서가 콘트롤 레지스터 20의 내용을 독출할 때 콘트롤 레지스터 20에서 출력된 데이타가 데이타 버스상에서 유효한 상태임을 슬레이브 보드의 마이크로 프로세서가 인지하도록 하는 전송응답신호를 발생하는 전송응답신호 발생기이고, 80은 마스터로부터의 데이타에 의해 슬레이브 보드의 하드웨어를 제어하는 슬레이브 제어기이다.
제1도의 동작을 보다 상세히 설명한다. 먼저 마스터 보드로부터의 명령을 슬레이브 보드의 콘트롤 레지스터에 기록하는 동작에 관하여 설명한다. 마스터 어드레스 디코더 10은 마스터 보드의 마이크로 프로세서가 슬레이브 보드를 제어하기 위해 임의의 기정의된 명령을 보낼 때 콘트롤 레지스터 20의 어드레스(MAO-MAX)와 상기 어드레스에 대한 어드레스 스트로브 신호(/MAS)와 기록 신호(/MWRITE)와 데이타에 대한 데이타 스트로보 신호(/MDS)를 공급받아 콘트롤 레지스터 20를 제어하기 위한 기록신호(/MCRWR)를 생성하여 콘트롤 레지스터 20의 입력인에이블 신호(/MIE)로 사용하며, /MCR_WR 신호를 인버팅하여 클럭 펄스(MCP)로 사용한다. 따라서 마스터의 마이크로 프로세서가 어드레스 관련 신호와 데이타 관련 신호를 발생하면 데이타는 메인버스 인터페이스 회로(도시되지 않음)를 콘트롤 레지스터 20로 입력되고 콘트롤 레지스터 20의 제어신호는 마스터 어드레스 디코더 10을 통하여 발생되도록 되어 있다.
또한 마스터로부터 수신한 이 데이타 형태의 명령은 슬레이브 제어기 80을 통하여 슬레이브 보드의 하드웨어 로직을 제어할 수 있다. 예를 들면 슬레이브 제어기의 SLV_CTLO신호를 슬레이브 보드를 리세트시키는 기능으로 사용할 경우, 마스터 데이타 신호(MDO)를 "1"로 하면 여기서 SLV_CTLO가 출력되어 슬레이브 리세트 콘트롤 회로로 입력되어 슬레이브 보드를 리세트시킬 수 있다.
다음 슬레이브 보드의 마이크로 프로세서가 콘트롤 레지스터 20에 기록된 데이타를 독출하는 동작을 설명한다. 슬레이브 어드레스 디코더 30은 슬레이브 보드의 마이크로 프로세서가 콘트롤 레지스터 20를 액세스하기 위한 장치로서 콘트롤 레지스터 20에 기록된 데이타를 독출할시에는 슬레이브 보드의 마이크로 프로세서가 인가하는 어드레스(SA0-SAX)와 상기 어드레스에 대한 어드레스 스트로브 신호(/SAS)와 독출신호(/SWRITE)를 하이논리 상태로 하여 콘트롤 레지스터 20에게 데이타 독출을 요구하는 출력신호(/SCRRD)를 생성하여 콘트롤 레지스터 20의 출력인에이볼 신호(/SOE)로 입력시키면 콘트롤 레지스터 20에서는 내부 레지스터의 데이타를 데이타 버스상에 SD0-SD7로 출력하고 전송응답신호발생기 70에서 /SCR RD신호와 /SAS를 이용하여 데이타 버스상에 콘트롤 레지스터 20에서 출력된 데이타가 유효한 상태가 될 때 까지 짧은 시간 지연 후에 /SDTACK를 발생하여 슬레이브 보드의 마이크로 프로세서가 레이디신호 발생기 60로 부터 레이디신호를 공급받아 유효한 데이타로써 독출하게 된다.
다음 슬레이브 보드의 마이크로 프로세서에서 콘트롤 레지스터 20에 데이타를 기록하는 과정을 설명한다. 슬레이브 어드레스 디코더 30으로 입력되는 슬레이브 어드레스 신호(/SA0-SAX)와 상기 어드레스에 대한 어드레스 스토로보 신호(/SAS)와 슬레이브 기록 신호(/SWRITE)와 데이타 스트로브 신호(/SDS)를 가지고 출력 신호(/SCR_WR)를 생성하여 콘트롤 레지스터 20의 입력인에이블 신호(/SIE)로 사용하며, /CSR-WR 신호를 인버팅하여 클럭 펄스(SCP)로 사용한다. 따라서 슬레이브의 마이크로 프로세서가 어드레스 관련 신호와 데이타 관련 신호를 발생하면 데이타는 직접 콘트롤 레지스터 20로 입력되고 콘트롤 레지스터 20의 제어신호는 슬레이브 어드레스 디코더 30을 통하여 발생되도록 되어 있다.
다음 마스터 보드의 마이크로 프로세서가 콘트롤 레지스터 20에 기록된 데이타를 독출해 가는 동작을 설명한다. 마스터 보드의 마이크로 프로세서는 먼저 어드레스 신호(/MA0-MAX)와 상기 어드레스에 대한 어드레스 스트로브 신호(/MAS), 데이타 스트로보 신호(/MDS), 기록신호(/MWRITE) 신호를 인가하면 슬레이브 보드의 마스터 어드레스 디코더 10에서는 이를 디코딩하여 콘트롤 레지스터 20의 출력인에이블 신호(/MOE)를 생성하여 콘트롤 레지스터 20에 공급하면 콘트롤 레지스터 20에서는 내부 데이타를 MD0-MD7으로 출력시킨다. 또한 레이디신호 발생회로 60에서는 콘트롤 레지스터 20에서 데이타가 출력된 다음 버스상에서 유효하게 된 후 /SRDY를 로우 상태로 하면 마스터 보드의 마이크로 프로세서에서 이를 검출하여 메인 버스상에 있는 데이타를 독출하고 마스터가 인가한 MA0-MAX, /MAS, /MDS신호들을 없애게 되면 슬레이브 보드의 레이디신호 발생기에서는 /MAS의 유무를 검출하여 /SRDY를 없애 독출 사이클을 종료하게 된다. 상기의 동작에 있어서 양 보드에서는 상대편 보드에대해 데이타의 유무를 알리거나 요구하기 위하여 폴링방법을 사용하거나 별도의 인터럽트 신호를 배정하여 처리할 수 있으나 공지기술이므로 생략한다.
제2도는 마스터 보드의 마이크로 프로세서가 슬레이브 보드 내의 콘트롤 레지스터에 명령을 보내기 위해 데이타를 기록하는 동작에 관한 파형도이다.
마스터의 마이크로 프로세서가 슬레이브의 콘트롤 레지스터의 어드레스 MA0-MAX와 명령에 해당하는 데이타를 데이타 라인 MD0-MD7에 인가하고 어드레스와 데이타 값이 유효하다는 어드레스 스트로브 신호(/MAS)와 데이타 스트로브 신호(/MDS)를 로우 상태로 하고, 데이타 기록 모드인 /MWRITE신호를 로우 상태로 하면 슬레이브 보드 내에서는 제1도의 마스터 어드레스 디코더 10에서 이 신호를 내부의 논리 회로에 의해 출력신호(/MCR_WR)를 발생하여 로우 상태로 한다. 이 /MCR_WR은 콘트롤 레지스터 20의 입력인에이볼(/MIE) 신호가 되고, 인버터 40을 통하여 수 ns후에 반전되어 콘트롤 레지스터 20의 클럭 펄스(MCP)가 되어 데이타 라인에 인가된 데이타(MD0-MD7)를 내부 레지스터에 래치시킨다. 그리고 레이디신호 발생부 60은 이 데이타가 정상적으로 래치된 시점에서 마스터 보드에게 데이타 수신 완료를 응답하기 위해 레이디신호(/SRDY)를 로우상태로 하면 마스터의 마이크로 프로세서가 이를 검출하여 발생했던 모든 신호를 없애게 된다. 또한 레이디신호 발생기 60는 마스터의 /MAS 신호의 유무를 검출하여 /SRDY를 없앰으로서 기록 모드 사이클을 종료하게 된다.
제3도는 슬레이브 보드가 마스터 보드로 부터 받은 명령을 검출하는 동작의 타이밍을 보이는 도면이다.
슬레이브 보드의 마이크로 프로세서가 마스터 보드가 보낸 명령에 대한 데이타 값이 콘트롤 레지스터 20에 기록되어 있는 것을 독출하기 위해서는 슬레이브의 마이크로 프로세서 클럭신호(SPCLK)에 동기되어 모든 신호가 발생된다. 먼저 슬레이브 보드의 마이크로 프로세서는 SPCLK의 S0에서 어드레스(SA0-SAX)를 발생하고 독출모드인 /SWRITE를 하이 상태로 하고 S0의 하강엣지에서 어드레스 스트로보(/SAS)를 로우 상태로 하면 슬레이브 어드레스 디코더 30에서는 /SCR_RD 신호를 발생하고 이 신호는 콘트롤 레지스터 20의 출력인에이블 신호(/SOE)로 입력되어 내부 데이타(SD0-SD7)를 출력하도록 한다. 그리고 전송 응답 신호 발생기 70에서 콘트롤 레지스터 20의 전달 지연특성에 따라 적절한 시점에서 데이타 버스상에 유효한 데이타가 있음을 알리는 신호(/SDTACK)를 슬레이브의 마이크로 프로세서에 인가하여 데이타를 독출하게 한다. 슬레이브의 마이크로 프로세서는 이 데이타를 받은 후에 발생시킨 신호를 S5에서 모두 없애면 전송응답신호 발생기 70에서는 /SAS의 유무를 검출하여 /SDTACK를 없애서, 독출모드 사이클을 종료 시킴으로서 마스터에서의 명령을 인지하게 된다. 반대로 마스터 보드로 보낼 내용이 있으면 콘트롤 레지스터 20에 그 내용을 기록하여야 한다. 즉 슬레이브의 마이크로 프로세서는 50에서 양방향 버퍼 20의 콘트롤 레지스터의 어드레스(SA0-SAX)와 /SWRITE, S1의 하강엣지에서 어드레스 스트로보(/SAS), S1에서 데이타(SD0-SD7), S2에서 데이타 스트로보(/SDS)와 데이타 전송 응답신호(/SDTACK)를 발생하면 슬레이브 어드레스 디코더 30에서 이를 신호로 /SCR_WR을 출력하여 양방향 버퍼 20의 입력인에이블 신호(/SCE)를 발생한다. 또한 /SCR-WR은 인버터 50을 겨쳐 수 ns후 신호가 반전된 후에 콘트롤 레지스터 20 의 클럭 펄스(SCP)로 동작되어 슬레이브의 마이크로 프로세서가 발생한 데이타(SD0-SD7)가 콘트롤 레지스터 20에 기록될 수 있도록 되어 있다. 또한 슬레이브의 마이크로 프로세서는 /SDTACK를 검출한 후에 발생한 모든 신호를 없애면 전송응답신호 발생기 70에서 /SAS의 유무를 검출하여 /SDTACK 신호를 없앰으로서 기록 모드 사이클을 종료하게 된다.
상기한 바와 같이 마스터 보드와 슬레이브 보드가 슬레이브 보드내에 있는 콘트롤 레지스터를 공용 메모리로하여 양방향으로 정보를 주고 받을 수 있고, 마스터의 명령이 직접 슬레이브 보드의 회로를 구동시킴으로서 종래의 방법과는 달리 메인 버스 사이클을 줄일 수 있다. 마스터로부터 발생되는 명령의 종류가 많을 경우 콘트롤 레지스터의 크기와 어드레스 배정을 확장하면 상기한 내용과 동일한 방법으로 지원이 가능하다.

Claims (2)

  1. 마스터 보드와 복수의 슬레이브 보드를 구비하는 컴퓨터 시스템에 있어서, 슬레이브 보드에 할당된 메모리 영역의 일부를 차지하고 마스터 보드와 슬레이브 보드 사이의 데이타를 중계하는 콘트롤 레지스터와; 상기 마스터 보드에서의 신호에 의해 상기 콘트롤 레지스터를 액세스 하기 위한 신호를 발생하는 마스터 어드레스 디코더와; 상기 슬레이브 보드에서의 신호에 의해 상기 콘트롤 레지스터를 액세스하기 위한 신호를 발생하는 슬레이브 어드레스 디코더를 포함하는 것을 특징으로 하는 슬레이브 보드 제어장치.
  2. 제1항에 있어서, 상기 마스터 보드에서의 데이타를 입력하여 슬레이브 보드의 하드웨어를 제어하기 위한 슬레이브 제어기를 더 구비하는 것을 특징으로 하는 슬레이브 보드 제어장치.
KR1019920002232A 1992-02-15 1992-02-15 슬레이브 보드 제어장치 KR940004578B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920002232A KR940004578B1 (ko) 1992-02-15 1992-02-15 슬레이브 보드 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002232A KR940004578B1 (ko) 1992-02-15 1992-02-15 슬레이브 보드 제어장치

Publications (2)

Publication Number Publication Date
KR930018386A KR930018386A (ko) 1993-09-21
KR940004578B1 true KR940004578B1 (ko) 1994-05-25

Family

ID=19329017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002232A KR940004578B1 (ko) 1992-02-15 1992-02-15 슬레이브 보드 제어장치

Country Status (1)

Country Link
KR (1) KR940004578B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430235B1 (ko) * 1996-07-30 2004-07-22 주식회사 하이닉스반도체 시스템보드와서브보드간의데이터전송제어회로

Also Published As

Publication number Publication date
KR930018386A (ko) 1993-09-21

Similar Documents

Publication Publication Date Title
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
US5930502A (en) Method for sharing a random-access memory between two asynchronous processors and electronic circuit for the implementation of this method
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
US7130946B2 (en) Configuration and method having a first device and a second device connected to the first device through a cross bar
US5247640A (en) Dual access control system including plural magnetic disk control units and contention control circuitry
KR940004578B1 (ko) 슬레이브 보드 제어장치
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
US5732226A (en) Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus
KR100283187B1 (ko) 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법
KR100606698B1 (ko) 인터페이스 장치
KR960005743B1 (ko) 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치
KR100259585B1 (ko) 디엠에이 콘트롤러
EP0439594B1 (en) Device for interfacing a main processor bus connected to a main processor to a peripheral bus having a number of peripheral devices connected thereto
KR100225531B1 (ko) 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치
KR940016221A (ko) 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치
JPS6159563A (ja) バス制御方式
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
JPS6153753B2 (ko)
KR100268178B1 (ko) 캐쉬 기능을 가지는 피시아이 장치
KR0127559Y1 (ko) 버퍼를 이용한 메모리 엑세스 장치
KR20050067324A (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
KR19990062330A (ko) 멀티-프로세서 시스템의 인터럽트 제어장치
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
KR940022285A (ko) 데이타처리시스템 및 그것에 사용되는 프로세서

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee