KR940016221A - 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치 - Google Patents
하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치 Download PDFInfo
- Publication number
- KR940016221A KR940016221A KR1019920025338A KR920025338A KR940016221A KR 940016221 A KR940016221 A KR 940016221A KR 1019920025338 A KR1019920025338 A KR 1019920025338A KR 920025338 A KR920025338 A KR 920025338A KR 940016221 A KR940016221 A KR 940016221A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- address
- cycle
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 공유메모리 다중프로세서의 데이타 전송 버스로 사용되는 하이 파이 버스 (HiPi Bus)를 통하여 메모리에 데이타의 읽기 또는 쓰기액세스를 수행하도록 하는 데이타 전송 제어장치에 관한 것이고, 복수의 마이크로 프로세서와 복수의 메모리가 하이 파이 버스에 연결된 공유버스 다중프로세서의 시스템에 있어서, 마이크로 프로세서와 하이 파이 버스사이에 위치하여 마이크로 프로세서의 메모리 요구를 접수하여 읽기/쓰기버스 사이클을 발생하기 위하여 각종 제어신호를 발생하는 데이타 전송 제어기와, 이 제어기에서 신호를 받아 어드레스 버스의 중재를 수행하는 어드레스 중재기와, 어드레스와 제어정보를 저장하고 어드레스 사용허가를 받으면 버스사이클의 T2에서 어드레스 버스로 구동하는 어드레스 버퍼와, 데이타를 저장하고 쓰기버스 사이클의 T3에서 데이타 버스를 구동하는 데이타 버퍼와, T3에서 어드레스 응답을 수신하여 T1에서 보낸 어드레스가 메모리에 잘 도착하였는지 판단하는 어드레스 응답 래치와, 쓰기사이클의 T4에서 데이타 응답을 수신하여 T2에서 보낸 데이타가 메모리에 잘 도착하였는지 판단하는 데이타 응답래치와, 읽기사이클에서 메모리에서 보낸 데이타가 자신이 받아야할 것인지를 알아내기 위하여 데이타의 수신번호와 읽기사이클을 수행한 전송기의 번호를 비교하는 비교기와, 그리고 읽기사이클에서 데이타를 버스로 부터 받는 데이타 래치 및, 에러를 체크하는 패리디 검사기를 연결구성한 것을 특징으로 하는 하이 파이 버스의 데이타 전송 제어장치이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 데이타 전송 제어장치의 블럭도, 제5도와 제6도는 제4도에서 읽기 사이클 및 쓰기 사이클의 제어신호 타이밍도.
Claims (1)
- 복수의 마이크로 프로세서(9)와 복수의 메모리가 하이파이 버스(20)에 연결된 공유버스 다중프로세서의 시스템에 있어서, 마이크로 프로세서(9)와 하이파이 버스(20) 사이에 위치하여 마이크로 프로세서(9)의 메모리 요구를 접수하여 읽기/쓰기버스 사이클을 발생하기위하여 각종 제어 신호를 발생하는 데이타 전송 제어기(11)와, 이제어기(11)에서 신호를 받아 어드레스 버스의 중재를 수행하는 어드레스 중재기(12)와, 어드레스와 제어정보를 저장하고 어드레스 사용허가를 받으면 버스사이클의 T2에서 어드레스 버스로 구동하는 어드레스 버퍼(13)와, 데이타를 저장하고 쓰기버스 사이클의 T3에서 데이타 버스를 구동하는 데이타버퍼(11)와, T3에서 어드레스 응답을 수신하여 T1에서 보낸 어드레스가 메모리에 잘 도착하였는지 판단하는 어드레스 응답래치(15)와, 쓰기사이클의 T4에서 데이타 응답을 수신하여 T2에서 보낸 데이타가 메모리에 잘 도착하였는지 판단하는 데이타 응답래치(16)와, 읽기사이클에서 메모리에서 보낸 데이타가 자신이 받아야할 것인지를 알아내기 위하여 데이타의 수신번호와 읽기사이클을 수행한 전송기의 변호를 비교하는 비교기(17)와, 그리고 읽기사이클에서 데이타를 버스로 부터 받는 데이타 래치(18) 및, 에러를 체크하는 패리디 검사기(19)를 연결구성한 것을 특징으로 하는 하이파이 버스의 데이타 전송 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025338A KR950009071B1 (ko) | 1992-12-24 | 1992-12-24 | 하이파이 버스(HiPi Bus)의 데이타 전송 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025338A KR950009071B1 (ko) | 1992-12-24 | 1992-12-24 | 하이파이 버스(HiPi Bus)의 데이타 전송 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016221A true KR940016221A (ko) | 1994-07-22 |
| KR950009071B1 KR950009071B1 (ko) | 1995-08-14 |
Family
ID=19346500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025338A KR950009071B1 (ko) | 1992-12-24 | 1992-12-24 | 하이파이 버스(HiPi Bus)의 데이타 전송 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009071B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735501A (zh) * | 2020-12-24 | 2021-04-30 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
-
1992
- 1992-12-24 KR KR1019920025338A patent/KR950009071B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735501A (zh) * | 2020-12-24 | 2021-04-30 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
| CN112735501B (zh) * | 2020-12-24 | 2024-05-03 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950009071B1 (ko) | 1995-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| KR850003008A (ko) | 데이타처리 시스템 아키텍처 | |
| KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| CA1322608C (en) | System bus having multi-plexed command/id and data | |
| GB1437985A (ko) | ||
| US20040054843A1 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
| KR940016221A (ko) | 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치 | |
| KR970002668A (ko) | 시스템 버스용 소프터웨어 드라이버 | |
| JP2992284B1 (ja) | 信号処理装置 | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| KR880008172A (ko) | 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 | |
| US6484238B1 (en) | Apparatus and method for detecting snoop hits on victim lines issued to a higher level cache | |
| KR940004578B1 (ko) | 슬레이브 보드 제어장치 | |
| WO2000017756A1 (fr) | Processeur de signaux | |
| KR200163540Y1 (ko) | 정적램 사용권 중재회로 | |
| KR100283187B1 (ko) | 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법 | |
| KR940004581B1 (ko) | 펜디드 프로토콜 시스템 버스에서의 라이트 백 사이클 구현회로 | |
| KR100606698B1 (ko) | 인터페이스 장치 | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| KR960002006A (ko) | 다중프로세서의 캐시메모리 필터링장치 | |
| SU1751771A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| KR100278805B1 (ko) | 멀티 프로세싱 시스템의 데이터 중재장치 및 방법 | |
| KR100210404B1 (ko) | 공유 메모리 억세스 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070730 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |