KR880008172A - 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 - Google Patents

한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 Download PDF

Info

Publication number
KR880008172A
KR880008172A KR870014623A KR870014623A KR880008172A KR 880008172 A KR880008172 A KR 880008172A KR 870014623 A KR870014623 A KR 870014623A KR 870014623 A KR870014623 A KR 870014623A KR 880008172 A KR880008172 A KR 880008172A
Authority
KR
South Korea
Prior art keywords
sub
command
bus
data processing
coupled
Prior art date
Application number
KR870014623A
Other languages
English (en)
Other versions
KR930004946B1 (ko
Inventor
피터즈 아더
씨·젤리 리차드
더블유·캐롤 엘머
제이·바얼로우 죠오지
엠·니비 쥬니어 체스터
더블유·킬리 제임스
Original Assignee
루이스 피·엘빈저
허니웰 뷸 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피·엘빈저, 허니웰 뷸 인코오포레이티드 filed Critical 루이스 피·엘빈저
Publication of KR880008172A publication Critical patent/KR880008172A/ko
Application granted granted Critical
Publication of KR930004946B1 publication Critical patent/KR930004946B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Hardware Redundancy (AREA)
  • Communication Control (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

내용 없음.

Description

한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이타 처리 시스템에 대한 블록도.
제2도는 시스템 관리 설비에 대한 블록도.
제3도는 시스템 버스 인터페이스에 대한 블록도.
제4도는 중앙부 시스템에 대한 블럭도.

Claims (11)

  1. 시스템 버스, 상기 시스템 버스에 결합되어, 제1 및 제2제어 신호, 채널 번호 및 메모리 어드레스를 포함하는 메모리 참조 명령을 상기 시스템 버스를 통하여 발생시키기 위한 관리수단과, 상기 시스템 버스에 결합되고 상기 제1 및 제2제어 신호에 응답하여, 상기 메모리 어드레스에 의해 지정된 메모리 위치의 내용을 판독하고 이 메모리 위치의 내용 및 상기 채널 번호를 포함하는 제2반 버스 사이클 명령을 상기 시스템을 통하여 발생시키기 위한 메모리 수단과, 상기 시스템 버스에 결합되고 상기 채널 번호에 응답하여, 상기 제2반 버스 사이클 명령을 수신하고 상기 메모리 위치의 내용를 기억하는 중앙부 시스템 수단을 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 관리 수단이 상기 메모리 수단이 상기 메모리 참조 명령을 수신할 때 상기 메모리 수단으로부터 인식 신호를 수신하는 것을 특징으로 하는 데이타처리 시스템.
  3. 제2항에 있어서, 상기 관리 수단이 상기 채널 번호가 이관리수단을 식별할 경우 상기 제2반 버스 사이클 명령이 소정 시간이내에 수신 되는 것을 검증하기 위한 타이밍 신호를 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  4. 제3항에 있어서, 상기 타이밍 수단이 상기 채널 번호가 상기 중앙부시스템 수단을 식별했을 때 상기 인식 신호에 의해 디스에이블 되는 것을 특징으로 하는 데이타 처리 시스템.
  5. 시스템 버스, 상기 시스템 버스에 결합되어, 응답 명령을 요구하는 제1 및 제2명령을 발생시키기 위한 제1부시스템과, 상기 시스템 버스에 결합되어, 상기 제1 및 제2명령을 수신하고 제1응답 명령을 발생시키기 위한 제2부시스템을 구비하고, 상기 제1명령이 상기 제1부시스템을 식별하는 제1필드, 상기 제2부시스템을 식별하는 제2필드 및 상기 제2부시스템이 수행할 동작을 지정하는 제3필드를 포함하고, 상기 제2부시스템이 상기 제1부시스템을 식별하는 제4필드를 포함하는 상기 제1응답 명령을 발생시키며, 상기 제2명령이 제3부시스템을 식별하는 상기 제1필드, 상기 제2부시스템을 식별하는 상기 제2필드 및 상길 제2부시스템이 수행할 동작을 지정하는 상기 제3필드를 포함하고, 상기 제2부시스템이 상기 제3부시스템을 식별하는 상기 제4필드를 포함하는 제2응답 명령을 발생시키며, 상기 제3부시스템이 상기 시스템 버스에 결합되어, 상기 제2응답 명령을 수신하는 것을 특징으로 하는 데이타 처리 시스템.
  6. 제5항에 있어서, 상기 제1부시스템이 상기 제2부시스템이 상기 제1이나 제2명령을 수신할 때 상기 제2부시스템으로 인식신호를 수신하는 것을 특징으로 하는 데이타 처리 시스템.
  7. 제6항에 있어서, 상기 제1부시스템이 상기 제1필드가 상기 제1부시스템을 식별할 때 상기 제1응답 명령이 상기 제1부시스템에 의해 소정 시간 내에 수신되는 것을 검증하기 위한 타이밍 수단을 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  8. 제7항에 있어서, 상기 타이밍 수단이 상기 제2명령이 상기 제1부시스템에 의해 송출되었을 때 상기 제2부시스템으로부터의 상기 인식 신호에 의해 디스에이블 되는 것을 특징으로 데이타 처리 시스템.
  9. 시스템 버스, 상기 시스템 버스에 결합되어, 응답 명령을 요구하는 명령을 발생시키기 위한 제1부시스템과, 상기 시스템 버스에 결합되어, 상기 명령을 수신하고 상기 응답 명령을 발생시키기 위한 제2부시스템을 구비하고, 상기 명령이 제3부시스템을 식별하는 제1필드, 상기 제2부시스템을 식별하는 제2필드 및 상기 제2부시스템이 수행할 동작을 지정하는 제3필드를 포함하고, 상기 제3부시스템이 상기 시스템 버스에 결합되어, 상기 응답 명령을 수신하는 것을 특징으로 하는 데이타 시스템.
  10. 제9항에 있어서, 상기 제1부 시스템이 상기 제2부 시스템이 상기 명령을 수신할 때 상기 제2부 시스템으로부터 인식 신호를 수신하는 것을 특징으로 하는 데이터 처리 시스템.
  11. 제10항에 있어서, 상기 제1부시스템이 상기 제1필드가 상기 제1부시스템을 식별할 경우 상기 응답 명령이 상기 제1부시스템에 의해 소정 시간 이내에 수신되는 것을 검증하기 위한 타이밍 수단을 포함하고, 상기 타이밍 수단이 상기 제1필드가 상기 제3부시스템을 식별할 때 이 타이밍 수단을 디스에이블시키기 위한 상기 인식 신호에 응답하는 것을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870014623A 1986-12-18 1987-12-18 한 부시스템에 의해 발생된 또다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 KR930004946B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US944052 1978-09-19
US944,052 1978-09-19
US94405286A 1986-12-18 1986-12-18

Publications (2)

Publication Number Publication Date
KR880008172A true KR880008172A (ko) 1988-08-30
KR930004946B1 KR930004946B1 (ko) 1993-06-10

Family

ID=25480708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014623A KR930004946B1 (ko) 1986-12-18 1987-12-18 한 부시스템에 의해 발생된 또다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템

Country Status (13)

Country Link
US (1) US5379378A (ko)
EP (1) EP0272547B1 (ko)
JP (1) JPH0823858B2 (ko)
KR (1) KR930004946B1 (ko)
CN (1) CN1009318B (ko)
AU (1) AU601784B2 (ko)
CA (1) CA1292325C (ko)
DE (1) DE3789008T2 (ko)
DK (1) DK670187A (ko)
FI (1) FI94468C (ko)
MX (1) MX168285B (ko)
NO (1) NO175122C (ko)
YU (1) YU231187A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778777B2 (ja) * 1991-02-19 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション ディジタルコンピュータとメモリの通信方法および通信システム
US5179637A (en) * 1991-12-02 1993-01-12 Eastman Kodak Company Method and apparatus for distributing print jobs among a network of image processors and print engines
US5953538A (en) * 1996-11-12 1999-09-14 Digital Equipment Corporation Method and apparatus providing DMA transfers between devices coupled to different host bus bridges
US7139922B2 (en) * 2001-07-30 2006-11-21 Intel Corporation Powering down a computer in response to a thermal event
US7058854B2 (en) * 2002-08-27 2006-06-06 Lsi Logic Corporation Automode select
WO2013012436A1 (en) * 2011-07-18 2013-01-24 Hewlett-Packard Development Company, L.P. Reset vectors for boot instructions
KR101639946B1 (ko) * 2015-04-13 2016-07-14 엘에스산전 주식회사 듀얼 포트 메모리 시스템의 접근 제어 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
US4093981A (en) * 1976-01-28 1978-06-06 Burroughs Corporation Data communications preprocessor
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
JPS55134459A (en) * 1979-04-06 1980-10-20 Hitachi Ltd Data processing system
US4365294A (en) * 1980-04-10 1982-12-21 Nizdorf Computer Corporation Modular terminal system using a common bus
US4371928A (en) * 1980-04-15 1983-02-01 Honeywell Information Systems Inc. Interface for controlling information transfers between main data processing systems units and a central subsystem
US4418382A (en) * 1980-05-06 1983-11-29 Allied Corporation Information exchange processor
US4426679A (en) * 1980-09-29 1984-01-17 Honeywell Information Systems Inc. Communication multiplexer using a random access memory for storing an acknowledge response to an input/output command from a central processor
US4639860A (en) * 1982-05-12 1987-01-27 Honeywell Information Systems Inc. Wrap-around logic for interprocessor communications
JPS60146350A (ja) * 1984-01-11 1985-08-02 Hitachi Ltd 通信制御装置
US4635189A (en) * 1984-03-01 1987-01-06 Measurex Corporation Real-time distributed data-base management system
US4719622A (en) * 1985-03-15 1988-01-12 Wang Laboratories, Inc. System bus means for inter-processor communication

Also Published As

Publication number Publication date
JPS63220348A (ja) 1988-09-13
DK670187A (da) 1988-08-26
US5379378A (en) 1995-01-03
NO875229D0 (no) 1987-12-15
FI875514A (fi) 1988-06-19
KR930004946B1 (ko) 1993-06-10
NO175122B (no) 1994-05-24
NO875229L (no) 1988-06-20
CA1292325C (en) 1991-11-19
CN1009318B (zh) 1990-08-22
MX168285B (es) 1993-05-14
FI94468C (fi) 1995-09-11
EP0272547A3 (en) 1989-11-23
DE3789008T2 (de) 1994-09-15
AU8214487A (en) 1988-06-23
JPH0823858B2 (ja) 1996-03-06
CN87108351A (zh) 1988-12-21
AU601784B2 (en) 1990-09-20
FI94468B (fi) 1995-05-31
EP0272547B1 (en) 1994-02-02
YU231187A (en) 1990-12-31
DE3789008D1 (de) 1994-03-17
NO175122C (no) 1994-08-31
DK670187D0 (da) 1987-12-18
EP0272547A2 (en) 1988-06-29
FI875514A0 (fi) 1987-12-16

Similar Documents

Publication Publication Date Title
KR830006745A (ko) 논리추적장치(論理追跡裝置)
JPS56140452A (en) Memory protection system
KR890008691A (ko) 데이타 프로세서 디바이스
KR830009520A (ko) 단말접속시스템
KR910005174A (ko) 이중영역 기억장치 제어기 및 그 제어방법
KR920013106A (ko) 에뮬레이터 및 에뮬레이션 방법
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
JPS5786959A (en) Data transfer control system
KR910006831A (ko) 마이크로컴퓨터와의 주변장치 접속용 제어기
KR940006014A (ko) 비교기를 갖는 타이머 회로
KR900016872A (ko) 메모리 용량이 확장 가능한 데이타 처리 장치
KR890005607A (ko) 데이타 처리 시스템
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
ES2038928A2 (es) Sistema de tratamiento de acceso en procesador de informacion.
KR970016898A (ko) 데이터 처리기 및 억세스 방법
JPS5725053A (en) Memory device
JPS56156981A (en) Bubble memory device
KR880004382A (ko) 마이크로 컴퓨터 시스템 및 그 제어방법
JPS6476343A (en) Cache memory control system
JPS57111746A (en) Instruction parallel execution system
JPS56108158A (en) Memory device
KR910012931A (ko) 내부 캐시 메모리를 갖는 마이크로프로세서
JPH02170254A (ja) 周辺制御装置
KR910006854A (ko) 메모리 액세스 제어 시스템 및 방법
KR900006855A (ko) 프로세스가 있는 보오드의 상태 추적장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990603

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee