KR910006831A - 마이크로컴퓨터와의 주변장치 접속용 제어기 - Google Patents

마이크로컴퓨터와의 주변장치 접속용 제어기 Download PDF

Info

Publication number
KR910006831A
KR910006831A KR1019900014477A KR900014477A KR910006831A KR 910006831 A KR910006831 A KR 910006831A KR 1019900014477 A KR1019900014477 A KR 1019900014477A KR 900014477 A KR900014477 A KR 900014477A KR 910006831 A KR910006831 A KR 910006831A
Authority
KR
South Korea
Prior art keywords
controller
input
output bus
access recovery
signal
Prior art date
Application number
KR1019900014477A
Other languages
English (en)
Other versions
KR100249080B1 (ko
Inventor
제이. 라슨 로날드
브이. 허링 제프리
Original Assignee
원본미기재
블 마이크럴 오브 어메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 블 마이크럴 오브 어메리카 인코포레이티드 filed Critical 원본미기재
Publication of KR910006831A publication Critical patent/KR910006831A/ko
Application granted granted Critical
Publication of KR100249080B1 publication Critical patent/KR100249080B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

마이크로컴퓨터와의 주변장치 접속용 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 원리에 따라 만들어진 마이크로 컴퓨터 주변장치 제어기의 블럭도표.
제2B도는 제1도의 마이크로컴퓨터 주변장치 제어기에 의해 수신 및 발생된 제어신호 타이밍도표.

Claims (7)

  1. 컴퓨터 시스템내 입/출력버스를 갖는 중앙처리유닛과 적어도 하나의 주변장치를 접속시키기 위한 장치로 상기 주변장치와 입/출력버스를 통한 상기 제어처리유닛 사이의 자료흐름 그리고 주소 및 자료타이밍을 조정 또는 제어하기 위한 비동기식 제어기수단을 포함하며, 상기 제어기수단이 상기의 주변장치 제어처리유닛 그리고 입/출력버스 가운데 접근회복시간의 차이를 보상하기 위한 접근회복수단을 포함함을 특징으로 하는 마이크로컴퓨터와의 주변장치접속용 제어기.
  2. 제1항에 있어서, 상기 접근회복수단이 상기 입/출력버스를 통한 한 주변장치로의 접근동작이 종료된 때를 감지하고 이에 응답하여 제1신호를 발생시키기 위한 감지수단을 포함함을 특징을 하는 제어기.
  3. 제2항에 있어서, 접근회복수단이 접근회복시간에서의 상기 차이로 인해 요구되는 보상되는 보상의 크기를 결정하기 위한 수단을 포함함을 특징으로 하는 제어기.
  4. 제3항에 있어서, 요구된 보상의 크기를 결정하기 위한 상기 수단이 사전 선택가능한 터미날 계수값을 갖는 수단을 계수하며, 이같은 계수수단이 상기 제1신호에 응답하여 개시됨을 특징으로 하는 제어기.
  5. 제1항에 있어서, 상기 접근회복수단이 입/출력버스 제어수단을 변경시키기 위한 수단을 포함함을 특징으로 하는 제어기.
  6. 제5항에 있어서, 상기 접근회복수단이 입/출력버스 제어신호의 지속기간을 연장시키기 위한 수단을 포함함을 특징으로 하는 제어기.
  7. 제6항에 있어서, 입/출력버스 제어신호의 지속기간을 연장시키기 위한 수단이 STBDLY신호를 활성화시키기 위한 수단을 포함함을 특징으로 하는 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014477A 1989-09-18 1990-09-13 마이크로컴퓨터와의주변장치접속용제어기 KR100249080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US409,435 1989-09-18
US07/409,435 US5220659A (en) 1989-09-18 1989-09-18 System for matching data recovery time between different devices by extending a cycle upon detecting end of cycle

Publications (2)

Publication Number Publication Date
KR910006831A true KR910006831A (ko) 1991-04-29
KR100249080B1 KR100249080B1 (ko) 2000-03-15

Family

ID=23620485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014477A KR100249080B1 (ko) 1989-09-18 1990-09-13 마이크로컴퓨터와의주변장치접속용제어기

Country Status (5)

Country Link
US (1) US5220659A (ko)
EP (1) EP0419333A3 (ko)
JP (1) JPH03290751A (ko)
KR (1) KR100249080B1 (ko)
CA (1) CA2024540A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018404B2 (ja) * 1990-06-21 2000-03-13 日本電気株式会社 マイクロプロセッサ
JP2744865B2 (ja) * 1991-04-30 1998-04-28 インターナショナル・ビジネス・マシーンズ・コーポレイション シリアルチャネルアダプタ
US5481675A (en) * 1992-05-12 1996-01-02 International Business Machines Corporation Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement
US5579530A (en) * 1992-06-11 1996-11-26 Intel Corporation Method and apparatus for dynamically allocating access time to a resource shared between a peripheral bus and a host bus by dynamically controlling the size of burst data transfers on the peripheral bus
US5634041A (en) * 1992-08-12 1997-05-27 Massachusetts Institute Of Technology Rationally clocked communication interface
US5537646A (en) * 1992-11-19 1996-07-16 The United States Of America As Represented By The Secretary Of The Navy Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device
US5537664A (en) * 1993-06-30 1996-07-16 Intel Corporation Methods and apparatus for generating I/O recovery delays in a computer system
US5448717A (en) * 1993-07-06 1995-09-05 Intel Corporation Transparently inserting wait states into memory accesses when microprocessor in performing in-circuit emulation
US5768627A (en) * 1995-12-15 1998-06-16 On Spec Electronic, Inc. External parallel-port device using a timer to measure and adjust data transfer rate
US5999995A (en) * 1996-12-27 1999-12-07 Oki Data Corporation Systems for adjusting a transfer rate between a host and a peripheral based on a calculation of the processing rate of the host

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975712A (en) * 1975-02-18 1976-08-17 Motorola, Inc. Asynchronous communication interface adaptor
JPS57101957A (en) * 1980-12-17 1982-06-24 Hitachi Ltd Storage control device
JPS57191703A (en) * 1981-05-20 1982-11-25 Fanuc Ltd Sequence controller
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
JPH0623954B2 (ja) * 1985-03-29 1994-03-30 富士通株式会社 情報処理装置の性能調整方式
JPS6222128A (ja) * 1985-07-22 1987-01-30 Sharp Corp デ−タ処理装置
JPS6243764A (ja) * 1985-08-21 1987-02-25 Nec Corp バス・ステ−ト制御回路
JPS62125460A (ja) * 1985-11-27 1987-06-06 Hitachi Ltd Ｉ／ｏアクセス方式
JPS6316358A (ja) * 1986-07-08 1988-01-23 Nec Corp Ｉ／ｏコマンド出力制御方式
JPS6354655A (ja) * 1986-08-25 1988-03-09 Hitachi Ltd バスタイミング制御回路
US5081701A (en) * 1987-04-20 1992-01-14 Tandem Computers Incorporated System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US5032982A (en) * 1988-05-18 1991-07-16 Zilog, Inc. Device for timing interrupt acknowledge cycles
US5065313A (en) * 1989-03-30 1991-11-12 Dell Usa Corporation Digital computer system having circuit for regulation of I/O command recovery time
JPH107244A (ja) * 1996-06-24 1998-01-13 Honda Motor Co Ltd ワーク搬送機構

Also Published As

Publication number Publication date
EP0419333A3 (en) 1992-12-23
US5220659A (en) 1993-06-15
KR100249080B1 (ko) 2000-03-15
JPH03290751A (ja) 1991-12-20
EP0419333A2 (en) 1991-03-27
CA2024540A1 (en) 1991-03-19

Similar Documents

Publication Publication Date Title
KR890015123A (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
KR920022290A (ko) 데이타 전송방법 및 반도체 메모리
KR910006831A (ko) 마이크로컴퓨터와의 주변장치 접속용 제어기
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR940006014A (ko) 비교기를 갖는 타이머 회로
KR910021155A (ko) 비디오 신호 처리용 시스템
KR900018791A (ko) 최소 리셋 타임 유지 회로
KR910006855A (ko) 인터럽트 제어회로
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
JPH0296851A (ja) アクセス回路
KR920011645A (ko) 스핀들 부하 검출에 의한 서보장치 제어장치
KR970016898A (ko) 데이터 처리기 및 억세스 방법
JPH0425958A (ja) アドレスカウンタ制御方式
JPS56111932A (en) High-speed input/output controller
JPS57159348A (en) Microprogram control system
KR880005528A (ko) "at"를 이용한 모뎀의 터미널 속도와 포맽 결정방법
JPS56168256A (en) Data processor
KR910010325A (ko) 퍼스널 컴퓨터를 이용한 데이타 전송시스템
JPS56166558A (en) Method and device for interruption priority determination
JPS57162182A (en) Memory access controlling system
JPS6470848A (en) Picture display control system
KR940004447A (ko) 버스 제어논리장치
KR830003762A (ko) 버스(Bus)제어방식
KR940012151A (ko) 어드레스 확장 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 11

EXPY Expiration of term