KR920022290A - 데이타 전송방법 및 반도체 메모리 - Google Patents
데이타 전송방법 및 반도체 메모리 Download PDFInfo
- Publication number
- KR920022290A KR920022290A KR1019920007616A KR920007616A KR920022290A KR 920022290 A KR920022290 A KR 920022290A KR 1019920007616 A KR1019920007616 A KR 1019920007616A KR 920007616 A KR920007616 A KR 920007616A KR 920022290 A KR920022290 A KR 920022290A
- Authority
- KR
- South Korea
- Prior art keywords
- data transfer
- control signal
- address
- memory cell
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
- G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Credit Cards Or The Like (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 설명하기위해 사용된 장치의 블록 회로도,
제2도는 출력 인에이블 제어신호로부터 내부 제어신호를 발생하기 위한 장치의 기존 회로도.
Claims (10)
- 메모리 셀 어드레스가 데이타 전송을 제어 신호에 의해 규정되며, 다수의 메모리 셀과 반도체 메모리중 적어도 하나의 입/출력 단자 사이에 데이타 전송 방법에 있어서, 메모리 셀 어드레스를 규정하기위한 어드레스 제어신호 및 출력 인에이블 제어신호로 메모리 셀들간에 데이타 전송 동작을 제어하며, 상기 두개의 제어 신호들의 주어진 연계로 데이타 전송 동작을 계속해서 개시시키며, 상기 두개의 제어 신호중 다른 것을 계속되는 데이타 전송을 제어하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
- 제1항에 있어서, 상기 규정된 메모리 셀 어드레스에서 다수의 메모리셀에 하나의 데이타 엑세스를 수행하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
- 제1항에 있어서, 상기 어드레스 제어신호의 한 신호 에지로 메모리 셀 어드레스를 규정하며, 출력 인에이블 제어 신호의 한 신호 에지로 데이타 전송을 제어하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
- 제1항에 있어서, 상기 어드레스 제어 신호의 각 신호 에지로 메모리 셀 어드레스를 규정하여, 출력 인에이블 제어 신호의 각 신호 에지로 데이타 전송을 제어하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
- 제1항에 있어서, 어드레스 제어 신호의 한 펄스 에지로, 규정된 메모리 셀 어드레스와 관련된 데이타 전송작용을 종결시키는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
- 어드레스 수단과, 메모리 셀을 규정하기 위한 수단과 메모리 셀들간에 데이타 전송을 제어하기 위한 수단을 포함하며, 다수의 메모리 셀과 적어도 하나의 입/출력 단자를 갖는 반도체 메모리에 있어서, 어드레스 제어 신호와 출력 인에이블 제어 신호로 데이타 전송 작용을 연계적으로 제어하기 위한 수단과, 상기 두개의 신호중 하나로 메모리 셀 어드레스를 규정하기 위한 수단과, 상기 두개의 신호중 다른 것으로 데이타 전송을 제어하며, 상기 두개의 제어 신호중 주어진 논리 연계로 데이타 전송작용을 개시하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 메모리.
- 제6항에 있어서, 메모리 셀을 어드레스하기 위한 상기 수단은 각각의 규정된 메모리 셀 어드레스로 다수의 메모리 셀을 엑세스 하는 것을 특징으로 하는 반도체 메모리.
- 제6항에 있어서, 상기 어드레스 제어 신호는 메모리 셀 어드레스를 규정하고, 입력 인에이블 제어 신호는 한번에 두개의 신호 에지중 하나로 데이타 전송을 제어하는 것을 특징으로 하는 반도체 메모리.
- 제6항에 있어서, 상기 어드레스 제어 신호는 메모리 셀 어드레스를 규정하며, 출력 인에이블 제어 신호는 각각의 신호 에지로 데이타 전송을 제어하는 것을 특징으로 하는 반도체 메모리.
- 제6항에 있어서, 규정될 메모리 셀 어드레스와 관련된 데이타 전송 작용은 어드레스 제어 신호중 하나의 클럭 에지로 인터럽트 될 수 있는 것을 특징으로 하는 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4114744A DE4114744C1 (ko) | 1991-05-06 | 1991-05-06 | |
DEP4114744.8 | 1991-05-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920022290A true KR920022290A (ko) | 1992-12-19 |
KR100292552B1 KR100292552B1 (ko) | 2001-06-01 |
Family
ID=6431081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920007616A KR100292552B1 (ko) | 1991-05-06 | 1992-05-06 | 데이타 전송방법 및 반도체 메모리 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5357469A (ko) |
EP (1) | EP0513611B1 (ko) |
JP (1) | JP3316001B2 (ko) |
KR (1) | KR100292552B1 (ko) |
AT (1) | ATE161999T1 (ko) |
DE (2) | DE4114744C1 (ko) |
HK (1) | HK1005492A1 (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226079A (ja) * | 1994-02-14 | 1995-08-22 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
US5598376A (en) * | 1994-12-23 | 1997-01-28 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5652724A (en) * | 1994-12-23 | 1997-07-29 | Micron Technology, Inc. | Burst EDO memory device having pipelined output buffer |
US5668773A (en) * | 1994-12-23 | 1997-09-16 | Micron Technology, Inc. | Synchronous burst extended data out DRAM |
US5721859A (en) * | 1994-12-23 | 1998-02-24 | Micron Technology, Inc. | Counter control circuit in a burst memory |
US5729503A (en) * | 1994-12-23 | 1998-03-17 | Micron Technology, Inc. | Address transition detection on a synchronous design |
US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
US5610864A (en) * | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5675549A (en) * | 1994-12-23 | 1997-10-07 | Micron Technology, Inc. | Burst EDO memory device address counter |
US5640364A (en) * | 1994-12-23 | 1997-06-17 | Micron Technology, Inc. | Self-enabling pulse trapping circuit |
US6525971B2 (en) | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5682354A (en) * | 1995-11-06 | 1997-10-28 | Micron Technology, Inc. | CAS recognition in burst extended data out DRAM |
US5526320A (en) * | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US5717654A (en) * | 1995-02-10 | 1998-02-10 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5850368A (en) * | 1995-06-01 | 1998-12-15 | Micron Technology, Inc. | Burst EDO memory address counter |
US6470405B2 (en) * | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
US6810449B1 (en) | 1995-10-19 | 2004-10-26 | Rambus, Inc. | Protocol for communication with dynamic memory |
US5729504A (en) * | 1995-12-14 | 1998-03-17 | Micron Technology, Inc. | Continuous burst edo memory device |
US7681005B1 (en) | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
US5966724A (en) * | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
US6981126B1 (en) | 1996-07-03 | 2005-12-27 | Micron Technology, Inc. | Continuous interleave burst access |
US6401186B1 (en) | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
JPH10124447A (ja) * | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | データ転送制御方法及び装置 |
US7103742B1 (en) | 1997-12-03 | 2006-09-05 | Micron Technology, Inc. | Burst/pipelined edo memory device |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
CN108327042B (zh) * | 2018-03-22 | 2023-09-15 | 昆明理工大学 | 一种陶瓷颗粒增强金属基复合材料预制体的自动化制备装置 |
US11630785B2 (en) | 2020-11-03 | 2023-04-18 | Western Digital Technologies, Inc. | Data storage with improved data transfer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4344156A (en) * | 1980-10-10 | 1982-08-10 | Inmos Corporation | High speed data transfer for a semiconductor memory |
JPS60136086A (ja) * | 1983-12-23 | 1985-07-19 | Hitachi Ltd | 半導体記憶装置 |
US4897818A (en) * | 1983-12-30 | 1990-01-30 | Texas Instruments Incorporated | Dual-port memory with inhibited random access during transfer cycles |
JPS6167154A (ja) * | 1984-09-11 | 1986-04-07 | Fujitsu Ltd | 半導体記憶装置 |
JPS6180597A (ja) * | 1984-09-26 | 1986-04-24 | Hitachi Ltd | 半導体記憶装置 |
JPH0652632B2 (ja) * | 1985-01-23 | 1994-07-06 | 株式会社日立製作所 | ダイナミツク型ram |
JPH079751B2 (ja) * | 1985-06-17 | 1995-02-01 | 株式会社日立製作所 | 半導体記憶装置 |
JPH01205788A (ja) * | 1988-02-12 | 1989-08-18 | Toshiba Corp | 半導体集積回路 |
US5150327A (en) * | 1988-10-31 | 1992-09-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory and video signal processing circuit having the same |
KR920000962B1 (ko) * | 1989-05-26 | 1992-01-31 | 삼성전자 주식회사 | 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 |
US4998222A (en) * | 1989-12-04 | 1991-03-05 | Nec Electronics Inc. | Dynamic random access memory with internally gated RAS |
-
1991
- 1991-05-06 DE DE4114744A patent/DE4114744C1/de not_active Expired - Fee Related
- 1991-09-30 US US07/769,172 patent/US5357469A/en not_active Expired - Lifetime
-
1992
- 1992-05-01 JP JP13969392A patent/JP3316001B2/ja not_active Expired - Lifetime
- 1992-05-04 DE DE59209095T patent/DE59209095D1/de not_active Expired - Lifetime
- 1992-05-04 EP EP92107504A patent/EP0513611B1/de not_active Expired - Lifetime
- 1992-05-04 AT AT92107504T patent/ATE161999T1/de not_active IP Right Cessation
- 1992-05-06 KR KR1019920007616A patent/KR100292552B1/ko not_active IP Right Cessation
-
1998
- 1998-05-26 HK HK98104544A patent/HK1005492A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3316001B2 (ja) | 2002-08-19 |
ATE161999T1 (de) | 1998-01-15 |
KR100292552B1 (ko) | 2001-06-01 |
DE59209095D1 (de) | 1998-02-12 |
JPH05151768A (ja) | 1993-06-18 |
DE4114744C1 (ko) | 1992-05-27 |
US5357469A (en) | 1994-10-18 |
EP0513611B1 (de) | 1998-01-07 |
HK1005492A1 (en) | 1999-01-08 |
EP0513611A2 (de) | 1992-11-19 |
EP0513611A3 (ko) | 1995-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920022290A (ko) | 데이타 전송방법 및 반도체 메모리 | |
KR880013168A (ko) | 반도체 기억장치 | |
KR940020414A (ko) | 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법 | |
KR870008314A (ko) | 반도체 기억장치 | |
KR850003009A (ko) | 다수의 메모리판을 제어하기 위한 장치 및 방법 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
KR960025776A (ko) | 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치 | |
KR880009306A (ko) | 직접 메모리 엑세스 제어 장치 | |
KR960032217A (ko) | 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법 | |
KR910008731A (ko) | 고속 스태틱 램 | |
KR880008172A (ko) | 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 | |
KR960019307A (ko) | 반도체 메모리장치 | |
JPS56114199A (en) | Nonvolatile semiconductor memory device | |
KR850008238A (ko) | 반도체 기억장치 | |
TW372292B (en) | A method and memory controller for accessing a memory and a computer system | |
KR960035641A (ko) | 라이트 리커버리 제어회로 및 그 제어방법 | |
SU1598142A1 (ru) | Асинхронный распределитель | |
KR950027842A (ko) | 반도체 소자의 동작방법 | |
JPS578980A (en) | Memory device | |
JPS56168267A (en) | Logical device | |
JPS5780892A (en) | Fault data preserving system | |
KR920005294B1 (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
KR940017592A (ko) | 메모리보드의 라이트 래치제어장치 | |
KR970049620A (ko) | 데이터 전송 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110311 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |