KR910008731A - 고속 스태틱 램 - Google Patents

고속 스태틱 램 Download PDF

Info

Publication number
KR910008731A
KR910008731A KR1019900017312A KR900017312A KR910008731A KR 910008731 A KR910008731 A KR 910008731A KR 1019900017312 A KR1019900017312 A KR 1019900017312A KR 900017312 A KR900017312 A KR 900017312A KR 910008731 A KR910008731 A KR 910008731A
Authority
KR
South Korea
Prior art keywords
sequence
integrated circuit
output
delay chain
supplied
Prior art date
Application number
KR1019900017312A
Other languages
English (en)
Inventor
허만 보스 피터
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910008731A publication Critical patent/KR910008731A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

고속 스태틱 램
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 64Kx4메모리의 기능상의 블록도.
제6도는 리셋트할 수 있는 데이타 입력 지연 버퍼.

Claims (7)

  1. 기록모드 또는 판독 모드를 제어하기 위한 제어수단, 메모리 셀의 적어도 한 열, 상기 열의 한 셀을 선택적으로 주소 지정하기 위한 제1어드레싱 수단과, 임의의 상기 열에 대하여; -상기 열에 세로로 인접한 비트라인 및 반전 비트라인; -상기 한 셀에 저장하기 위하여 데이타 비트를 수신하기 위한 입력수단; -상기 입력수단에 의해 공급되고, 상호 논리적으로 역인 데이타 출력을 갖는 버퍼링 수단; -상기 데이타 출력에 의해 공급되는 제1및 제2의 상호 동일한 지연 체인을 포함하여 이루어지며, 각각의 상기 지연 체인은 선택적인 인버터/게이트 계열 회로의 제1스퀸스 및 적어도 하나의 인버터의 상기 제1스퀸스에 의해 공급되는 제2시퀸스를 가지며, 상기 비트 라인은 상기 제1라인 체인의 상기 제2시퀸스에 의해 공급되며, 상기 반전된 비트 라인은 상기 제2지연 체인의 상기 제2시퀸스에 의해 공급되며, 임의의 상기 게이트는 제2시퀸스의 출력에서 임의의 연속 셀렉트 상태 이전에 디셀렉트 상태를 발생시키는 제1신호에 적용할 수 있는 액티브 입력 신호와 반대되는 리셋트 신호를 수신하는 집적 회로 스태틱 램.
  2. 제1항에 있어서, 상기 리셋트 신호는 상기 버퍼링 수단으로부터 데이타 출력에 의해 직접 발생되는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서, 상기 버퍼링 수단의 출력과 상기 제1 및 제2지연 체인의 입력 사이의 크로스 결합된 게이트 쌍으로 이루어지는 집적 회로 메모리.
  4. 제1 내지 3항중 임의의 항에 있어서, 단조 증가하는 사이즈에 따라 디멘션되는 상기 제2순서의 인버터들을 특징으로 하는 집적회로.
  5. 제1 내지 4항중 임의의 항에 있어서, 임의의 상기 제1순서의 임의의 디바이스가 출력 MOS 축전지 노드와 함께 제공되는 것을 특징으로 하는 집적회로.
  6. 제1 내지 5항중 임의의 항에 있어서, 상기 제1순서의 임의의 디바이스가 축전기의 인버터 및 게이트 사이의 결합에서 중간 MOS축전기와 함께 제공되는 것을 특징으로 하는 집적회로.
  7. 제1 내지 6항중 임의의 항에 있어서, 상기 지연 체인으로부터의 임의의 출력 극성이 상기 지연 체인을 공급하는 버퍼링 수단의 출력 극성에 해당하는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017312A 1989-10-30 1990-10-29 고속 스태틱 램 KR910008731A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89202733A EP0425734B1 (en) 1989-10-30 1989-10-30 Fast static random access memory
EP89202733.5 1989-10-30

Publications (1)

Publication Number Publication Date
KR910008731A true KR910008731A (ko) 1991-05-31

Family

ID=8202493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017312A KR910008731A (ko) 1989-10-30 1990-10-29 고속 스태틱 램

Country Status (5)

Country Link
US (1) US5227998A (ko)
EP (1) EP0425734B1 (ko)
JP (1) JPH03154294A (ko)
KR (1) KR910008731A (ko)
DE (1) DE68925360T2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363686B1 (ko) * 2000-05-09 2002-12-05 심연숙 정제형 부산물 비료 제조 방법
KR20030039511A (ko) * 2001-11-13 2003-05-22 안동호 비료의 제조방법
KR20030063520A (ko) * 2002-01-22 2003-07-31 안필교 마사토를 이용한 유기질 비료 및 그 제조방법
KR102398878B1 (ko) * 2021-10-12 2022-05-17 경상북도(보건환경연구원장) 가축분뇨 악취 저감을 위한 커피박의 활용

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303191A (en) * 1992-01-23 1994-04-12 Motorola, Inc. Memory with compensation for voltage, temperature, and processing variations
US5713005A (en) * 1995-02-10 1998-01-27 Townsend And Townsend And Crew Llp Method and apparatus for pipelining data in an integrated circuit
US8588020B2 (en) * 2011-11-16 2013-11-19 United Microelectronics Corporation Sense amplifier and method for determining values of voltages on bit-line pair

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586167A (en) * 1983-01-24 1986-04-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US4567579A (en) * 1983-07-08 1986-01-28 Texas Instruments Incorporated Dynamic memory with high speed nibble mode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363686B1 (ko) * 2000-05-09 2002-12-05 심연숙 정제형 부산물 비료 제조 방법
KR20030039511A (ko) * 2001-11-13 2003-05-22 안동호 비료의 제조방법
KR20030063520A (ko) * 2002-01-22 2003-07-31 안필교 마사토를 이용한 유기질 비료 및 그 제조방법
KR102398878B1 (ko) * 2021-10-12 2022-05-17 경상북도(보건환경연구원장) 가축분뇨 악취 저감을 위한 커피박의 활용

Also Published As

Publication number Publication date
DE68925360D1 (de) 1996-02-15
EP0425734B1 (en) 1996-01-03
US5227998A (en) 1993-07-13
JPH03154294A (ja) 1991-07-02
DE68925360T2 (de) 1996-07-25
EP0425734A1 (en) 1991-05-08

Similar Documents

Publication Publication Date Title
EP0090590B1 (en) Semiconductor memory device
US4300213A (en) Memory circuit with increased operating speed
KR890017706A (ko) 다이나믹형 반도체 기억장치
US4754433A (en) Dynamic ram having multiplexed twin I/O line pairs
KR940020414A (ko) 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법
KR890015272A (ko) 스태틱형 ram
KR880003328A (ko) 반도체 메모리장치
JPH0456399B2 (ko)
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR860003604A (ko) 반도체 메모리 장치
IE51610B1 (en) A static type random access memory
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
US6067273A (en) Semiconductor memory burst length count determination detector
US4858188A (en) Semiconductor memory with improved write function
KR910008731A (ko) 고속 스태틱 램
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR860006790A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
CA1174762A (en) Semiconductor ram device
KR970012778A (ko) 반도체기억장치
KR0155986B1 (ko) 반도체 기억장치
JPH01119982A (ja) スタティック型ランダムアクセスメモリ
EP0083195A2 (en) Decoder circuit for a semiconductor device
KR950015394A (ko) 스태틱 랜덤 억세스 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee