KR940020414A - 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법 - Google Patents

다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법 Download PDF

Info

Publication number
KR940020414A
KR940020414A KR1019940001963A KR19940001963A KR940020414A KR 940020414 A KR940020414 A KR 940020414A KR 1019940001963 A KR1019940001963 A KR 1019940001963A KR 19940001963 A KR19940001963 A KR 19940001963A KR 940020414 A KR940020414 A KR 940020414A
Authority
KR
South Korea
Prior art keywords
circuit
address
output
bit
coupled
Prior art date
Application number
KR1019940001963A
Other languages
English (en)
Other versions
KR100263273B1 (ko
Inventor
씨. 파리스 마이클
Original Assignee
로버트 엘. 가워
유나이티드 메모리스 인코포레이티드
이와자끼 히데히꼬
닛데쓰 세미콘덕터 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 엘. 가워, 유나이티드 메모리스 인코포레이티드, 이와자끼 히데히꼬, 닛데쓰 세미콘덕터 가부시기가이샤 filed Critical 로버트 엘. 가워
Publication of KR940020414A publication Critical patent/KR940020414A/ko
Application granted granted Critical
Publication of KR100263273B1 publication Critical patent/KR100263273B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 보다 적은 메모리셀을 엑세스하여 전력을 절약하거나, 또는 보다 많은 메모리셀을 어드레스에 넣어 리프레시시간을 줄이기 위하여 입력 리프레시어드레스를 변화시키는 메모리장치회로에 관한 것이다. 이 회로는 특정한 메로리비트를 블록킹한 후, 활성 비트를 이들의 위치에서 어드레스디코더로 치환하는 간단한 트랜지스터 구성으로 이루어진다. 이 회로는 또한 리프레시모드를 입력하는 메로리장치에 응답하는 콘트롤러를 포함한다. 장치가 리프레시모드에서 사용되면, 어드레스비트는 완전한 사용자 제어를 위하여 어드레스비트를 블록킹시키지 않고 어드레스디코더에 보낼 수 있다.

Description

다이나믹 램(DRAM) 가변 행선택회로와 그 출력제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 회로의 블록다이어그램,
제4도는 제3도의 다이어그램의 제1실시예.

Claims (19)

  1. 복수의 어드레스비트와 제어신호를 수신하도록 연결된 입력을 가지고, 또한 출력을 가지며, 어드레스비트중 최소한 1개는 상기 제어신호에 응답하여 블록킹 또는 통과되는 가변 비트선택회로와, 상기 출력을 수신하여 메모리데이터로의 엑세스를 가능하게 하도록 연결된 어드레스디코더로 이루어지는 것을 특징으로 하는 집적회로용 비트선택회로.
  2. 제1항에 있어서, 또한 상기 어드레스비트를 수신하여 래치하고, 상기 가변 비트선택회로에 어드레스비트를 공급하도록 연결된 어드레스래치로 이루어지는 것을 특징으로 하는 집적회로용 비트선택회로.
  3. 제1항에 있어서, 또한 상기 가변 비트선택회로의 출력과 허용신호를 수신하도록 연결된 출력허용회로로 이루어지고, 이 출력허용회로에서는 허용신호에 응답하여 출력을 상기 어드레스디코더로 보내는 것을 특징으로 하는 집적회로용 비트선택회로.
  4. 제1항에 있어서, 상기 가변 비트선택회로는 최소한 1개의 블록킹된 어드레스비트를 활성신호로 치환하는 것을 특징으로 하는 집적회로용 비트선택회로.
  5. 제1항에 있어서, 상기 가변 비트선택회로는 최소한 1개의 어드레스비트와 제어신호를 수신하도록 연결된 최소한 1개의 블록/패스소자를 포함하고, 최소한 1개의 블록/패스소자는 제어신호에 응답하여 최소한 1개의 어드레스비트를 블록킹하거나 통과시키는 것을 특징으로 하는 집적회로용 비트선택회로.
  6. 제1항에 있어서, 또한 허용신호를 수신하도록 연결되며 가변 비트선택회로에 연결된 가변 비트선택콘트롤러로 이루어지고, 이 가변 비트선택콘트롤러는 허용신호에 응답하여 최소한 1개의 허용신호를 상기 가변 비트선택회로에 공급하는 것을 특징으로 하는 집적회로용 비트선택회로.
  7. 제5항에 있어서, 최소한 1개의 블록/패스소자는 각각 제어전극과 소스-드레인경로를 가지는 선택트랜지스터와 풀업트랜지스터를 포함하고, 선택 및 풀업트랜지스터의 제어전극은 상기 제어신호에 연결되고, 선택트랜지스터의 소스-드레인경로는 최소한 1개의 어드레스비트를 수신하도록 연결되며 출력라인에 연결되고, 상기 최소한 1개의 어드레스비트는 제어신호의 제1의 상태에 응답하여 출력라이네 선택적으로 연결되고, 풀업트랜지스터의 소스-드레인경로는 전원 및 출력라인에 연결되고, 제어신호의 제2의 상태에 응답하여 전원을 출력라인에 선택적으로 연결시키는 것을 특징으로 하는 집적회로용 비트선택회로.
  8. 출력을 공급하기 위하여 복수의 어드레스비트중 상기 제어신호에 응답하여 블록킹되거나 통과되는 최소한 1개의 어드레스비트와 제어신호를 수신하도록 연결된 가변 비트선택회로를 포함하는 복수의 어드레스비트를 수신하도록 연결된 복수의 어드레스버퍼와, 메모리데이터로의 액세스를 허용하기 위하여 출력을 수신하도록 연결된 어드레스디코더로 이루어지는 것을 특징으로 하는 메모리용 비트선택회로.
  9. 제8항에 있어서, 상기 가변 비트선택회로는 최소한 1개의 어드레스비트와 제어신호를 수신하도록 연결된 최소한 1개의 블록/패스소자를 포함하고, 최소한 1개의 블록/패스소자는 제어신호에 응답하여 최소한 1개의 어드레스비트를 블록킹하거나 통과시키는 것을 특징으로 하는 메모리용 비트선택회로.
  10. 제8항에 있어서, 상기 가변 비트선택회로는 최소한 1개의 블록킹된 어드레스비트를 활성신호로 치환하는 것을 특징으로 하는 메모리용 비트선택회로.
  11. 제8항에 있어서, 상기 회로는 메모리의 행어드레스에 대하여 사용되는 것을 특징으로 하는 메모리용 비트선택회로.
  12. 제9항에 있어서, 최소한 1개의 블록/패스소자는 각각 제어전극과 소스-드레인경로를 가지는 선택트랜지스터와 풀업트랜지스터를 포함하고, 선택 및 풀업트랜지스터의 제어전극은 상기 제어신호에 연결되고, 선택트랜지스터의 소스-드레인경로는 최소한 1개의 어드레스비트를 수신하도록 연결되며 출력라인에 연결되고, 상기 최소한 1개의 어드레스비트는 제어신호의 제1의 상태에 응답하여 출력라인에 선택적으로 연결되고, 풀업트랜지스터 소스-드레인경로는 전원 및 출력라인에 연결되고, 제어신호의 제2의 상태에 응답하여 전원을 출력라인에 선택적으로 연결시키는 것을 특징으로 하는 메모리용 비트선택회로.
  13. 제8항에 있어서, 또한 최소한 1개의 신호를 수신하도록 연결되며 가변 비트선택회로에 연결된 가변 비트선택콘트롤러로 이루어지고 이 가변 비트선택콘트롤러는 최소한 1개의 신호에 응답하여 최소한 1개의 허용신호를 상기 가변 비트선택회로에 공급하는 것을 특징으로 하는 메모리용 비트선택회로.
  14. 복수의 어드레스비트를 수신하도록 연결된 버퍼회로와, 상기 버퍼래치회로의 출력을 수신하도록 연결된 버퍼래치회로와, 상기 버퍼래치회로의 출력을 수신하도록 연결된 가변 비트선택되회로와, 상기 가변 비트선택회로의 출력을 수신하도록 연결된 버퍼출력허용회로와, 상기 버퍼출력허용회로의 출력을 수신하고, 상기 가변 비트선택회로의 출력에 응답하여 메모리데이터로의 액세스를 허용하는 출력을 공급하도록 연결된 어드레스디코더회로로 이루어지는 것을 특징으로 하는 집적회로용 비트선택회로.
  15. 제14항에 있어서, 상기 가변 비트선택회로는 메모리장치의 리프레시모드에 응답하는 최소한 1개의 신호를 수신하도록 연결된 가변 비트선택콘트롤러를 포함하고, 리프레시모드에 응답하여 상기 가변 비트선택회로에 제어신호를 공급하는 것을 특징으로 하는 집적회로용 비트선택회로.
  16. 제어전극과 소스-드레인경로를 가지는 최소한 1개의 선택트랜지스터로서, 이 선택트랜지스터의 제어전극은 제어신호에 연결되고, 선택트랜지스터의 소스-드레인경로을 최소한 1개의 어드레스비트를 수신하도록 연결되며 출력라인에 연결되고, 최소한 1개의 어드레스비트는 제어신호의 제1의 상태에 응답하여 출력라인에 선택적으로 연결되는 최소한 1개의 선택트랜지스터와, 제어전극과 소스-드레인경로를 가지는 최소한 1개의 풀업트랜지스터로서, 이 풀업트랜지스터의 제어전극은 상기 제어신호를 연결되면 출력라인에 연결되고, 제어신호의 제2의 상태에 응답하여 다른 신호를 출력라인에서 선택적으로 연결시키는 최소한 1개의 풀업트랜지스터로 이루어지는 것을 특징으로 하는 가변 비트선택회로.
  17. 제16항에 있어서, 또한 최소한 1개의 어드레스비트를 수신하도록 연결되고, 상기 최소한 1개의 선택트랜지스터에 연결된 어드레스버퍼와, 출력라인에 연결되고, 디코드된 출력을 공급하는 디코더회로로 이루어지는 것을 특징으로 하는 가변 비트선택회로.
  18. 제어신호의 제1의 상태에 응답하여 모든 어드레스비트를 통과시키고, 제어신호의 제2의 상태에 응답하여 어드레스비트중 최소한 1개를 블록킹하고, 임의의 블록킹된 어드레스비트를 신호로 치환하는 단계로 이루어지는 것을 특징으로 하는 어드레스회로의 출력제어방법.
  19. 제18항에 있어서, 또한 상기 통과단계 또는 블록킹단계 전에 상기 어드레스비트를 버퍼저장 및 래치하고, 상기 통과 또는 치환된 어드레스비트를 어드레스로 디코드하고, 디코드된 어드레스에 해당하는 메모리셀을 액세스하는 단계로 이루어지는 것을 특징으로 하는 어드레스회로의 출력제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001963A 1993-02-04 1994-02-03 다이나믹램(dram) 가변행선택회로와그 출력제어방법 KR100263273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/013,333 US5331601A (en) 1993-02-04 1993-02-04 DRAM variable row select
US13,333 1993-02-04

Publications (2)

Publication Number Publication Date
KR940020414A true KR940020414A (ko) 1994-09-16
KR100263273B1 KR100263273B1 (ko) 2000-08-01

Family

ID=21759428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001963A KR100263273B1 (ko) 1993-02-04 1994-02-03 다이나믹램(dram) 가변행선택회로와그 출력제어방법

Country Status (5)

Country Link
US (1) US5331601A (ko)
EP (1) EP0609577B1 (ko)
JP (1) JPH06318393A (ko)
KR (1) KR100263273B1 (ko)
DE (1) DE69322947T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257233A (en) * 1990-10-31 1993-10-26 Micron Technology, Inc. Low power memory module using restricted RAM activation
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US5497355A (en) * 1994-06-03 1996-03-05 Intel Corporation Synchronous address latching for memory arrays
JP2576425B2 (ja) * 1994-10-27 1997-01-29 日本電気株式会社 強誘電体メモリ装置
EP0745998B1 (en) * 1995-05-31 2004-01-02 United Memories, Inc. Circuit and method for accessing memory cells of a memory device
US5623450A (en) * 1995-09-08 1997-04-22 International Business Machines Corporation Conditional recharge for dynamic logic
KR100190373B1 (ko) * 1996-02-08 1999-06-01 김영환 리드 패스를 위한 고속 동기식 메모리 장치
JPH09306168A (ja) * 1996-05-14 1997-11-28 Mitsubishi Electric Corp 半導体記憶装置
IL121044A (en) * 1996-07-15 2000-09-28 Motorola Inc Dynamic memory device
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
US6738861B2 (en) * 2001-09-20 2004-05-18 Intel Corporation System and method for managing data in memory for reducing power consumption
US6608783B2 (en) 2001-12-27 2003-08-19 Infineon Technologies North America Corp. Twisted bit-line compensation
US6570794B1 (en) 2001-12-27 2003-05-27 Infineon Technologies North America Corp. Twisted bit-line compensation for DRAM having redundancy
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
EP1408510A3 (en) * 2002-05-17 2005-05-18 Matsushita Electric Industrial Co., Ltd. Memory control apparatus, method and program
US6665224B1 (en) 2002-05-22 2003-12-16 Infineon Technologies Ag Partial refresh for synchronous dynamic random access memory (SDRAM) circuits
US6862238B1 (en) 2003-09-25 2005-03-01 Infineon Technologies Ag Memory system with reduced refresh current
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7158434B2 (en) * 2005-04-29 2007-01-02 Infineon Technologies, Ag Self-refresh circuit with optimized power consumption
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
CN109817257B (zh) * 2018-12-27 2020-10-13 西安紫光国芯半导体有限公司 一种动态存储器刷新操作下的省电方法和动态存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152096A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 半導体記憶装置
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
EP0484760A3 (en) * 1990-11-08 1992-07-15 Kabushiki Kaisha Toshiba Memory refresh control system upon connection of extension unit
US5148546A (en) * 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells

Also Published As

Publication number Publication date
EP0609577A3 (en) 1995-07-19
DE69322947D1 (de) 1999-02-18
EP0609577B1 (en) 1999-01-07
JPH06318393A (ja) 1994-11-15
EP0609577A2 (en) 1994-08-10
US5331601A (en) 1994-07-19
KR100263273B1 (ko) 2000-08-01
DE69322947T2 (de) 1999-09-09

Similar Documents

Publication Publication Date Title
KR940020414A (ko) 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법
US5301144A (en) Semiconductor memory device having a decoding circuit for reducing electric field stress applied to memory cells
KR890017706A (ko) 다이나믹형 반도체 기억장치
JPH0522997B2 (ko)
KR860004409A (ko) 반도체 기억장치
KR930001220A (ko) 반도체 메모리 장치
US5229971A (en) Semiconductor memory device
KR860003603A (ko) 반도체 메모리
KR880003328A (ko) 반도체 메모리장치
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
US5455795A (en) Semiconductor memory device
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR930003159A (ko) 반도체 기억장치
KR970012778A (ko) 반도체기억장치
KR880004376A (ko) 반도체 기억장치
KR900003894A (ko) 집적 반도체회로
KR960042732A (ko) 반도체 메모리 셀
KR970016535A (ko) 어드레스 디코더
US5894442A (en) Semiconductor memory device equipped with an equalizing control circuit having a function of latching an equalizing signal
KR910008731A (ko) 고속 스태틱 램
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
KR950034252A (ko) 반도체 기억장치
KR850008238A (ko) 반도체 기억장치
KR940007886A (ko) 멀티포트 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 14

EXPY Expiration of term