KR910006855A - 인터럽트 제어회로 - Google Patents

인터럽트 제어회로 Download PDF

Info

Publication number
KR910006855A
KR910006855A KR1019900014301A KR900014301A KR910006855A KR 910006855 A KR910006855 A KR 910006855A KR 1019900014301 A KR1019900014301 A KR 1019900014301A KR 900014301 A KR900014301 A KR 900014301A KR 910006855 A KR910006855 A KR 910006855A
Authority
KR
South Korea
Prior art keywords
holding means
request
holding
mode information
signal
Prior art date
Application number
KR1019900014301A
Other languages
English (en)
Other versions
KR930005771B1 (ko
Inventor
데츠로 와다
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910006855A publication Critical patent/KR910006855A/ko
Application granted granted Critical
Publication of KR930005771B1 publication Critical patent/KR930005771B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2231—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test interrupt circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음.

Description

인터럽트 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 인터럽트처리회로의 구체적인 구성을 나타낸 회로도.
제2도는 본 발명을 설명하기 위해 사용된 제어시스템의 기록상태를 나타낸 도면.
제4도는 상기 제3도에 나타낸 1칩 마이크로컴퓨터중 본 발명에 따른 인터럽트제어회로만을 추출해서 나타낸 블록도이다.

Claims (2)

  1. 복수의 인터럽트요구대상으로부터의 각 인터럽트요구신호를 각각 유지함과 더불어 내부버스상의 신호에 따라 유지내용을 설정할 수 있는 복수의 요구유지수단(21)과, 이 복수의 각 요구유지수단(21)에서 유지된 인터럽트요구신호의 우선순위를 결정하는 우선순위결정수단(23), 통상의 동작모드 및 검사모드를 구별하기 위한 모드정보를 유지하는 모드정보유지수단(22) 및, 상기 모드정보유지수단(22)에서 검사모드정보가 유지될 경우 상기 요구유지수단의 유지내용을 상기 내부버스상의 신호를 기초로 설정하는 제어수단(21)을 구비하여 구성된 것을 특징으로 하는 인터럽트제어회로.
  2. 복수의 인터럽트요구대상으로부터 각 인터럽트요구신호를 각각 유지하는 복수의 제1요구유지수단(34)과, 각각 내부버스상의 신호에 따라 유지내용을 설정할 수 있도록 된 복수의 제2요구유지수단(31), 상기 복수의 제1요구유지수단(34) 또는 복수의 제2요구유지수단(31)에서 유지된 인터럽트요구신호의 우선순위를 결정하는 우선순위결정수단(23), 통상의 동작모드 및 검사모드를 구별하기 위한 모드정보를 유지하는 모드정보유지수단(21) 및, 상기 모드정보유지수단에서 검사모드정보가 유지되어 있는 경우에는 상기 복수의 제2요구유지수단(31)만이 동작할 수 있도록 제어하는 제어수단(32,33,35)을 구비하여 구성된 것을 특징으로 하는 인터럽트제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014301A 1989-09-11 1990-09-11 인터럽트 제어회로 KR930005771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1234956A JPH0397036A (ja) 1989-09-11 1989-09-11 割込み制御回路
JP1-234956 1989-09-11

Publications (2)

Publication Number Publication Date
KR910006855A true KR910006855A (ko) 1991-04-30
KR930005771B1 KR930005771B1 (ko) 1993-06-24

Family

ID=16978894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014301A KR930005771B1 (ko) 1989-09-11 1990-09-11 인터럽트 제어회로

Country Status (3)

Country Link
EP (1) EP0417748A3 (ko)
JP (1) JPH0397036A (ko)
KR (1) KR930005771B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575608B1 (ko) * 1998-10-09 2006-09-28 매그나칩 반도체 유한회사 버스 제어회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3424693A (en) * 1992-01-02 1993-07-28 Amdahl Corporation Software control of hardware interruptions
KR100393765B1 (ko) * 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치
US5790871A (en) * 1996-05-17 1998-08-04 Advanced Micro Devices System and method for testing and debugging a multiprocessing interrupt controller
CN111552599B (zh) * 2020-04-26 2024-04-09 武汉精测电子集团股份有限公司 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统
CN114860630B (zh) * 2022-04-27 2023-04-18 深圳市洛仑兹技术有限公司 一种数字处理电路、信号处理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232236A (en) * 1975-09-05 1977-03-11 Toshiba Corp Testing device for interrupt processing circuit
JPS52156528A (en) * 1976-06-22 1977-12-27 Mitsubishi Electric Corp Micro-processor interruption controller
JPS63310035A (ja) * 1987-06-11 1988-12-19 Mitsubishi Electric Corp マイクロコンピユ−タ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575608B1 (ko) * 1998-10-09 2006-09-28 매그나칩 반도체 유한회사 버스 제어회로

Also Published As

Publication number Publication date
EP0417748A2 (en) 1991-03-20
KR930005771B1 (ko) 1993-06-24
EP0417748A3 (en) 1992-01-08
JPH0397036A (ja) 1991-04-23

Similar Documents

Publication Publication Date Title
KR900005311A (ko) 인터럽트제어장치
KR840006880A (ko) 전원 시스템(System)
KR890007157A (ko) 데이타 프로세서
KR870009298A (ko) 프로세서 선택시스템
KR860003556A (ko) 인터럽트 제어 시스템
KR920003174A (ko) 인터럽트 컨트롤러
KR840006092A (ko) 기억보호 검사방법 및 그 수행회로
KR900003720A (ko) 집적 회로 타이머
KR890009128A (ko) 통신제어 시스템
KR900006860A (ko) 메모리 시스템
KR900015008A (ko) 데이터 프로세서
KR910006855A (ko) 인터럽트 제어회로
DE3850293D1 (de) Hochverfügbares serielles Bussystem.
KR910001542A (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
KR880000859A (ko) 마이크로 프로세서
KR910006831A (ko) 마이크로컴퓨터와의 주변장치 접속용 제어기
KR940006014A (ko) 비교기를 갖는 타이머 회로
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR910008984A (ko) 스테레오 모우드 절환시 오동작 방지 방법
JPS63145538A (ja) デ−タ処理装置
SU364935A1 (ko)
KR910012953A (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
KR910010322A (ko) Rsa 알고리즘을 사용한 보안 모듈 회로
KR880000961A (ko) 영상 기억장치
KR900010554A (ko) 마이크로 프로세서의 폭주감시 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee