KR100575608B1

KR100575608B1 - 버스 제어회로

Info

Publication number: KR100575608B1
Application number: KR1019980042268A
Authority: KR
Inventors: 전남일
Original assignee: 매그나칩 반도체 유한회사
Priority date: 1998-10-09
Filing date: 1998-10-09
Publication date: 2006-09-28
Also published as: KR20000025263A

Abstract

본 발명은 버스 제어회로에 관한 것으로, 종래의 비동기 응답모드 씨피유 시스템은 속도가 느린 외부장치를 액세스하기 위해서 씨피유가 시스템버스를 장기간 점유함에 따라 직접 메모리접근 제어기의 대기상태가 길어져 시스템이 다운되는 문제점이 있었다. 따라서, 본 발명은 시스템버스를 통해 제1제어신호 및 어드레스를 제1인터페이스부에 출력하여 제1외부장치와 데이터를 송수신하는 씨피유와; 상기 시스템버스를 통해 씨피유와 접속되어 제2인터페이스부를 통해 제2외부장치와 데이터를 송수신하는 직접 메모리접근 제어기와; 상기 씨피유와 직접 메모리접근 제어기의 시스템버스 사용을 제어하는 버스중재기로 구성되는 종래의 비동기 응답모드 씨피유 시스템에 있어서, 상기 제1외부장치의 동작속도가 느린 경우에 상기 씨피유의 제2제어신호에 의해 인에이블되어 상기 직접 메모리접근 제어기가 시스템버스의 사용을 요구할 때, 씨피유의 제1제어신호, 어드레스 및 데이터를 래치함과 아울러 시스템버스 사용을 차단하고, 상기 직접 메모리접근 제어기가 시스템버스의 사용을 완료하면, 상기 래치된 제1제어신호, 어드레스 및 데이터를 통해 씨피유가 제1외부장치의 액세스를 계속하여 수행하도록 제어하는 리트랙트 제어부로 구성되는 버스 제어회로를 제공하여 씨피유가 동작속도가 매우 느린 외부장치를 액세스할 때, 시스템버스의 리트랙트를 통해 시스템이 다운되는 것을 방지할 수 있는 효과가 있다.

Description

버스 제어 회로{Bus control circuit}

본 발명은 버스 제어회로에 관한 것으로, 특히 비동기

응답모드(asynchronous response mode : ARM) 씨피유를 이용하는 시스템에서 버스의 리트랙트(retract)를 제어하기에 적당하도록 한 버스 제어회로에 관한 것이다.

일반적으로, 씨피유가 버스를 점유하여 동작속도가 매우 느린 외부장치를 액세스(access)하고 있을때, 직접 메모리접근 제어기(direct memory access controller : DMAC)가 버스의 사용을 요구하여 일정한 시간이 지나게 되면 시스템이 다운(down)되는 현상이 발생한다. 이와같은 종래의 비동기 응답모드 씨피유 시스템을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 비동기 응답모드 씨피유 시스템의 블록도로서, 이에 도시한 바와같이 시스템버스를 통해 제어신호(CS) 및 어드레스(ADD)를 입출력 인터페이스부(3)에 출력하여 외부장치(2)와 데이터(DATA)를 송수신하는 씨피유(1)와; 상기 시스템버스를 통해 씨피유(1)와 접속되어 입출력 인터페이스부(6)를 통해 다른

외부장치(5)와 데이터(DATA)를 송수신하는 직접 메모리접근 제어기(4)와; 상기 씨피유(1)와 직접 메모리접근 제어기(4)의 시스템버스 사용을 제어하는

버스중재기(7)로 구성되며, 미설명부호 'REQ,GNT'는 시스템버스의 사용 요구신호 및 허가신호이다. 이하, 상기한 바와같은 종래 비동기 응답모드 씨피유 시스템의 동작을 설명한다.

먼저, 씨피유(1)가 입출력 인터페이스부(3)를 통해 외부장치(2)를 액세스하는 경우에는 버스중재기(7)를 통해 시스템버스의 사용을 요구한다.

상기 버스중재기(7)로부터 시스템버스의 사용이 허가되면, 씨피유(1)는 시스템버스를 통해 제어신호(CS) 및 어드레스(ADD)를 입출력 인터페이스부(3)에 출력한다.

이때, 입출력 인터페이스부(3)는 읽기동작의 경우에는 어드레스(ADD)를 외부장치(2)에 출력하여 그 외부장치(2)로부터 해당 데이터(DATA)를 입력받아 시스템버스를 통해 씨피유(1)에 출력하고, 쓰기동작의 경우에는 씨피유(1)로부터 시스템버스에 실린 어드레스(ADD) 및 데이터(DATA)를 외부장치(2)에 출력하여 외부장치(2)의 해당영역에 쓰기동작을 수행하며, 외부장치(2)는 입출력 인터페이스부(3)를 통해 제어신호(WAIT)를 씨피유(1)에 출력하여 동작이 계속되고 있음을 알린다.

상기한 바와같이 씨피유(1)가 시스템버스를 점유하여 외부장치(2)를 액세스하는 동안에 상기 외부장치(5)가 입출력 인터페이스부(6)를 통해 시스템버스의 사용을 요구하게 되면, 직접 메모리접근 제어기(4)는 버스중재기(7)에 시스템버스의 사용을 요구하는데, 이때 버스중재기(7)는 상기 씨피유(1)의 시스템버스 사용이 완료될때까지 직접 메모리접근 제어기(4)의 시스템버스 사용을 대기시킨다.

이후, 상기 씨피유(1)의 시스템버스 사용이 완료되면, 버스중재기(7)는 직접 메모리접근 제어기(4)에 시스템버스의 사용을 허가한다.

그러나, 상기한 바와같은 종래의 비동기 응답모드 씨피유 시스템은 동작속도가 매우 느린 외부장치를 액세스하기 위해서는 씨피유가 시스템버스를 장기간 점유하게 됨에 따라 직접 메모리접근 제어기의 대기상태가 길어지게 되면 시스템이 다운되는 문제점이 있었다.

본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한

것으로, 본 발명의 목적은 씨피유가 동작속도가 매우 느린 외부장치를 액세스할

때, 시스템버스의 리트랙트를 통해 시스템이 다운되는 것을 방지할 수 있는 버스 제어회로를 제공하는데 있다.

상기한 바와같은 본 발명의 목적은 시스템버스를 통해 제1제어신호 및 어드레스를 제1인터페이스부에 출력하여 제1외부장치와 데이터를 송수신하는 씨피유와; 상기 시스템버스를 통해 씨피유와 접속되어 제2인터페이스부를 통해 제2외부장치와 데이터를 송수신하는 직접 메모리접근 제어기와; 상기 씨피유와 직접 메모리접근 제어기의 시스템버스 사용을 제어하는 버스중재기로 구성되는 종래의 비동기 응답모드 씨피유 시스템에 있어서, 상기 제1외부장치의 동작속도가 느린 경우에 상기 씨피유의 제2제어신호에 의해 인에이블되어 상기 직접 메모리접근 제어기가 시스템버스의 사용을 요구할 때, 씨피유의 제1제어신호, 어드레스 및 데이터를 래치함과 아울러 시스템버스 사용을 차단하고, 상기 직접 메모리접근 제어기가 시스템버스의 사용을 완료하면, 상기 래치된 제1제어신호, 어드레스 및 데이터를 통해 씨피유가 제1외부장치의 액세스를 계속하여 수행하도록 제어하는 리트랙트 제어부로 구성함으로써 달성되는 것으로, 본 발명에 의한 버스 제어회로의 일 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명의 일 실시예를 보인 블록구성도로서, 이에 도시한 바와같이 시스템버스를 통해 제어신호(CS1) 및 어드레스(ADD)를 입출력 인터페이스부(3)에 출력하여 외부장치(2)와 데이터(DATA)를 송수신하는 씨피유(1)와; 상기 시스템버스를 통해 씨피유(1)와 접속되어 입출력 인터페이스부(6)를 통해 다른 외부장치(5)와 데이터(DATA)를 송수신하는 직접 메모리접근 제어기(4)와; 상기 씨피유(1)와 직접 메모리접근 제어기(4)의 시스템버스 사용을 제어하는 버스중재기(7)로 구성되는 종래의 비동기 응답모드 씨피유 시스템에 있어서, 상기 외부장치(2)의 동작속도가 느린 경우에 씨피유(1)의 제어신호(CS2)에 의해 인에이블되어 상기 직접 메모리접근 제어기(4)가 시스템버스의 사용을 요구할 때, 씨피유(1)의 어드레스(ADD)와 데이터(DATA)를 래치함과 아울러 시스템버스 사용을 차단하고, 상기 직접 메모리접근 제어기(4)가 시스템버스의 사용을 완료하면, 상기 래치된 어드레스(ADD)와 데이터(DATA)를 통해 씨피유(1)가 외부장치(2)의 액세스를 계속하여 수행하도록 제어하는 리트랙트 제어부(10)로 구성되며, 미설명부호 'REQ,GNT'는 종래와 마찬가지로 시스템버스 사용 요구신호 및 허가신호이다. 이하, 상기한 바와같은 본 발명의 일 실시예에 대한 동작을 설명한다.

기본적으로, 씨피유(1)와 직접 메모리접근 제어기(4)가 입출력 인터페이스부(3,6)를 통해 외부장치(2,5)를 액세스하는 동작은 종래와 동일하며, 종래의 문제점에 제시한 바와같이 동작속도가 매우 느린 외부장치(2)를 액세스하기 위해서 씨피유(1)가 시스템버스를 장기간 점유하는 동안에 직접 메모리접근 제어기(4)가 시스템버스의 사용을 요구하는 경우를 살펴보면 다음과 같다.

먼저, 씨피유(1)는 외부장치(2)의 동작속도가 매우 느린경우에 제어신호(CS2)를 통해 리트랙트 제어부(10)를 인에이블 시키고, 종래에 설명한 바와같이 입출력 인터페이스부(3)를 통해 외부장치(2)를 액세스한다.

이때, 직접 메모리접근 제어기(4)로부터 외부장치(5)에 대한 시스템버스의 사용이 요구되면, 상기 리트랙트 제어부(10) 내부의 카운터가 동작하여 셋팅된 시간이 흐른뒤에 시스템버스를 통해 상기 씨피유(1)로부터 입력되고 있는 제어신호(CS1), 어드레스(ADD) 및 데이터(DATA)를 래치하고, 씨피유(1)에 시스템버스의 리트랙트를 요구하는 신호를 출력하여 씨피유(1)의 시스템버스 사용을 차단한다.

상기 리트랙트 제어부(10)에 의해 씨피유(1)의 시스템버스 사용이 차단되면, 버스중재기(7)를 통해 직접 메모리접근 제어기(4)가 시스템버스를 사용하여 입출력 인터페이스(6)를 통해 외부장치(5)를 액세스한다.

상기 리트랙트 제어부(10)는 직접 메모리접근 제어기(4)의 동작이 완료되면, 래치된 씨피유(1)의 제어신호(CS1), 어드레스(ADD) 및 데이터(DATA)를 통해 외부장치(2)의 액세스를 계속하여 수행하도록 제어한다.

상기한 바와같은 본 발명에 의한 버스 제어회로는 씨피유가 동작속도가 매우 느린 외부장치를 액세스할 때, 시스템버스의 리트랙트를 통해 시스템이 다운되는 것을 방지할 수 있는 효과가 있다.

도1은 종래 비동기 응답모드 씨피유 시스템의 블록도.

도2는 본 발명의 일 실시예를 보인 블록도.

***도면의 주요 부분에 대한 부호의 설명***

1:씨피유 2,5:외부장치

3,6:입출력 인터페이스부 4:직접 메모리접근 제어기

7:버스중재기 10:리트랙트 제어부

Claims

시스템버스를 통해 제1제어신호 및 어드레스를 제1인터페이스부에 출력하여 제1외부장치와 데이터를 송수신하는 씨피유와; 상기 시스템버스를 통해 상기 씨피유와 접속되어 제2인터페이스부를 통해 제2외부장치와 데이터를 송수신하는 직접 메모리접근 제어기와; 상기 씨피유와 상기 직접 메모리접근 제어기의 시스템버스 사용을 제어하는 버스중재기로 구성되는 종래의 비동기 응답모드 씨피유 시스템에 있어서, 상기 제1외부장치의 동작속도가 느린 경우에 상기 씨피유의 제2제어신호에 의해 인에이블되어 상기 직접 메모리접근 제어기가 시스템버스의 사용을 요구할 때, 상기 씨피유의 제1제어신호, 어드레스 및 데이터를 래치함과 아울러 상기 씨피유의 시스템버스 사용을 차단하고, 상기 직접 메모리접근 제어기가 시스템버스의 사용을 완료하면, 상기 래치된 제1제어신호, 어드레스 및 데이터를 통해 상기 씨피유가 상기 제1외부장치의 액세스를 계속하여 수행하도록 제어하는 리트랙트 제어부로 구성되는 것을 특징으로 하는 버스 제어회로.