JPS63191398A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63191398A JPS63191398A JP62021834A JP2183487A JPS63191398A JP S63191398 A JPS63191398 A JP S63191398A JP 62021834 A JP62021834 A JP 62021834A JP 2183487 A JP2183487 A JP 2183487A JP S63191398 A JPS63191398 A JP S63191398A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- address
- dynamic memory
- access
- access signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にダイナミックメモＩ
Ｊ ｔ−有する情報処理装置に関するものである。
Ｊ ｔ−有する情報処理装置に関するものである。
従来、この種のダイナミックメモリを有する情報処理装
置は、第２図に示される様な構成になっている。通常、
ダイナミックメモリ２０５へのデータの入出力はパス２
０６より行なわれる。まず。
置は、第２図に示される様な構成になっている。通常、
ダイナミックメモリ２０５へのデータの入出力はパス２
０６より行なわれる。まず。
通常のメモリアクセス信号がアービタ回路２０３へ送出
され、調停後パス２０６からのメモリアクセス信号が許
可されると、セレクタ２０４はパス２０６側へ切替えら
れ、パス２０６からのアドレスがダイナミックメモリ２
０５へ与えられることによシ、該当するダイナミックメ
モリ２０５のアドレスにあるデータの入出力が行なわれ
る。
され、調停後パス２０６からのメモリアクセス信号が許
可されると、セレクタ２０４はパス２０６側へ切替えら
れ、パス２０６からのアドレスがダイナミックメモリ２
０５へ与えられることによシ、該当するダイナミックメ
モリ２０５のアドレスにあるデータの入出力が行なわれ
る。
ここで、タイマ２０１は所定周期毎にリフレッシュ要求
信号を出力している。この信号は、リフレッシュアドレ
スカウンタ２０２へ通知される。
信号を出力している。この信号は、リフレッシュアドレ
スカウンタ２０２へ通知される。
又、このリフレッシュ要求信号は、直接、リフレッシュ
アクセス信号としてアービタ回路２０３へ通知される。
アクセス信号としてアービタ回路２０３へ通知される。
リフレッシュアドレスカウンタ２０２はリフレッシュ要
求信号を受けると、現在保持しているリフレッシュアド
レスを次のりフレッシュアドレスへ変更する。アービタ
回路２０３は、リフレッシュアクセス信号と通常のメモ
リアクセス信号によるダイナミックメモリ２０５に対す
るアクセス調停を行なう。アービタ回路２０３がリフレ
ッシュアクセス信号を許可すると、セレクタ２０４はり
フレッシュアドレスカウンタ２０２側へ切替えられ、リ
フレッシュすべきリフレッシュアドレスがダイナミック
メモリ２０５へ与えラレ。
求信号を受けると、現在保持しているリフレッシュアド
レスを次のりフレッシュアドレスへ変更する。アービタ
回路２０３は、リフレッシュアクセス信号と通常のメモ
リアクセス信号によるダイナミックメモリ２０５に対す
るアクセス調停を行なう。アービタ回路２０３がリフレ
ッシュアクセス信号を許可すると、セレクタ２０４はり
フレッシュアドレスカウンタ２０２側へ切替えられ、リ
フレッシュすべきリフレッシュアドレスがダイナミック
メモリ２０５へ与えラレ。
リフレッシュが行なわれる。
〔発明が解決しようとする問題点〕
上述した従来の情報処理装置は、一定周期毎に必らずダ
イナミックメモリのリフレッシュがなされるので、ダイ
ナミックメモリの使用効率を落とし、情報処理装置の性
能を低下させるという欠点がある。
イナミックメモリのリフレッシュがなされるので、ダイ
ナミックメモリの使用効率を落とし、情報処理装置の性
能を低下させるという欠点がある。
本発明によるリフレッシュ動作を要するダイナミックメ
モ！７１０７’ｉ有する情報処理装置において、所定周
期毎にリフレッシュ要求信号を送出する手段１０１と、
前記りフレッシュ要求信号に応答して前記ダイナミック
メモリをリフレッシュすべきリフレッシュアドレスを送
出する手段１０２と、前記ダイナミックメモリへのデー
タ入出力アクセスがあったアドレスに対応するアドレス
情報を記憶すると共に該アドレス情報に対応する前記ダ
イナミックメモリのアドレスがリフレッシュされた後そ
のアドレス情報のみを消去する手段１０３と、該アドレ
ス情報に基づいて、前記リフレッシエアドレスが既にア
クセスされてｈるか否かを判定し、アクセスされていな
いと判定されたときにリフレッシュアクセス信号を送出
する手段１０４と、前記リフレッシュアクセス信号と通
常のメモリアクセス信号による前記ダイナミックメモリ
の使用権を調停するアービタ回路１０５とを有する。
モ！７１０７’ｉ有する情報処理装置において、所定周
期毎にリフレッシュ要求信号を送出する手段１０１と、
前記りフレッシュ要求信号に応答して前記ダイナミック
メモリをリフレッシュすべきリフレッシュアドレスを送
出する手段１０２と、前記ダイナミックメモリへのデー
タ入出力アクセスがあったアドレスに対応するアドレス
情報を記憶すると共に該アドレス情報に対応する前記ダ
イナミックメモリのアドレスがリフレッシュされた後そ
のアドレス情報のみを消去する手段１０３と、該アドレ
ス情報に基づいて、前記リフレッシエアドレスが既にア
クセスされてｈるか否かを判定し、アクセスされていな
いと判定されたときにリフレッシュアクセス信号を送出
する手段１０４と、前記リフレッシュアクセス信号と通
常のメモリアクセス信号による前記ダイナミックメモリ
の使用権を調停するアービタ回路１０５とを有する。
次に９本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
タイマ１０１は所定時間毎にリフレッシュ要求信号を送
出する為のタイマである。リフレッシュアドレスカウン
タ１０２はリフレッシュすべきリフレッシュアドレスを
保持しておシ、リフレッシュアクセス終了時に次のリフ
レッシュアドレスへ変更される。リフレッシュテーブル
１０３は全リフレッシュアドレス毎に１ピツトの情報を
記憶でき、ダイナミックメモリ１０７かりフレッシュ以
外でアクセスされた時そのアクセスアドレスに対応した
ピットをセットし、リフレッシュアクセスが実行された
時そのアクセスアドレスに対応したピットをリセットす
る。タイマ１０１がリフレッシュ要求信号を送出すると
、リフレッシュテーブル１０３よシリフレッシュアドレ
スカウンタ１０２の値に対応したピットの値が出力され
、リフレッシュ制御部１０４へ入力される。リフレッシ
ュ制御部１０４は前記ビット値がリセット状態であれば
、アービタ回路１０５ヘリフレツシユアクセス信号を送
出し、セット状態であれば、リフレッシ、７クセス信号
を送出せず１次のリフレッシュ要求信号がタイマ１０１
！ｊｉ）通知されるまで待つ。
出する為のタイマである。リフレッシュアドレスカウン
タ１０２はリフレッシュすべきリフレッシュアドレスを
保持しておシ、リフレッシュアクセス終了時に次のリフ
レッシュアドレスへ変更される。リフレッシュテーブル
１０３は全リフレッシュアドレス毎に１ピツトの情報を
記憶でき、ダイナミックメモリ１０７かりフレッシュ以
外でアクセスされた時そのアクセスアドレスに対応した
ピットをセットし、リフレッシュアクセスが実行された
時そのアクセスアドレスに対応したピットをリセットす
る。タイマ１０１がリフレッシュ要求信号を送出すると
、リフレッシュテーブル１０３よシリフレッシュアドレ
スカウンタ１０２の値に対応したピットの値が出力され
、リフレッシュ制御部１０４へ入力される。リフレッシ
ュ制御部１０４は前記ビット値がリセット状態であれば
、アービタ回路１０５ヘリフレツシユアクセス信号を送
出し、セット状態であれば、リフレッシ、７クセス信号
を送出せず１次のリフレッシュ要求信号がタイマ１０１
！ｊｉ）通知されるまで待つ。
なお、実際にダイナミックメモリ１０７のリフレッシュ
が行なわれなくても、リフレッシュアドレスカウンタ１
０２の値は次のリフレッシュアドレスへ更新される。
が行なわれなくても、リフレッシュアドレスカウンタ１
０２の値は次のリフレッシュアドレスへ更新される。
アービタ回路１０５は、リフレッシュアクセス信号とパ
ス１０８からのメモリアクセス信号とを調停し、どちら
かのアクセス信号に許可を与える回路であり、この調停
結果に従って、セレクタ１０６は選択されたアドレスを
ダイナミックメモＩＪ １０７及びリフレッシュテーブ
ル１０３へ与える。
ス１０８からのメモリアクセス信号とを調停し、どちら
かのアクセス信号に許可を与える回路であり、この調停
結果に従って、セレクタ１０６は選択されたアドレスを
ダイナミックメモＩＪ １０７及びリフレッシュテーブ
ル１０３へ与える。
以上説明した様に本発明は１次にリフレッシュしようと
するダイナミックメモリのアドレスが最近アクセスされ
ていれば、リフレッシ、不要とし。
するダイナミックメモリのアドレスが最近アクセスされ
ていれば、リフレッシ、不要とし。
リフレッシュ動作を行なわないようにしたことによシ、
ダイナミックメモリの使用効率を高め、装置の情報処理
性能を高めることができるという効果がある。
ダイナミックメモリの使用効率を高め、装置の情報処理
性能を高めることができるという効果がある。
第１図は本発明の一実施例による情報処理装置の構成を
示すブロック図、第２図は従来の情報処理装置の構成例
を示すブロック図である。 １０１・・・タイマ、１０２・・・リフレッシュアドレ
スカウンタ、１０３・・・リフレッシュテーブル。 １０４・・・リフレッシュ制御部、１０５・・・アービ
タ回路、１０６・・・セレクタ、１０７・・・ダイナミ
ック第１図
示すブロック図、第２図は従来の情報処理装置の構成例
を示すブロック図である。 １０１・・・タイマ、１０２・・・リフレッシュアドレ
スカウンタ、１０３・・・リフレッシュテーブル。 １０４・・・リフレッシュ制御部、１０５・・・アービ
タ回路、１０６・・・セレクタ、１０７・・・ダイナミ
ック第１図
Claims (1)
- １、リフレッシュ動作を要するダイナミックメモリを有
する情報処理装置において、所定周期毎にリフレッシュ
要求信号を送出する手段と、前記リフレッシュ要求信号
に応答して前記ダイナミックメモリをリフレッシュすべ
きリフレッシュアドレスを送出する手段と、前記ダイナ
ミックメモリへのデータ入出力アクセスがあったアドレ
スに対応するアドレス情報を記憶すると共に該アドレス
情報に対応する前記ダイナミックメモリのアドレスがリ
フレッシュされた後そのアドレス情報のみを消去する手
段と、該アドレス情報に基づいて、前記リフレッシュア
ドレスが既にアクセスされているか否かを判定し、アク
セスされていないと判定されたときにリフレッシュアク
セス信号を送出する手段と、前記リフレッシュアクセス
信号と通常のメモリアクセス信号による前記ダイナミッ
クメモリの使用権を調停するアービタ回路とを有するこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62021834A JPS63191398A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62021834A JPS63191398A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63191398A true JPS63191398A (ja) | 1988-08-08 |
Family
ID=12066101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62021834A Pending JPS63191398A (ja) | 1987-02-03 | 1987-02-03 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63191398A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02223092A (ja) * | 1989-02-23 | 1990-09-05 | Fujitsu Ltd | ダイナミックｒａｍリフレッシュ方式 |
| JPH03102696A (ja) * | 1989-09-16 | 1991-04-30 | Nec Home Electron Ltd | リフレッシュ制御装置 |
-
1987
- 1987-02-03 JP JP62021834A patent/JPS63191398A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02223092A (ja) * | 1989-02-23 | 1990-09-05 | Fujitsu Ltd | ダイナミックｒａｍリフレッシュ方式 |
| JPH03102696A (ja) * | 1989-09-16 | 1991-04-30 | Nec Home Electron Ltd | リフレッシュ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| JPH03254497A (ja) | マイクロコンピュータ | |
| JP2001356961A (ja) | 調停装置 | |
| US6374244B1 (en) | Data transfer device | |
| US6279066B1 (en) | System for negotiating access to a shared resource by arbitration logic in a shared resource negotiator | |
| JPS63191398A (ja) | 情報処理装置 | |
| JPS63191397A (ja) | 情報処理装置 | |
| JPS61217861A (ja) | デ−タ処理方式 | |
| JPH06325570A (ja) | ダイナミックメモリリフレッシュ回路 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| EP0818008B1 (en) | Dynamic ram in a microprocessor system | |
| KR950000125B1 (ko) | 듀얼 포트램을 이용한 at-버스와 입출력 콘트롤러 프로세서의 인터페이스 회로 | |
| JPS62241045A (ja) | 記憶装置 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH09297990A (ja) | メモリリフレッシュ制御方法およびメモリリフレッシュ制御装置 | |
| JPS62195792A (ja) | 描画メモリ制御回路 | |
| JPH047762A (ja) | メモリアクセス方法 | |
| JPH01258152A (ja) | メモリ制御装置 | |
| JPH0142017B2 (ja) | ||
| JPS6379161A (ja) | 半導体記憶装置 | |
| JPS62273692A (ja) | メモリアクセス方式 | |
| JPH05174574A (ja) | メモリ制御装置 | |
| JPH02188856A (ja) | メモリアクセス回路 | |
| JPH0325790A (ja) | 記憶装置 | |
| JPS62212884A (ja) | 描画制御方式 |