KR900004006B1 - 마이크로 프로세서 시스템 - Google Patents

마이크로 프로세서 시스템 Download PDF

Info

Publication number
KR900004006B1
KR900004006B1 KR1019850004135A KR850004135A KR900004006B1 KR 900004006 B1 KR900004006 B1 KR 900004006B1 KR 1019850004135 A KR1019850004135 A KR 1019850004135A KR 850004135 A KR850004135 A KR 850004135A KR 900004006 B1 KR900004006 B1 KR 900004006B1
Authority
KR
South Korea
Prior art keywords
microprocessor
data
command
address
instruction
Prior art date
Application number
KR1019850004135A
Other languages
English (en)
Other versions
KR860006061A (ko
Inventor
쯔도무 다께나까
Original Assignee
가부시끼 가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼 가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼 가이샤 도오시바
Publication of KR860006061A publication Critical patent/KR860006061A/ko
Application granted granted Critical
Publication of KR900004006B1 publication Critical patent/KR900004006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general

Abstract

내용 없음.

Description

마이크로 프로세서 시스템
제 1 도는 본 발명의 실시예를 나타낸 블록도.
제 2 도는 바이트전송명령 도래시의 동작타이밍도.
제 3 도는 워드전송명령으로 기수어드레스부터 시작하는 2바이트를 억세스할 경우의 동작타이밍도.
제 4 도는 워드전송명령으르 우수어드레스부터 시작하는 2바이트를 억세스할때, 이를 바이트명령으로 변환시키는 경우의 동작타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로프로세서 2 : 명령변환회로
3, 6 : 래치회로 4, 5, 9 : 쌍방향 버스드라이버
7 : 타이밍발생회로 8 : 오아게이트
12 : 확장용 커넥터
[산업상의 이용분야]
본 발명은 n비트의 데이터버스폭을 갖는 마이크로프로세서에 m비트의 데이터버스폭으로 구성되는 주변장치가 접속되어 이루어진 마이크로프로세서시스템에 관한 것이다.
[종래의 기술 및 그 문제점]
최근, 반도체기술이 진보함에 따라 마이크로프로세서 및 그 주변제어용 LSI(DMA콘트롤러 등)를 조합하는 것만으로도 고성능의 컴퓨터시스템을 용이하게 설계 및 구성할 수 있도록 하는 방법이 고려되면서, 마이크로프로세서 자체도 8비트처리용으로부터 16비트나 32비트처리용으로 그 비트폭을 확장시켜 사용할 수 있도록 처리능력이 향상 되고 있다.
그러나, 이와 같은 종래의 마이크로프로세서시스템에 있어서는 그 사용되는 주변제어용 LSI는 종래대로 8비트처리용이 대부분이기 때문에, 마이크로프로세서로 그와 같은 주변제어용 LSI를 제어할 때 각 주변 디바이스의 비트구조와 실행되는 명령(1바이트명령/2바이트명령)과의 조합을 고려하여 마이크로프로세서를 프로그래밍할 필요가 있게 된다.
즉, 8비트의 데이터폭을 갖는 메모리 및 입출력장치를 16비트나 32비트의 데이터버스폭을 갖는 마이크로프로세서에 접속시키게 되면, 그 16비트나 32비트의 워드전송명령을 그대로 사용할 수 없게 된다. 따라서 이와 같은 경우에는 이미 개발된 소프트웨어를 사용하기 위해 예컨데 16비트의 워드전송명령을 2회의 바이트전송명령으로 치환시키는 작업이 필요하게 된다.
[발명의 목적]
이에, 본 발명은 상기한 결점을 개선하기 위하여 발명된 것으로, 워드전송명령을 복수의 바이트전송명령으로 자동변환시키는 하드웨어를 부가함으로써 이미 개발된 소프트웨어를 그대로 사용할 수 있도록 한 마이크로프로세서시스템을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명은 2n비트의 데이터버스폭을 갖는 마이크로프로세서와, n비트의 데이터폭을 갖는 주변디바이스, 2n비트의 데이터전송명령과 타이밍발생회로에 의해 출력되는 명령금지신호에 응답해서 제 1 및 제 2의 전송신호를 생성하는 명령변환회로, 이 명령변환회로에 의해 생성되는 제 1 및 제 2 전송신호와 상기 2n비트의 전송명령에 부가적으로 생성되는 어드레스신호에 따라 명령대기신호를 생성하여 마이크로프로세서를 대기상태로 설정하는 타이밍발생회로 및, 이 타이밍발생회로에 의해 생성되는 신호에 따라 상기 마이크로프로세서와 주변디바이스 사이의 데이터교환을 제어하는 버스드라이버를 구비하여 구성되어 있다.
[작용]
상기한 구성으로 된 본 발명에 의하면, 소프트웨어를 작성하는 자가 주변 디바이스의 데이터버스폭으로 워드/바이트의 전송명령를 사용할 필요없이 항상 워드전송명령을 사용할 수 있게 되므로 이미 완성되어 있는 소프트웨어를 수정없이 그대로 사용할 수 있게 된다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예를 설명한다. 제 1 도는 본 발명의 1실시예에 따른 회로구성을 도시해 놓은 블록도로, 제 1 도에서 참조부호 1은 마이크로프로세서(CPU)인데, 본 발명의 실시예에서는 그 마이크로프로세서(1)로서 미국의 INTEL사가 판매하고 있는 16비트 마이크로프로세서 8086을 채용 하였다. 또, 참조부호 STS1, STS3는 상기 마이크로프로세서(1)에서 출력되는 상태정보(Status Information) 이고, ADR19~16은 어드레스비트 (A19~A16) 이다. 또한 ADR/DAT1~8은 어드레스와 데이터비트(DAT15~8) 가 멀티플렉스되어 래치회로(3)와 상방향 버스드라이버(4)로 공급되는 것을 나타내고, ADR/DAT7~0은 어드레스와 데이터비트(DAT7~0)가 멀티플렉스되어 쌍방향 버스드라이버(5)와 래치회로(6)로 공급되는 것을 나타내며, CLK는 CPU클럭이다.
참조부호 2는 명령변환회로인데, 이 명령변환회로(2)는 마이크로프로세서(1)에서 나오는 상태정보(STS1)를 명령으로 변환시키는 회로로서, 여기서 생성되는 신호로서는 메모리리이드(memoy read)와 메모리라이트(memoy write),
Figure kpo00001
리이드,
Figure kpo00002
라이트, 어드레스래치이네이블 및 인터럽트신호 등이 포함된다.
참조부호 3은 래치회로로서, 이 래치회로(3)는 마이크로프로세서(1)로부터 출력되는 어드레스신호(ADR19~16)와 어드레스/데이터신호(ADR/DAT15~8) 및 어드레스/데이터신호(ADR/DAT7~0)를 인가받아 타이밍발생회로(7)에 대해서 어드레스신호(ADR19~0)를, 확장용 커넥터(12)에 대해서 어드레스신호(ADR19~1)를, 그리고 오아게이트(8)에 대해서 어드레스신호(ADR0)를 어드레스로서 공급한다.
참조부호 4와 5는 쌍방향 버스드라이버인데, 여기서 쌍방향 버스드라이버(4)는 데이터버스(DAT15~8)의 입출력을 제어하는 것으로서, 메모리 및
Figure kpo00003
(MEM/IO : 10)와, 시스템버스에 접속되고, 쌍방향 버스드라이버(5)는 데이터버스(DAT7~0)의 입출력을 제어하는 것으로서, 메모리 및 I/O[(MEM/IO ; 10)(MEM/IO ; 11)]와 접속된다. 또 6은 래치회로인데, 이는 데이터라인(DAT7~0)으로 전파되는 데이터를 래치하기 위한 회로로서 버스변환시에 사용된다.
참조부호 7은 타이밍발생회로로서, 이는 상기 명령변환회로(2)로부터 지시를 받아 각종 타이밍신호를 발생시키게 된다. 또 도면중 WAIT는 마이크로프로세서를 대기상태로 설정하는 신호이고, COM EN/DIS는 명령변환회로(2)에서 출력되는 명령 출력을 허가하거나 금지하는 신호, BD CNT1쌍방향 버스드라이버(4)의 출력의 허가, 금지 및 데이터의 입출력방향을 결정하는 신호, BD CNT2쌍방향 버스드라이버(5)의 출력의 허가, 금지 및 데이터의 입출력방향을 결정하는 신호, LT CNT는 래치회로(6)의 데이터래치 타이밍과 출력의 허가 및 금지를 제어하는 제어신호, BD CNT3는 쌍방향 버스드라이버(9)의 출력의 허가, 금지 및 입출력방향을 결정하는 신호이며, "1"은 오아게이트(8)의 출력을 강제적으로 "1"로 설정하기 위한 신호이다. 오아게이트(8)에는 래치회로(3)를 통해서 어드레스비트(A0)가 공급됨과 더불어 타이밍발생회로로부터 "1"신호가 공급되게 되고, 여기서 논리조건이 취해진 결과는 어드레스의 최하위 비트로서 메모리와
Figure kpo00004
및 시스템버스에 접속된다. 、
그리고, 참조부호 9는 데이터버스라인(DAT15~8)과 데이터버스라인(DAT7~0)을 잇는 쌍방향 버스드라이버이고, 10은 16비트데이타폭의 메모리 및
Figure kpo00005
(MEM/IO), 11은 8비트데이터 폭의 메모리 및
Figure kpo00006
(MEM/IO), 12는 시스템버스의 확장용 커넥터이다. 또, 8비트의 데이터폭을 갖는 메모리 및
Figure kpo00007
(11)는 확장용 커넥터(12)를 거쳐서 데이터라인(DAT7~0)에 접속된다.
제 2 도, 제 3 도, 제 4 도는 본 발명에 따른 실시예의 동작을 설명하기 위한 타이밍도로, 각각 바이트전송명령 도래시의 동작 타이밍과, 워드전송명령으로 기수어드레스부터 시작하는 2바이트를 억세스하는 경우의 동작타이밍 및, 워드전송명령으로 우수어드레스부터 시작하는 2바이트를 억세스할 때 그 워드전송명령을 바이트명령으로 변환하는 경우의 동작타이밍을 나타낸 것이다. 단, 제 2 도∼제 4 도에 나타낸 신호명과 부호는 제 1 도의 그것과 동등하다.
이하, 본 발명에 따른 실시예의 동작에 대하여 제 2 도 이하에 나타낸 타이밍도를 참조하여 설명한다.
마이크로프로세서(1)의 머신사이클은 T1∼T4의 클럭으로 구성된다. 또 도면중 TW는 마이크로프로세서(1)를 대기시키기 위한 웨이트(WAIT)사이클이다. 그리고 제 2 도와 제 3 도에 나타낸 타이밍도 마이크로프로세서(1)가 표준적으로 가지고 있는 기능이고, 제 4 도에 나타낸 타이밍도는 본 발명에 의해 실현되는 기능이 설명되어 있다.
우선, 제 2 도부터 설명을 시작한다. 마이크로프로세서(1)가 메모리 또는
Figure kpo00008
의 리이드, 라이트명령을 출력시키게 되면, 명령변환회로(2)에 의해 그 마이크로프로세서(1)로부터의 상태정보(STS1)에 따른 명령이 출력되고, 이에 ADR19~1, ADR0을 전파시키는 어드레스비트(A19~0)도 마이크로프로세서(1)로부터 출력되어 목적하는 메모리 또는 입출력장치가 억세스되게 된다.
다음에 제 3 도를 설명한다. 마이크로프로세서(1)는 최초의 사이클에서 기수 어드레스를 실행하고, 다음에 어드레스를 갱신(플러스 1)해서 우수어드레스를 바이트단위로 실행한다.
제 4 도는 워드전송명령에서 우수어드레스로부터 시작하는 2바이트 억세스시의 버스변환을 나타낸 것이다.
마이크로프로세서(1)가 16비트의 데이터폭을 갖는 메모리 및
Figure kpo00009
(10)의 억세스를 행할 경우에는 1회의 명령으로 리이드 또는 라이트 동작을 실행할 수 있으므로 별도의 변환을 필요하지 않게 된다.
그러나, 이미 옵션(Option)으로서 만들어진 메모리에서는 8비트의 데이터폭을 가진 것이 있는데, 이와같이 8비트의 데이터폭을 갖는 메모리 및
Figure kpo00010
(11)에 워드전송명령(우수어드레스부터 시작하는 2바이트 억세스)을 사용하는 것은 기술적으로 불가능하기 때문에 본 발명에 따른 변환이 필요하게 된다.
이하, 이와 같은 변환동작을 설명한다.
마이크로프로세서(1)가 워드전송명령을 출력하게 되면, 타이밍발생회로(7)에서는 그 마이크로프로세서(1)로부터의 출력명령이 우수어드레스부터 시작하는 워드전송명령이고, 또 8비트의 데이터폭을 갖는 메모리 및
Figure kpo00011
(11)에 대한 것인지를 체크하게 되고, 그 체크결과 워드전송명령이면서 8비트의 데이터폭을 갖는 메모리 및
Figure kpo00012
(11)에 대한 것이라고 판정되면, 우선 대기신호(WAIT)를 온(ON)시켜 마이크로프로세서(1)를 대기상태로 설정하게 된다. 그리고, 메모리 및
Figure kpo00013
(11)에 필요한 명령의 펄스폭을 확보한 다음 COM EN/DIS를 "0"으로 해서 명령변환회로(2)로부터 다른 명령이 출력되는 것을 금지하게 된다. 이상의 동작에 의해 우수어드레스의 1바이트째의 억세스를 종료하게 되는데, 이때 어드레스 A0는 "0"으로 우수어드레스를 나타내게 된다.
그후, 타이밍발생회로(7)는 강제 "1"신호를 출력시켜 어드레스 최하위비트(A0)를 강제적으로 "1"로 함으로써 우수어드레스를 기수어드레스로 바꾼다. 그리고 메모리 및
Figure kpo00014
(11)의 명령재생시간을 확보한 후, COM EN/DIS를 "1"로 해서 명령변환회로(2)에 의한 명령출력을 허가하고, 메모리 및
Figure kpo00015
(11)에 필요한 명령의 펄스시간이 경과된 후에 마이크로프로세서(1)에 대한 대기신호(WAIT)를 해제해서 워드전송명령의 동작을 종료하게 된다. 그 결과 명령이 2회 출력되어 워드전송명령이 2바이트의 바이트전송명령으로 변환하게 된다.
이때의 데이터버스의 리이드동작과 라이트동작을 설명하면 다음과 같다.
리이드동작에서는 우수어드레스의 리이드데이터(DAT7~0)를 1회째의 리이드명령으로 래치회로(6)에 래치해 놓은 후, LT CNT신호의 타이밍에서 래치회로(6)의 출력을 허가함으로써 어드레스/데이터 신호라인(ADR/DAT7~0)을 통해 마이크로프로세서에 입력시키게 된다.
다음에 2회째의 리이드명령에서 출력된 리이드데이터(DAT7~0)는 쌍방향 버스드라이버(9)로부터 쌍방향버스드라이버(4)와 어드레스/데이터라인(ADR/DAT15~8)을 경유하여 마이크로프로세서(1)에 입력된다. 따라서 2회째의 리이드명령 다음에는 16비트의 데이터가 가지런히 마이크로프로세서에 입력되게 된다. 즉, 마이크로프로세서(1)는 최후의 TW사이클 종료시에 데이터를 얻게 된다.
한편, 라이트동작에서는 1회째의 라이트명령에 의해 마이크로프로세서(1)의 출력(ADR/DAT7~0)은 상방향 드라이버(5)를 경유해서 시스템버스에 접속된 메모리 및
Figure kpo00016
(11)에 라이트된다. 그리고 2회째의 라이트 명령에 의해 마이크로프로세서(1)의 출력(ADR/DAT15~8)이 쌍방향 버스드라이버(4)와 쌍방향 버스드라이버(9)를 경유해서 메모리 및
Figure kpo00017
(11)에 라이트된다. 즉, 이 동작에 의해 16비트의 라이트데이터가 8비트식 2회로 나뉘어져 메모리 및
Figure kpo00018
(11)에 라이트되게 된다.
상기한 본 발명의 실시예에서는 16비트 마이크로프로세서에 8비트의 데이터폭을 갖는 주변장치를 접속하는 경우에 대해서만 예시하여 설명하였으나, 본 발명은 이에 한정되지 않고 32비트의 마이크로프로세서에 8비트나 16비트의 데이터폭을 갖는 주변장치를 접속하는 경우에 있어서도 마찬가지 방법으로 응용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면 다음과 같은 효과를 얻을 수 있다.
(1) 이미 완성된 소프트웨어의 워드전송명령을 바이트전송 명령으로 수정하는 변경을 필요로 하지 않는다.
(2) 소프트웨어의 프로그래머가 메모리 및
Figure kpo00019
의 데이터버스폭으로 워드/바이트의 전송명령을 가려서 사용할 필요없이 워드전송명령을 항상 사용할 수 있게 되므로 프로그램작성시의 부담이 경감되게 된다.

Claims (1)

  1. 2n비트의 데이터버스폭을 갖는 마이크로프로세서(1)와 n비트의 데이터폭을 갖는 주변디바이스(11), 2n비트의 데이터전송명령(STS1)과 타이밍발생회로(7)에 의해 출력되는 명령금지신호(COM EN/DIS)에 응답하여 제 1 및 제 2 전송신호를 생성하는 명령변환회로(2), 이 명령변환회로(2)에 의해 생성되는 제 1 및 제 2 전송신호와 상기 2n비트의 전송명령에 부수적으로 생성되는 어드레스신호에 따라 명령대기신호(WAIT)를 생성하여 마이크로프로세서(1)를 대기상태로 설정하는 타이밍발생회로(7) 및, 이 타이밍발생회로(7)에 의해 생성되는 신호에 따라 마이크로프로세서(1)와 주변디바이스(11)사이의 데이터교환을 제어하는 버스드라이버(4, 5, 9)를 구비하여 구성된 것을 특징으로 하는 마이크로프로세서시스템.
KR1019850004135A 1985-01-31 1985-06-12 마이크로 프로세서 시스템 KR900004006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-16777 1985-01-31
JP60016777A JPS61175845A (ja) 1985-01-31 1985-01-31 マイクロプロセツサシステム

Publications (2)

Publication Number Publication Date
KR860006061A KR860006061A (ko) 1986-08-18
KR900004006B1 true KR900004006B1 (ko) 1990-06-07

Family

ID=11925626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004135A KR900004006B1 (ko) 1985-01-31 1985-06-12 마이크로 프로세서 시스템

Country Status (6)

Country Link
US (1) US4860198A (ko)
EP (1) EP0189523B1 (ko)
JP (1) JPS61175845A (ko)
KR (1) KR900004006B1 (ko)
CN (1) CN1004729B (ko)
DE (1) DE3587948T2 (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
BG45007A1 (ko) * 1987-03-19 1989-03-15 Khristo A Turlakov
US5280589A (en) * 1987-07-30 1994-01-18 Kabushiki Kaisha Toshiba Memory access control system for use with a relatively small size data processing system
US5093807A (en) 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
US5230067A (en) * 1988-05-11 1993-07-20 Digital Equipment Corporation Bus control circuit for latching and maintaining data independently of timing event on the bus until new data is driven onto
JPH0235553A (ja) * 1988-07-25 1990-02-06 Tokyo Electron Ltd 回路モジュール
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5319769A (en) * 1989-09-11 1994-06-07 Sharp Kabushiki Kaisha Memory access circuit for handling data pockets including data having misaligned addresses and different widths
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5995443A (en) * 1990-04-18 1999-11-30 Rambus Inc. Synchronous memory device
US5388227A (en) * 1990-08-14 1995-02-07 Nexgen Microsystems Transparent data bus sizing
JPH04157550A (ja) * 1990-10-22 1992-05-29 Toshiba Corp パーソナルコンピュータシステム
US5537624A (en) * 1991-02-12 1996-07-16 The United States Of America As Represented By The Secretary Of The Navy Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width
JP2719052B2 (ja) * 1991-02-21 1998-02-25 三菱電機株式会社 マイクロコンピュータ
WO1992021088A1 (en) * 1991-05-17 1992-11-26 Eastman Kodak Company Novel electrical bus structure
EP0518488A1 (en) * 1991-06-12 1992-12-16 Advanced Micro Devices, Inc. Bus interface and processing system
DE4391003B4 (de) * 1992-03-06 2005-12-22 Rambus Inc., Los Altos Hochgeschwindigkeitsbussystem
US5715407A (en) * 1992-03-06 1998-02-03 Rambus, Inc. Process and apparatus for collision detection on a parallel bus by monitoring a first line of the bus during even bus cycles for indications of overlapping packets
DE4345604B3 (de) * 1992-03-06 2012-07-12 Rambus Inc. Vorrichtung zur Kommunikation mit einem DRAM
WO1993018459A1 (en) * 1992-03-06 1993-09-16 Rambus Inc. Prefetching into a cache to minimize main memory access time and cache size in a computer system
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
USRE39879E1 (en) * 1992-03-06 2007-10-09 Rambus, Inc. Method of transferring data by transmitting lower order and upper order memory address bits in separate words with respective op codes and start information
JPH07504773A (ja) * 1992-03-18 1995-05-25 セイコーエプソン株式会社 マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
EP0568329A1 (en) * 1992-05-01 1993-11-03 Advanced Micro Devices, Inc. Peripheral memory buffer apparatus and method of using same
USRE38482E1 (en) * 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
US5485490A (en) * 1992-05-28 1996-01-16 Rambus, Inc. Method and circuitry for clock synchronization
US5268639A (en) * 1992-06-05 1993-12-07 Rambus, Inc. Testing timing parameters of high speed integrated circuit devices
DE4239461A1 (de) * 1992-11-24 1994-05-26 Siemens Ag Anordnung zur Übertragung von Daten über einen Bus
JP3608804B2 (ja) * 1993-05-14 2005-01-12 株式会社ソニー・コンピュータエンタテインメント バス制御装置
US5793990A (en) * 1993-06-11 1998-08-11 Vlsi Technology, Inc. Multiplex address/data bus with multiplex system controller and method therefor
FR2707118B1 (fr) * 1993-06-30 1995-10-06 Sgs Thomson Microelectronics Système à processeur, notamment de traitement d'image, comprenant un bus mémoire de taille variable.
JPH07152721A (ja) * 1993-11-29 1995-06-16 Mitsubishi Electric Corp マイクロコンピュータ
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
JP3000977U (ja) * 1994-02-10 1994-08-16 株式会社メルコ 入出力インタフェース装置
TW321744B (ko) * 1994-04-01 1997-12-01 Ibm
CN1146249A (zh) * 1994-04-13 1997-03-26 艾利森公司 大存储器的高效寻址
JP2704113B2 (ja) * 1994-04-26 1998-01-26 日本電気アイシーマイコンシステム株式会社 データ処理装置
US5535345A (en) * 1994-05-12 1996-07-09 Intel Corporation Method and apparatus for sequencing misaligned external bus transactions in which the order of completion of corresponding split transaction requests is guaranteed
US5559969A (en) * 1994-08-09 1996-09-24 Unisys Corporation Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory
US5652847A (en) * 1995-12-15 1997-07-29 Padwekar; Kiran A. Circuit and system for multiplexing data and a portion of an address on a bus
US5805843A (en) * 1996-02-01 1998-09-08 Qualcomm Incorporated Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device
US6009487A (en) * 1996-05-31 1999-12-28 Rambus Inc. Method and apparatus for setting a current of an output driver for the high speed bus
US5864822A (en) 1996-06-25 1999-01-26 Baker, Iii; Bernard R. Benefits tracking and correlation system for use with third-party enabling organization
JPH1078934A (ja) * 1996-07-01 1998-03-24 Sun Microsyst Inc パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム
US6523080B1 (en) 1996-07-10 2003-02-18 International Business Machines Corporation Shared bus non-sequential data ordering method and apparatus
JPH10116247A (ja) * 1996-10-15 1998-05-06 Nec Corp マイクロコンピュータ
US5822766A (en) * 1997-01-09 1998-10-13 Unisys Corporation Main memory interface for high speed data transfer
US5970253A (en) * 1997-01-09 1999-10-19 Unisys Corporation Priority logic for selecting and stacking data
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
US6870419B1 (en) * 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
EP1048109B1 (en) * 1997-08-29 2009-04-22 Rambus Inc. Current control technique
EP1024433B1 (en) * 1997-10-16 2005-04-27 Buffalo Inc. Bus conversion adapter
JPH11134245A (ja) * 1997-10-31 1999-05-21 Brother Ind Ltd データ処理システム
JPH11134246A (ja) * 1997-10-31 1999-05-21 Brother Ind Ltd データ処理システム及びデータ処理システムにおける記憶装置からのデータ入力方法
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US6806728B2 (en) * 2001-08-15 2004-10-19 Rambus, Inc. Circuit and method for interfacing to a bus channel
KR100449721B1 (ko) * 2002-05-20 2004-09-22 삼성전자주식회사 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법
US6970985B2 (en) 2002-07-09 2005-11-29 Bluerisc Inc. Statically speculative memory accessing
US7119549B2 (en) * 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US20050114850A1 (en) 2003-10-29 2005-05-26 Saurabh Chheda Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control
US7996671B2 (en) 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
JP4158935B2 (ja) * 2005-09-12 2008-10-01 シャープ株式会社 メモリカード用入出力装置及びその制御方法
US20080126766A1 (en) 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US20080154379A1 (en) * 2006-12-22 2008-06-26 Musculoskeletal Transplant Foundation Interbody fusion hybrid graft
TWI425354B (zh) 2007-10-16 2014-02-01 Mstar Semiconductor Inc 資料存取系統及方法
CN101419599B (zh) * 2007-10-25 2013-03-13 晨星半导体股份有限公司 数据存取系统与方法
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
US4213177A (en) * 1978-04-24 1980-07-15 Texas Instruments Incorporated Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
GB2021823B (en) * 1978-05-30 1983-04-27 Intel Corp Data transfer system
JPS55135076A (en) * 1979-03-31 1980-10-21 Tokyo Shibaura Electric Co Device for displaying position of cage of elevator
US4286321A (en) * 1979-06-18 1981-08-25 International Business Machines Corporation Common bus communication system in which the width of the address field is greater than the number of lines on the bus
US4371928A (en) * 1980-04-15 1983-02-01 Honeywell Information Systems Inc. Interface for controlling information transfers between main data processing systems units and a central subsystem
US4554627A (en) * 1980-04-25 1985-11-19 Data General Corporation Data processing system having a unique micro-sequencing system
JPS5779551A (en) * 1980-11-06 1982-05-18 Nec Corp Information transfer device
US4534011A (en) * 1982-02-02 1985-08-06 International Business Machines Corporation Peripheral attachment interface for I/O controller having cycle steal and off-line modes
US4580213A (en) * 1982-07-07 1986-04-01 Motorola, Inc. Microprocessor capable of automatically performing multiple bus cycles
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter

Also Published As

Publication number Publication date
EP0189523B1 (en) 1994-11-30
JPS61175845A (ja) 1986-08-07
CN85107221A (zh) 1986-07-30
DE3587948D1 (de) 1995-01-12
EP0189523A2 (en) 1986-08-06
EP0189523A3 (en) 1988-08-24
CN1004729B (zh) 1989-07-05
US4860198A (en) 1989-08-22
DE3587948T2 (de) 1995-04-20
KR860006061A (ko) 1986-08-18

Similar Documents

Publication Publication Date Title
KR900004006B1 (ko) 마이크로 프로세서 시스템
US6480929B1 (en) Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus
US4112490A (en) Data transfer control apparatus and method
US5701417A (en) Method and apparatus for providing initial instructions through a communications interface in a multiple computer system
US5423009A (en) Dynamic sizing bus controller that allows unrestricted byte enable patterns
EP0617364B1 (en) Computer system which overrides write protection status during execution in system management mode
EP0242879A2 (en) Data processor with wait control allowing high speed access
US5742842A (en) Data processing apparatus for executing a vector operation under control of a master processor
KR910001708B1 (ko) 중앙처리장치
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
EP0660242B1 (en) Data processing system having a function of changing a bus width
JPH051504B2 (ko)
KR0149687B1 (ko) 멀티프로세서 시스템의 공통메모리 억세스 제어회로
JPS6362778B2 (ko)
JPS6383844A (ja) マイクロプロセツサシステム
JPH09311812A (ja) マイクロコンピュータ
JP3077807B2 (ja) マイクロコンピュータシステム
US20020069311A1 (en) Bus control device
JP3006487B2 (ja) エミュレーション装置
JP3242474B2 (ja) データ処理装置
JPS6019816B2 (ja) マイクロプログラム制御アダプタ
JPS603049A (ja) バスインタ−フエ−ス装置
JPH0212358A (ja) データ転送方式
JP2001014214A (ja) メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備
JPH07210495A (ja) マイクロ・コンピュータ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 16

EXPY Expiration of term