JP2704113B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2704113B2
JP2704113B2 JP6088908A JP8890894A JP2704113B2 JP 2704113 B2 JP2704113 B2 JP 2704113B2 JP 6088908 A JP6088908 A JP 6088908A JP 8890894 A JP8890894 A JP 8890894A JP 2704113 B2 JP2704113 B2 JP 2704113B2
Authority
JP
Japan
Prior art keywords
memory
data
signal
cycle
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6088908A
Other languages
English (en)
Other versions
JPH07295921A (ja
Inventor
和彦 滝田
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP6088908A priority Critical patent/JP2704113B2/ja
Priority to EP95106271A priority patent/EP0679997B1/en
Priority to US08/429,088 priority patent/US5634139A/en
Priority to DE69525098T priority patent/DE69525098T2/de
Publication of JPH07295921A publication Critical patent/JPH07295921A/ja
Application granted granted Critical
Publication of JP2704113B2 publication Critical patent/JP2704113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、システム・バスによっ
て接続されたマイクロプロセッサとメモリ間のデータ転
送でバースト転送を行うデータ処理装置に関する。
【０００２】
【従来の技術】マイクロプロセッサは、年々高性能、高
機能化してきており、その動作周波数は２５ＭＨｚ、３
３ＭＨｚ、５０ＭＨｚと高速化してきている。しかし、
マイクロプロセッサに命令やデータを供給するための外
部メモリは、データ転送速度が高速な製品も出現してき
てはいるものの高価であるため、一般的に使用されるも
のはマイクロプロセッサの動作速度に比べてまだまだ低
速である。このためマイクロプロセッサとメモリ間のデ
ータ転送速度が、マイクロプロセッサを使用したシステ
ム全体の性能に大きな影響を与えている。最近の多くの
マイクロプロセッサではキャッシュ・メモリを内蔵し、
頻繁に使用するデータをキャッシュ・メモリへ取り込む
ことによって、メモリとの間のデータ転送速度の差を埋
めようとしているが、その場合も外部メモリから内蔵キ
ャッシュ・メモリへのデータ転送速度が性能低下の問題
となっている。
【０００３】そこでキャッシュ・メモリを内蔵する多く
のマイクロプロセッサでは、キャッシュ・メモリへのデ
ータ転送方法としてバースト転送を行なっている。この
バースト転送とは、アドレスの連続する一連のブロック
に対して、連続的に外部メモリからデータを転送する方
法である。
【０００４】このバースト転送を同期式に行なう例とし
て、特開平０３−１３４７５４号公報に示される「デー
タ処理装置」について、図１１のブロック図により説明
する。このデータ処理装置は、マイクロプロセッサ１０
１、アドレスデコード回路１０２、メモリ制御回路１０
３ａ及びメモリ１４で構成される。
【０００５】このデータ処理装置のタイミング図である
図１２に従ってバースト転送時の動作を説明する。ま
ず、マイクロプロセッサ１０１が有効なアドレス１０５
を出力するとともに、バスサイクル開始表示（ＡＤＳ）
信号１０６、リード／ライト信号Ｒ／Ｗ１０７をアクテ
ィブにする。また、アクセスするアドレス範囲がキャッ
シュ領域の場合には、同期ブロック転送要求信号ＢＬＯ
ＣＫ１０８をアクティブにする。
【０００６】アドレスデコード回路１０２はアドレスを
デコードし、アドレス指定された範囲が高速メモリ領域
であるのか、または中速以下のメモリ領域であるのかを
メモリ制御回路１０３ａへ通知する。一般的に、マイク
ロプロセッサを使用したシステムでは、メモリとしてＥ
ＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等を使用し、アドレスで
切分けている。
【０００７】この切分け方法は、アドレスの連続した範
囲で行なうため、アドレスデコード回路１０２の具体例
としては図１３のように、インバータ１４０，１４２、
ＡＮＤ回路１４１，１４３を用いて、アドレスの上位ビ
ットＡ［３０，３１］でメモリ領域（高速，中速，低
速）の判定が行なわれる。
【０００８】また、メモリ制御回路１０３ａでは、ＡＤ
Ｓ信号１０６、ＢＬＯＣＫ信号１０８、Ｒ／Ｗ信号１０
７を入力し、アドレス指定された領域が高速メモリ領域
の場合には、バースト転送許可信号（ＢＬＯＣＫＦ）２
０１をアクティブにすることによってバースト転送を許
可し、マイクロプロセッサと同期して状態を遷移させ、
メモリを制御する。この状態遷移図を図１４に示す。マ
イクロプロセッサもＢＬＯＣＫＦ信号２０１の指示に従
ってバースト転送を行なうため、メモリとマイクロプロ
セッサ間で同期式バースト転送を行なうことができる。
【０００９】アドレス指定された領域が中速以下のメモ
リ領域の場合には、図１５のタイミング図に示すよう
に、バースト転送許可信号ＢＬＯＣＫＦ２０１によって
バースト転送を許可せず、１データずつの非バースト転
送（非同期式データ転送）を行う。非バースト転送で
は、アドレス指定された領域に接続されているメモリの
性能によってメモリ制御回路１０３ａで生成するデータ
確定信号（ＤＳ）２０２を変更し、データ・アクセスま
での時間を調節する。このＤＳ信号２０２は図１６に示
すように、遅延回路１４４，１４５とその切替回路１４
６により、メモリの性能（中速，低速）によってＡＤＳ
信号１０６を遅らせて生成する。
【００１０】この従来例の方式では、非バースト転送に
よってあらゆる性能のメモリにも対応することができ
る。また同期式にバースト転送を行なうため状態遷移の
制御を簡略化することができ、キャッシュアドレスの変
化、及びキャッシュへの書込み信号を高速化できる。
【００１１】次に、バースト転送を非同期式に行なう第
２の従来例として、米国インテル社のマイクロプロセッ
サ「ｉ４８６」の場合を図１７のブロック図により説明
する。まずマイクロプロセッサ１０１が有効なアドレス
１０５を出力すると共に、バスサイクル開始表示信号Ａ
ＤＳ１０６、リード／ライト信号Ｒ／Ｗ１０７をアクテ
ィブにする。アドレスデコード回路１０２はアドレス１
０５をデコードし、アドレスの範囲を判別してメモリ制
御回路１０３ｂへ通知する。
【００１２】メモリ制御回路１０３ｂでは、ＡＤＳ信号
１０６、Ｒ／Ｗ信号１０７を入力し、アドレス指定され
た領域に接続されているメモリ１０４の性能に従って、
バースト時のデータが確定したことを示すＢＲＤＹ信号
２０３の周期を変化させ、メモリ１０２を制御する。マ
イクロプロセッサ１０１は、図１８に示す状態遷移図の
ようにＢＲＤＹ信号２０３の値によって状態を遷移さ
せ、メモリからデータを取り込む。
【００１３】このメモリ制御回路１０３ｂのＢＲＤＹ信
号生成回路２１０の具体例としては、図１９に示すよう
に、アドレスデコード結果からカウンタへ入力する値を
変化させる回路がある。この回路は、遅延値カウント用
のダウンカウンタ２１１と、転送個数カウント用のアッ
プカウンタ２１２、遅延値設定部２１３，遅延回路１４
４，１４５、インバータ１４７，１４８、切替回路１４
９で構成する。
【００１４】まずアドレスデコード結果によって、ダウ
ンカウンタ２１１への入力値を決定する。アップカウン
タ２１２は、バスサイクルが開始するとＡＤＳ信号１０
６で“０”にリセットする。ＡＤＳ信号１０６の１サイ
クル後にダウンカウンタ２１１へ遅延値設定部２１３か
らの遅延値をロードし、さらに１サイクル後にカウント
ダウンを開始し、毎クロックカウントダンウンする。ダ
ウンカウンタ２１１は、“０”になると出力信号をハイ
にし、また遅延値に戻ってカウントを継続する。このダ
ウンカウンタ２１１の出力をインバータ１４８で反転し
てＢＲＤＹ信号２０３を生成する。アップカウンタ２１
２はダウンカンウンタ２１１の出力信号によってカウン
トアップし、“０→１→２→３→４”と転送個数をカウ
ントして“４”になると出力信号をハイにし、ダウンカ
ウンタ２１１をストップする。このようにＢＲＤＹ信号
２０３の値によってマイクロプロセッサの状態が変化す
るため、マイクロプロセッサとメモリとのデータ転送は
非同期式バースト転送となる。
【００１５】この従来例のタイミング図として、図２０
にノーウエイトのバースト転送のタイミングを、図２１
に１ウエイトのバースト転送時のタイミングを示す。Ｂ
ＲＤＹ信号２０３によってバースト転送中のウエイトを
制御することができるため、中速なＤＲＡＭメモリなど
では、ページモードを使用することによりバースト転送
が可能となり、非バースト転送に比べてデータ転送速度
を向上することができる。
【００１６】
【発明が解決しようとする課題】上述した第１の従来例
では、データ転送速度を上げてシステム性能を上げるた
めにはバースト転送可能な高速メモリを増やさなければ
ならず、システムコストが増大してしまう。具体的に
は、マイクロプロセッサ１０１の動作周波数を、３３Ｍ
Ｈｚ（１サイクル３０ｎｓ）、アドレスの出力遅延時間
を１０ｎｓ、データの入力設定時間を１０ｎｓとする
と、メモリ１０４はアクセス時間１０ｎｓ以下の高速を
必要とするので、高価なＳＲＡＭが必要となってしま
う。このシステムコストを抑えるためには、低速で安価
なメモリを使用し、非バースト転送を行なってデータ転
送を行なうか、または周波数を下げる等の方法がある
が、性能が大幅に低下してしまう。
【００１７】この従来例は、マイクロプロセッサの処理
速度がメモリに対してさほど高速ではない時には有効で
あったが、マイクロプロセッサの処理速度が目覚ましい
勢いで高速化したため、最近の技術トレンドに合わなく
なってきており、そのため第２の従来例が取入れられた
が、やはり問題がある。
【００１８】この第２の従来例では、ＢＲＤＹ信号２０
３の取込み後に次の内部状態を確定するため、データ取
込みからキャッシュへの書込みまでを高速化しようとし
た場合、ノーウエイトの非同期式バースト転送では、図
２０のタイミング図に示すように、図１４の従来例の同
期式と同じタイミングでキャッシュへ書込めるが、ウエ
イトが入った場合には、図２１のタイミング図に示すよ
うにデータ確定待ちで内部データ・バスを占有するサイ
クルが入ってしまう。キャッシュの１ブロックをｍワー
ド、ウエイト数をｎとすると、内部でのデータ確定待ち
サイクル数は（ｍ×ｎ）サイクルとなる。
【００１９】この内部でのデータ確定待ちサイクル（内
部バス占有）を最小に抑えるために、リード・バッファ
を４段持ち、キャッシュ・メモリへの書込みを連続的に
行なおうとすると、図２２に示すタイミング図のように
なってしまい、キャッシュへの書込みを高速化した図２
０の場合と比べると、最後のデータを書込むまでに４サ
イクル遅くなってしまう。また非同期式バースト転送で
は、データ確定信号を周期に変化させるためのカウンタ
回路が外部に必要となる。
【００２０】本発明の目的は、これらの問題を解決し、
データ転送速度を高速化したデータ処理装置を提供する
ことにある。
【００２１】
【課題を解決するための手段】本発明のデータ処理装置
は、メモリアドレス信号を出力し、かつ外部バスおよび
内部バスと接続されたリードバッファを備えるマイクロ
プロセッサと、メモリアドレス信号を受けて対応するデ
ータを外部バスへ出力するメモリと、メモリアドレス信
号よりバースト転送周期指定信号を生成する手段と、メ
モリアドレス信号を受けてメモリ領域判定信号を出力す
るデコーダと、メモリ領域判定信号を受けて対応するメ
モリを選択するメモリ制御回路とを有するデータ処理装
置において、前述のマイクロプロセッサは、バースト転
送周期指定信号を受けてデータの転送タイミングを判定
し、この転送タイミングでリードバッファに取り込んだ
データを内部バスを介して転送するタイミング以外は、
内部バスを開放するバスインターフェースユニットをさ
らに備える構成である。
【００２２】本発明において、バースト転送の周期を指
定する手段が、複数ｎ本のバースト転送周期指定入力端
子を有し、所定タイミングで一度に取込んだ前記各バー
スト転送周期指定信号に従って１〜２ｎ通りの周期で同
期式バースト転送を行なうことができ、またバースト転
送の周期を指定する手段が、１本のバースト転送周期指
定入力端子を有し、連続する数クロック間に前記バース
ト転送周期指定信号を変化させることにより、そのバー
スト転送の周期を指定し、同期式バースト転送を行なう
こともできる。さらにバースト転送周期指定手段に従っ
て、内部のバス・インタフェース・ユニットがその状態
遷移を確定することにより、バースト転送中の内部バス
の空き時間に他のユニットに内部バスを開放することも
できる。
【００２３】
【実施例】図１は本発明の一実施例のマイクロプロセッ
サを使用したデータ処理装置の基本構成図である。ここ
では、バースト転送周期指定信号１１０として２本の信
号を設けた場合を想定している。本実施例の１クロック
周期のバースト転送時のタイミング図を図２に、２クロ
ック周期のバースト転送時のタイミング図を図３に示
す。
【００２４】本実施例においては、マイクロプロセッサ
１０１が、有効なアドレス１０５を出力すると同時に、
バスサイクル開始表示（ＡＤＳ）信号１０６、リード／
ライト信号（Ｒ／Ｗ）１０７をアクティブにする。アド
レスデコード回路１０２は、アドレスをデコードして指
定されたアドレスの範囲を判別し、接続されているメモ
リ１０４の性能に従ってバースト転送の周期をバースト
転送周期指定信号ＢＬＫＷ［１：０］１１０で指定す
る。
【００２５】このアドレスデコード回路１０２は、従来
例と同様にアドレスの上位ビットで決定するが、ＢＬＫ
Ｗ［１：０］信号１１０は２ビットであるため、アドレ
スデコード回路１０２を介さず、アドレスの上位２ビッ
トをそのまま接続することができる。メモリ制御回路１
０３は、ＡＤＳ信号１０６、Ｒ／Ｗ信号１０７を入力
し、メモリ１０４を制御する。
【００２６】マイクロプロセッサ中のバスインタフェー
スユニット１１１としては、図４のブロック図に示す回
路となる。この回路は、フリップフロップ（Ｆ／Ｆ）１
１２，１１３、リードバッファ１４、シーケンサ１１
５、インバータ１２０、ＡＮＤ回路１２１，１２３、Ｏ
Ｒ回路１２２で構成される。この回路は、ＡＤＳ信号１
０６を半クロック遅らせた信号をストローブとして、ア
ドレス１０５の出力の１クロック後のクロックの立上り
でＢＬＫＷ［１：０］信号１１０をＦ／Ｆ１１３に取込
み、状態遷移を制御するシーケンサ１１５に通知し、、
状態遷移に従って外部データ・バス１０９からデータを
取込む。
【００２７】取り込んだＢＬＫＷ［１：０］信号１１０
の値によって状態遷移が一通りに決定するため、シーケ
ンサ１１５での状態遷移はクロックに同期して、図５に
示すようになる。
【００２８】また、アドレス出力からのサイクル数をカ
ウントすることにより、状態遷移は次の表１のようにな
り、メモリ制御回路１０３でもその状態を知ることがで
きる。この表中、Ｓ１，Ｓ２，Ｓ３，Ｓ４はそれぞれデ
ータ０，１，２，３の取り込みサイクル、その他はウエ
イト・サイクルを示す。
【００２９】
【表１】
【００３０】この実施例の場合、データの書込みが予測
できるため、キャッシュ・メモリへの書込み以外のサイ
クルでは、他の目的で内部データ・バス１１６を使用す
ることができる。例えば、命令キャッシュとデータ・キ
ャッシュを同一のバスで接続することによって、外部か
らのデータをデータ・キャッシュへ書込んでいる時に、
図３に示すように空いているサイクルで命令キャッシュ
を読出すことができるため、マイクロプロセッサ内部の
配線を減少することができる。
【００３１】また、マイクロプロセッサ１０１が４段の
リード・バッファを内蔵した場合には、そのバスインタ
フェースユニット１１１は、図６のブロック図のように
なり、そのタイミングは図７のタイミング図に示すよう
になる。
【００３２】外部からリードしたデータを一旦リード・
バッファ１１４ａに格納し、４つのデータが揃った時点
で必ず連続的にキャッシュ・メモリへ書込めるため、キ
ャッシュ・アクセスの制御を簡略化でき、かつキャッシ
ュへの書込みを高速化できる。
【００３３】図８は、本発明の第二の実施例の構成を示
すブロック図である。この場合、バースト転送周期指定
（ＢＬＫＷＳ）信号１１８として１本の信号を設け、連
続する数クロック間でバースト転送の周期を指定する場
合を想定している。このバースト転送周期指定方法以外
は第１の実施例と同様である。このバースト転送周期指
定信号（ＢＬＫＷＳ）１１８の生成回路の一例として、
図９に示すように、Ｆ／Ｆ１３０，インバータ１３１，
切替回路１３２から構成される。第１の実施例で示した
ＢＬＫＷ［１：０］信号１１０と同様に、アドレスの上
位ビットから生成し、Ａ［３０］信号を１クロック遅ら
せ、ＡＤＳ信号１０６で選択することにより、ＢＬＫＷ
Ｓ信号１１８を生成している。
【００３４】図１０は、本実施例の３クロック周期のバ
ースト転送時のタイミング図を示す。アドレス出力の
０．５，１．５サイクル後にＢＬＫＷＳ信号１１８を取
込み、指定された周期に従って状態を遷移させデータを
取り込む。
【００３５】
【発明の効果】以上説明したように、本発明のデータ処
理装置によれば、メモリの性能に応じてダイナミックに
バースト転送周期を変更できるため、第１の従来例のよ
うに周波数を下げることなくあらゆる性能のメモリにも
対応でき、システムコストを削減することができる。ま
た第２の従来例のような複雑な外部カウンタ回路を必要
とせずに、バースト転送の周期を変更することができる
ため、システムコストを削減することができる。
【００３６】さらに、同期式バースト転送によってデー
タの確定が予測できるため、キャッシュ・メモリへの書
込み以外の時間に内部データ・バスを使用でき、内部配
線の削減ができるとともに、システムの性能を上げるこ
とができる。また、図７に示すように、最後のデータ取
込みに合せてキャッシュ・メモリへの書込みを先行させ
ることができるため、図２２に示す第２の従来例の非同
期式バースト転送と比べると、キャッシュ・メモリへの
書込みを４クロック高速化できるうえ、キャッシュ制御
を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の基本構成を示すブロッ
ク図。
【図２】第１の実施例のバースト転送時のタイミング
図。
【図３】第１の実施例のバースト転送時のタイミング
図。
【図４】図１のマイクロプロセッサ内部のバスインタフ
ェースユニットの回路図。
【図５】図１のデータ処理装置の状態遷移図。
【図６】図１のリードバッファを４段にした場合のバス
インタフェースユニットの回路図。
【図７】図１のリードバッファを４段にした場合のタイ
ミング図。
【図８】本発明の第２の実施例の基本構成を示すブロッ
ク図。
【図９】図８のＢＬＫＷＳ信号生成回路の一例の回路
図。
【図１０】図８の動作を説明するタイミング図。
【図１１】第１の従来例の基本構成を示すブロック図。
【図１２】図１１の同期式バースト転送時のタイミング
図。
【図１３】図１１のアドレスデコード回路の一例の回路
図。
【図１４】図１１の状態遷移図。
【図１５】図１１の非バースト転送時のタイミング図
【図１６】図１１のＤＳ信号生成回路の一例の回路図。
【図１７】第２の従来例の基本構成を示すブロック図。
【図１８】図１７の状態遷移図。
【図１９】図１７のＢＲＤＹ信号生成回路の一例の回路
図。
【図２０】図１７の非同期式バースト転送時のタイミン
グ図。
【図２１】図１７の非同期式バースト転送時のタイミン
グ図。
【図２２】図１７でキャッシュ書込みを連続化した場合
のタイミング図。
【符号の説明】
１０１ マイクロプロセッサ １０２，１０２ａ アドレスデコード回路 １０３，１０３ａ，１０３ｂ メモリ制御回路 １０４ メモリ １０５ アドレス １０６，２００ バスサイクル開始指示信号 １０７ リード／ライト信号 １０８ バーストリード指示信号 １０９ データ・バス １１０，１１８ バースト転送周期指定信号 １１１ バス・インタフェース・ユニット １１２，１１３，１３０ Ｆ／Ｆ １１４，１１４ａ リードバッファ １１５ シーケンサ １１６ 内部データバス １１７ ＢＬＫＷラッチ信号 １２０，１３１，１４０，１４２，１４７，１４８
インバータ １２１，１２３，１２４，１４１，１４３ ＡＮＤ回
路 １２２ ＯＲ回路 １２５，１３２，１４９ 切替回路 １４４，１４５ 遅延回路 ２０１ バースト転送許可信号（ＢＬＯＣＫＦ） ２０２ データ確定信号（ＤＳ） ２０３ バーストデータ確定信号（ＢＲＤＹ） ２１０ バースト・データ確定信号生成回路 ２１１ ダウンカウンタ ２１２ アップカウンタ ２１３ 遅延値設定部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 メモリアドレス信号を出力し、かつ外部
    バスおよび内部バスと接続されたリードバッファを備え
    るマイクロプロセッサと、前記メモリアドレス信号を受
    けて対応するデータを前記外部バスへ出力するメモリ
    と、前記メモリアドレス信号よりバースト転送周期指定
    信号を生成する手段と、前記メモリアドレス信号を受け
    てメモリ領域判定信号を出力するデコーダと、前記メモ
    リ領域判定信号を受けて対応する前記メモリを選択する
    メモリ制御回路とを有するデータ処理装置において、前
    記マイクロプロセッサは、前記バースト転送周期指定信
    号を受けて前記データの転送タイミングを判定し、当該
    転送タイミングで前記リードバッファに取り込んだ前記
    データを前記内部バスを介して転送するタイミング以外
    は前記内部バスを開放するバスインターフェースユニッ
    トをさらに備えることを特徴とするデータ処理装置。
  2. 【請求項２】 前記バスインターフェースユニットは、
    前記バースト転送周期指定信号にもとづいて、前記デー
    タの前記リードバッファへの取り込みサイクルと、ウエ
    イトサイクルを順次発生するシーケンサを含むことを特
    徴とする請求項１記載のデータ処理装置。
  3. 【請求項３】 前記マイクロプロセッサは、前記内部バ
    スに接続されたキャッシュメモリを含み、前記バスイン
    ターフェースユニットは、前記取り込みサイクルにおい
    て前記リードバッファに前記データを取り込み、当該取
    り込みサイクルの次のサイクルにおいて前記リードバッ
    ファに取り込んだデータを前記内部バスを介して前記キ
    ャッシュメモリに転送し、当該転送の次のサイクルにお
    いて前記内部バスを開放することを特徴とする請求項２
    記載のデータ処理装置。
  4. 【請求項４】 メモリアドレス信号を出力し、かつ外部
    バスおよび内部バスと接続されたリードバッファと、内
    部バスと接続されたキャッシュメモリとを備えるマイク
    ロプロセッサと、前記メモリアドレス信号を受けて対応
    するデータを前記外部バスへ出力するメモリと、前記メ
    モリアドレス信号よりバースト転送周期指定信号を生成
    する手段と、前記メモリアドレス信号を受けてメモリ領
    域判定信号を出力するデコーダと、前記メモリ領域判定
    信号を受けて対応する前記メモリを選択するメモリ制御
    回路とを有するデータ処理装置において、前記マイクロ
    プロセッサは、前記リードバッファに取り込まれた前記
    データを、前記バースト転送周期指定信号およびクロッ
    ク信号に応じて所定のタイミングで前記キャッシュメモ
    リへ転送し、前記所定のタイミング以外のタイミングで
    は前記内部バスを開放するバスインターフェースユニッ
    トをさらに備えることを特徴とするデータ処理装置。
JP6088908A 1994-04-26 1994-04-26 データ処理装置 Expired - Fee Related JP2704113B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6088908A JP2704113B2 (ja) 1994-04-26 1994-04-26 データ処理装置
EP95106271A EP0679997B1 (en) 1994-04-26 1995-04-26 Data processing system having a function of data transfer between microprocessor and memory in burst mode
US08/429,088 US5634139A (en) 1994-04-26 1995-04-26 Microprocessor using feedback memory address to internally generate bust mode transfer period signal for controlling burst mode data transfer to external memory
DE69525098T DE69525098T2 (de) 1994-04-26 1995-04-26 Datenverarbeitungssystem zur Datenübertragung zwischen Mikroprozessor und Speicher im Stoss-Betrieb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6088908A JP2704113B2 (ja) 1994-04-26 1994-04-26 データ処理装置

Publications (2)

Publication Number Publication Date
JPH07295921A JPH07295921A (ja) 1995-11-10
JP2704113B2 true JP2704113B2 (ja) 1998-01-26

Family

ID=13956050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6088908A Expired - Fee Related JP2704113B2 (ja) 1994-04-26 1994-04-26 データ処理装置

Country Status (4)

Country Link
US (1) US5634139A (ja)
EP (1) EP0679997B1 (ja)
JP (1) JP2704113B2 (ja)
DE (1) DE69525098T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970513B2 (ja) * 1996-01-30 1999-11-02 日本電気株式会社 半導体記憶装置およびその制御方法
US5898815A (en) * 1996-02-13 1999-04-27 National Semiconductor Corporation I/O bus interface recovery counter dependent upon minimum bus clocks to prevent overrun and ratio of execution core clock frequency to system bus clock frequency
JPH10124447A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd データ転送制御方法及び装置
US5835704A (en) * 1996-11-06 1998-11-10 Intel Corporation Method of testing system memory
KR100229897B1 (ko) * 1997-01-10 1999-11-15 윤종용 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
US6438628B1 (en) * 1999-05-28 2002-08-20 3Com Corporation System and method for data pacing
US6327175B1 (en) * 1999-09-13 2001-12-04 Cypress Semiconductor Corporation Method and apparatus for controlling a memory array with a programmable register
EP1199723B1 (en) * 2000-10-18 2008-12-31 STMicroelectronics S.r.l. Interlaced memory device with random or sequential access
US6888777B2 (en) * 2002-08-27 2005-05-03 Intel Corporation Address decode
TW578101B (en) * 2002-09-11 2004-03-01 Sunplus Technology Co Ltd Method and structure for adaptively accessing command and data
WO2008076737A2 (en) 2006-12-13 2008-06-26 Cypress Semiconductor Corp. Memory interface configurable for asynchronous and synchronous operation and for accessing storage from any clock domain
CN101625625B (zh) * 2008-07-11 2011-11-30 鸿富锦精密工业（深圳）有限公司 信号中继装置及利用该装置访问外部存储器的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
JPS63308656A (ja) * 1987-06-10 1988-12-16 Fujitsu Ltd ブロックアクセス制御装置
DE68923112T2 (de) * 1988-04-12 1995-11-30 Nec Corp Mit einem Mikroprozessor verbundene Cachespeichersteuervorrichtung.
EP0346917A3 (en) * 1988-06-17 1990-11-07 Modular Computer Systems Inc. Bus stealing method for concurrent cpu and i/o processing
JPH03134754A (ja) * 1989-10-20 1991-06-07 Fujitsu Ltd データ処理装置
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
JPH0520278A (ja) * 1991-07-11 1993-01-29 Nec Corp マイクロコンピユータ
JPH0520253A (ja) * 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd データ処理装置
US5291580A (en) * 1991-10-04 1994-03-01 Bull Hn Information Systems Inc. High performance burst read data transfer operation

Also Published As

Publication number Publication date
EP0679997A1 (en) 1995-11-02
EP0679997B1 (en) 2002-01-23
JPH07295921A (ja) 1995-11-10
DE69525098T2 (de) 2002-09-05
US5634139A (en) 1997-05-27
DE69525098D1 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
JP3532932B2 (ja) 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ
JPH04230544A (ja) ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置
JP2704113B2 (ja) データ処理装置
JP3444154B2 (ja) メモリアクセス制御回路
US5822762A (en) Information processing device with decision circuits and partitioned address areas
JP3153078B2 (ja) データ処理装置
US6954873B2 (en) Implementation of wait-states
JPS6290742A (ja) 中央処理装置の性能を向上させる方法および装置
EP0798645B1 (en) Bus controller and information processing device
JP2000285013A (ja) インターフェース装置
JP3509981B2 (ja) 画像表示制御方法およびその装置
JPS6383844A (ja) マイクロプロセツサシステム
JPS6054065A (ja) 同期制御装置
JPH04372030A (ja) プロセッサのメモリアクセス方式
JPH01209556A (ja) データ処理システム
JPH07129462A (ja) メモリ制御装置
JPS6258348A (ja) メモリコントロ−ル集積回路
KR950003883B1 (ko) 메모리제어논리장치
JP3389152B2 (ja) Ｄｒａｍ制御回路
JPH06119275A (ja) リカバリータイム自動挿入回路
JP2001092715A (ja) データ記憶装置及びそれに用いるデータ転送方法
JPH1173366A (ja) ユニファイドメモリアーキテクチャにおけるメモリ制御方法およびメモリ制御装置
JPH07210456A (ja) メモリ制御装置
JPH0375944A (ja) 情報処理装置
JPH04262435A (ja) メモリ制御方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970909

LAPS Cancellation because of no payment of annual fees