JP2002024166A

JP2002024166A - 画像処理システム並びにそれを用いた半導体装置およびディジタルスチルカメラ装置

Info

Publication number: JP2002024166A
Application number: JP2000204416A
Authority: JP
Inventors: Ikou Kawamura; 偉光河村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-07-05
Filing date: 2000-07-05
Publication date: 2002-01-25
Also published as: US20020003574A1; KR100400851B1; US7007124B2; TW530214B; KR20020003831A

Abstract

(57)【要約】【課題】データバスのデータ転送効率を向上させる。【解決手段】ＤＭＡＣ１がバス使用権を得ると連続し
て転送できるデータ量を設定する連続データ転送数設定
レジスタ４と、設定されたデータ転送終了後には必ず競
合制御部６へのＤＭＡＣ１のバス使用権要求信号の送信
を１クロック期間以上は停止させるリクエスト一時停止
手段５とが設けられ、競合制御部６においてＤＭＡＣ１
のバス使用権要求信号が発生している場合には次に必ず
ＤＭＡＣ１がバス使用権を与えられる様に調停するＤＭ
Ａ優先設定レジスタ７を設けることにより、ＤＭＡＣ１
とＣＰＵ＆ｉ／ｆ８とがバス使用権を割り当てられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像、文字等の大
容量データを単一バスにて転送するバス制御方式を有す
る画像処理システムに関する。

【０００２】

【従来の技術】特開平１１−１２０１２３号公報には、
ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓ）転
送によりデータ転送を行う機能モジュールおよびＣＰＵ
が１つの共通バスを用いてデータ転送を行うシステムに
おけるバスの制御方法が開示されている。図１３は、そ
のバス制御方法を使用するシステムのブロック図であ
り、図１４は、そのシステムより出力される信号のタイ
ミングチャートである。図１３に示すバス制御を行なう
システムでは、ＤＭＡＣ（ダイレクトメモリアクセスコ
ントローラ）またはＣＰＵ毎にバス権獲得要求までの最
低時間を設定するバス権要求最低時間設定レジスタ１１
０と、ＣＰＵのクロック（ＣＰＵＣＬＫ）によりカウン
ト動作を行うカウンタ１１１と、ＤＭＡ転送時間を設定
するＤＭＡ時間設定レジスタ１１４と、１つのデータ転
送の終了を示す信号（ＲＤＹ）でカウント動作を行うカ
ウンタ１１５とを有している。

【０００３】バス権要求最低時間設定レジスタ１１０
は、バス権獲得要求までの最低時間の設定値を有する信
号をカウンタ１１１へ出力する。カウンタ１１１は、Ｃ
ＰＵＣＬＫのクロック数をカウントし、バス権要求最低
時間設定レジスタ１１０の出力信号の設定値になるとＨ
ＯＬＤ要求マスク１１２にＨＩＧＨレベル信号を出力す
る。ＨＯＬＤ要求マスク１１２は、カウンタ１１１から
の出力信号を受信して、カウンタ１１１の出力信号がＬ
ＯＷレベル信号の場合には、ＤＭＡ転送後に再度バス使
用権要求信号ＨＯＬＤが連続して出力されることを防止
するために、ＤＭＡ転送後、一定期間、ＡＮＤゲート１
１３に対してＡＮＤゲート１１３をＯＦＦ状態にする信
号を出力する。

【０００４】一方、ＤＭＡ転送時間を設定するＤＭＡ時
間設定レジスタ１１４は、ＤＭＡ転送時間の設定値を有
する信号をカウンタ１１５へ出力する。カウンタ１１５
は、バスサイクルの終わりを示すＲＤＹ信号をカウント
し、ＤＭＡ時間設定レジスタ１１４の出力信号の設定値
（バスサイクル値）になるとＨＩＧＨレベル信号を、フ
リップフロップ回路１１６のリセット端子Ｒに出力す
る。フリップフロップ回路１１６のセット端子Ｓには、
ＨＯＬＤＯＮ条件信号が印加される。そして、フリッ
プフロップ回路１１６の出力信号とＨＯＬＤ要求マスク
１１２の出力信号とがＡＮＤゲートにより論理合成され
て、バス使用権要求信号ＨＯＬＤとして出力される。

【０００５】バス権要求最低時間設定レジスタ１１０お
よびＤＭＡ時間設定レジスタ１１４は、それぞれのレジ
スタ設定値と後段のカウンタ１１１および１１５の値と
の比較結果により、内部的なバス要求信号であるＨＯＬ
ＤＯＮ条件信号をバス使用権要求信号（ＨＯＬＤ）と
して出力するか、あるいはＨＯＬＤ要求マスク１１２に
より一定期間マスクするかを制御している。そして、バ
ス権要求最低時間設定レジスタ１１０およびＤＭＡ時間
設定レジスタ１１４ヘの設定値を、前述のレジスタ設定
値とカウンタの値との比較結果に基づいて変更すること
により、ＤＭＡＣおよびＣＰＵの各々は、図１４に示す
ように、バス使用権獲得時にバスを占有してデータ転送
を行える最大時間であるＤＭＡ転送時間（Ａ）、その転
送後に再びバス使用権要求を開始するまでの最低時間で
あるバス権取得要求最低時間（Ｂ）を設定して、それら
の時間を調節することにより適度にＤＭＡＣとＣＰＵと
のバス使用比率を調整している。この例では、バス権要
求最低時間設定レジスタ１１０は、バス権取得要求最低
時間（Ｂ）に相当する値を設定し、ＤＭＡ時間設定レジ
スタ１１４は、ＤＭＡ転送時間（Ａ）に相当する値を設
定している。図１４に示すタイミングチャートでは、Ｄ
ＭＡＣがバス使用権要求信号（ＨＯＬＤ）の送出を始
め、バスよりバス使用権許可信号（ＨＯＬＤＡＣＫ）が
返送されてからＤＭＡ転送時間（Ａ）の間はＨＯＬＤ信
号を送出してバス使用権を要求し続けるが、ＤＭＡ転送
時間（Ａ）経過後はその要求信号はマスクされ、バス権
取得要求最低時間（Ｂ）が経過した後に再びマスクが解
除されバス使用権要求を開始する。

【０００６】この機能をシステムバスに接続される全て
のＤＭＡＣまたはＣＰＵ毎に設け、各々のレジスタヘの
設定値を調節することによって各ＤＭＡＣ（又はそれら
の単純に集合させたモジュール）とＣＰＵの間でのバス
使用頻度を調節するようになっている。

【０００７】

【発明が解決しようとする課題】このバス制御方法で
は、各ＤＭＡＣおよびＣＰＵがバス使用権要求を出さな
い時間を設定し、その時間を調節することによってＤＭ
ＡＣとＣＰＵとのバス使用頻度を調節している。このた
め、バスが空き状態であるにも関わらずＤＭＡＣおよび
ＣＰＵのどちらもバスを使用できない状態が発生する。
図１４において、バス使用権要求の送出をマスクし停止
させるバス権取得要求最低時間（Ｂ）には、バスに接続
されている他のＤＭＡＣまたはＣＰＵがバス使用権要求
が停止されたことを検出する。したがって、他のＤＭＡ
ＣまたはＣＰＵが次にバス使用権を獲得するためには十
分な時間を設定する必要がある。さらに、一度時間を設
定すると次に時間設定を変更するまではその設定された
時間が有効であるために、１つのＤＭＡＣまたはＣＰＵ
のみがデータ転送を行う時でも、そのＤＭＡＣまたはＣ
ＰＵは定期的にバス権取得要求最低時間（Ｂ）だけバス
を使用できないことになる。

【０００８】また、前述のＤＭＡ時間設定レジスタ１１
４に設定する時間は、バスを占有するデータ転送の最大
時間であるため、バス調停の方法にもよるが、より優先
度の高いＤＭＡＣまたはＣＰＵからのバス使用権要求が
発生した場合には、バス使用権許可がＤＭＡＣまたはＣ
ＰＵの要求元へ切り替わる可能性がある。ＤＭＡＣまた
はＣＰＵによるデータ転送の対象が、ＳＤＲＡＭ等の様
に、アクセスの始めに若干のオーバーヘッド時間を必要
とし、それに引き続き行われる同一ぺージ内へのアクセ
スではオーバーヘッド時間を必要としない場合には、前
述の様に予め設定された時間（転送回数）が分割されれ
ばその回数分だけ最初のアクセスの開始時のオーバーヘ
ッド時間を余分に費やすことになり、その時間分だけバ
スのデータ転送効率が低下することになる。

【０００９】したがって、前述の従来技術のバス制御方
式では、共通バスの使用効率を最大限に引き出すことは
困難であり、ＤＭＡ転送により画像処理を高速に行うよ
うな機能モジュールを搭載し、高速な画像処理の実行を
目的としたシステムに使用するには不適切である。

【００１０】図１２は、従来のバス制御方式により高速
な画像処理システムを構築する場合のブロック図であ
る。図１２に示す画像処理システムＳ３は、データをＤ
ＭＡ転送するＤＭＡＣ１００と、システム制御のための
プログラム命令および制御用データを転送するＣＰＵ＆
ｉ／ｆ１０２と、データ転送を要求する機能モジュール
１０５〜１０７と、ＤＭＡＣ１００およびＣＰＵ＆ｉ／
ｆ１０２からのバス使用権要求に対してバス使用を順次
振り分ける競合制御部１０１とを有している。

【００１１】ＣＰＵ＆ｉ／ｆ１０２は、外部メモリー１
０９に記憶されているＣＰＵＰｒｏｇｒａｍ等のデー
タを読み込む場合には、画像専用バスＢ２を経由するこ
と無く、システムバス用外部接続端子Ｂ３、外部メモリ
ーコントローラ１０４およびシステムバスＢ１を介し
て、ＣＰＵＰｒｏｇｒａｍ等のデータの読み込みを行
う。そして、ＣＰＵ＆ｉ／ｆ１０２は、外部メモリー１
０８に記憶されている画像データを参照する場合にの
み、バス使用権要求信号ＣＰＢＲＥＱを競合制御部１０
１へ送出する。

【００１２】機能モジュール１０５〜１０７は、外部メ
モリー１０８に記憶されている画像用データ読み込むた
めに、それぞれのデータ転送要求信号ＤＲＥＱ−Ａ、Ｄ
ＲＥＱ−Ｂ、ＤＲＥＱ−ＣをＤＭＡＣ１００へ出力す
る。ＤＭＡＣ１００は、機能モジュール１０５〜１０７
からのそれぞれのデータ転送要求信号ＤＲＥＱ−Ａ、Ｄ
ＲＥＱ−Ｂ、ＤＲＥＱ−Ｃを受信して、データ転送時の
優先順位等を決定し、バス使用権要求信号ＤＭＢＲＥＱ
を競合制御部１０１へ送信する。

【００１３】競合制御部１０１は、ＤＭＡＣ１００およ
びＣＰＵ＆ｉ／ｆ１０２からのバス使用権要求に対して
バス使用を順次振り分ける信号をＤＭＡＣ１００および
ＣＰＵ＆ｉ／ｆ１０２に出力して、バス使用権を調整す
る。そして、ＤＭＡＣ１００がバス使用権を許可された
場合には、画像バス用外部接続端子Ｂ４、外部メモリー
コントローラ１０３および画像専用バスＢ２を介して、
その要求している機能モジュール１０５〜１０７のいず
れかに画像データが転送される。

【００１４】機能モジュール１０５〜１０７またはＣＰ
Ｕにより処理されたデータは、同様のバス制御手順を経
て、外部メモリ１０８に書き込まれる。

【００１５】以上、説明したように従来のバス制御方式
により高速な画像処理システムを構築するには、画像専
用バスＢ２およびシステムバスＢ１の２つのデータバス
を持った画像処理システムＳ３を構成し、２つのバスに
専用のメモリーである外部メモリー１０８および１０９
を接続する必要がある。このことは、画像処理システム
Ｓ３をＬＳＩ化する場合には、メモリーとの接続端子が
２系統必要となり、パッケージサイズに影響を与えるば
かりでなく、Ｉ／Ｏバッファでの消費電力も増加する。

【００１６】本発明は、このような課題を解決するもの
であり、その目的は、データバスの転送効率を最大限に
引き出すことができ、しかも小型化および省電力化を図
ることができる画像処理システム並びにそれを用いた半
導体装置およびディジタルスチルカメラ装置を提供する
ことにある。

【００１７】

【課題を解決するための手段】本発明の画像処理システ
ムは、１つのシステムバスに接続されてデータ転送を行
う機能モジュールと、該システムバスに接続された中央
処理装置と、該機能モジュールが出力するデータ転送要
求信号を受信して、データ転送要求信号に基づいてバス
使用権要求信号を出力するデータ転送制御装置と、該デ
ータ転送制御装置と該中央処理装置との間に接続されて
おり、該データ転送制御装置および該中央処理装置から
のバス使用権要求信号に対して、どちらに該システムバ
スの使用権を与えるかを調整する競合制御部とを有する
画像処理システムであって、該データ転送制御装置がバ
ス使用権を得ると連続して転送できるデータ量を設定す
る手段と、設定されたデータ転送終了後には該競合制御
部への該データ転送制御装置のバス使用権要求信号の送
信を１クロック期間以上停止させる手段と、該競合制御
部において該データ転送制御装置のバス使用権要求信号
が発生している場合には次に必ず該データ転送制御装置
がバス使用権を与えられる様に調停する手段と、を具備
することを特徴とする。

【００１８】前記機能モジュールが複数であって、前記
データ転送制御装置の制御下でデータ転送を行うことが
可能であり、該データ転送制御装置によるデータ転送を
前記中央処理装置によるデータ転送よりも優先して行な
うように該機能モジュールを設定する手段と、前記機能
モジュールの該データ転送制御装置の制御下でのデータ
転送要求が同時に発生し、しかも、そのデータ転送要求
に優先的に設定された該機能モジュールのデータ転送要
求が含まれている場合には、該データ転送制御装置の制
御下でデータ転送を実行する機能モジュールがデータ転
送終了後においても、該機能モジュールからのデータ転
送要求信号に基づいてバス使用権要求信号を継続的に送
出する手段と、をさらに有する。

【００１９】前記競合制御部において、前記データ転送
制御装置の制御下でのデータ転送直後のバス使用権要求
信号停止期間よりも１クロック期間以上長く該データ転
送制御装置からのバス使用権要求信号が停止した時に対
応してのみ、前記中央処理装置からのバス使用権要求信
号に基づいて該中央処理装置にシステムバス使用権を許
可する手段をさらに有している。

【００２０】前記データ転送制御装置がシステムバス使
用権を要求している場合においても、前記中央処理装置
が優先的に連続してデータ転送できるようにデータ量を
設定する手段を有している。

【００２１】本発明の半導体装置は、請求項１〜請求項
４のいずれかに記載の画像処理システムを有する。

【００２２】本発明のディジタルカメラ装置は、請求項
５に記載の半導体装置を有する。

【００２３】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００２４】図１は、本発明の実施形態である画像処理
システムのブロック図である。図１に示す画像処理シス
テムＳ１は、データをＤＭＡ転送するＤＭＡＣ１と、デ
ータをＣＰＵ転送するＣＰＵ＆ｉ／ｆ８と、データ転送
を要求する機能モジュール１１〜１３と、ＤＭＡＣ１お
よびＣＰＵ＆ｉ／ｆ８からのバス使用権要求に対してＤ
ＭＡＣ１のバス使用権要求を優先してバス使用の調整を
行う競合制御部６とを有している。さらに、画像処理シ
ステムＳ１内部には、画像データ用とＣＰＵＰｒｏｇｒ
ａｍ等のデータ用との共用により１系統のシステムバス
Ｂ１が存在する。

【００２５】機能モジュール１１〜１３は、外部メモリ
ー１４に記憶されている画像データを読み込むために、
それぞれのデータ転送要求信号ＤＲＥＱ−Ａ、ＤＲＥＱ
−Ｂ、ＤＲＥＱ−ＣをＤＭＡＣ１へ出力する。ＤＭＡＣ
１は、ＤＭＡＣ１内部の優先順位決定保持回路３におい
て機能モジュール１１〜１３からのデータ転送要求信号
ＤＲＥＱ−Ａ、ＤＲＥＱ−Ｂ、ＤＲＥＱ−Ｃをそれぞれ
受信して、データ転送時の優先順位等を決定し、バス使
用権要求信号ＤＭＢＲＥＱを競合制御部６へ送信する。
一方、ＣＰＵ＆ｉ／ｆ８は、システム制御およびプログ
ラム実行のための命令およびデータの転送のために、バ
ス使用権要求信号ＣＰＢＲＥＱを競合制御部６へ送信す
る。競合制御部６は、ＤＭＡ優先設定レジスタ７を有し
ており、ＤＭＡＣ１およびＣＰＵ＆ｉ／ｆ８からのバス
使用権要求に対してＤＭＡＣ１のバス使用権要求を優先
してバス使用を許可するような調整を行った結果として
のバス使用権許可信号をＤＭＡＣ１およびＣＰＵ＆ｉ／
ｆ８に出力して、バス使用権を調整する。そして、ＤＭ
ＡＣ１がバス使用権を許可された場合には、外部メモリ
ー１４からシステムバス用外部接続端子Ｂ３、外部メモ
リーコントローラ１０およびシステムバスＢ１を介し
て、その要求している機能モジュール１１〜１３のいず
れかに画像データが転送される。また、ＣＰＵ＆ｉ／ｆ
８がバス使用権を許可された場合には、外部メモリー１
４からシステムバス用外部接続端子Ｂ３、外部メモリー
コントローラ１０およびシステムバスＢ１を介して、プ
ログラム実行用の命令およびデータがＣＰＵ＆ｉ／ｆ８
に読み込まれる。

【００２６】機能モジュール１１〜１３またはＣＰＵ＆
ｉ／ｆ８により処理されたデータは、同様のバス制御手
順を経て外部メモリ１４に書き込まれる。

【００２７】図２は、画像処理システムＳ１に含まれる
ＤＭＡＣ１のブロック図の一例である。本発明では、画
像処理システムＳ１においてＤＭＡ転送による連続デー
タ転送を要求する機能モジュールが３個（画像処理Ａ、
画像処理Ｂ、画像処理Ｃ）存在している例を示している
が、機能モジュールの数は３個に限らず、１個または２
個あるいは４個以上の複数個でも良い。

【００２８】ＤＭＡＣ１は、ＤＭＡＣ１によるデータ転
送をＣＰＵ＆ｉ／ｆ８によるデータ転送よりも優先して
行うように機能モジュール１１〜１３を設定するＤＭＡ
優先チャネル設定レジスタ２と、各チャネルからのデー
タ転送要求の優先順位を決定する優先順位決定保持回路
３と、ＤＭＡＣ１が連続して転送できるデータ量を設定
する連続データ転送数設定レジスタ４と、データ転送終
了後ＤＭＡＣ１から競合制御部６へのバス使用権要求信
号の送信を１クロック期間以上停止させるリクエスト一
時停止手段５とを有している。

【００２９】ＤＭＡ転送による連続データ転送を要求す
る３個の機能モジュール１１，１２，１３のデータ転送
要求信号は、それぞれＤＲＥＱ−Ａ，ＤＲＥＱ−Ｂ，Ｄ
ＲＥＱ−Ｃである。機能モジュール１１，１２，１３か
ら出力されるデータ転送要求信号は、優先順位決定保持
回路３に入力される。優先順位決定保持回路３に入力さ
れるデータ転送要求信号は、ＤＭＡＣ１がバス使用を許
可されていない場合、または、ＤＭＡＣ１内でデータ転
送の許可されるチャネルを切り替える場合において、シ
ステムバスクロック（ＢＣＬＫ）の立ち下がりのタイミ
ングで優先順位が最も高いチャネルに対応する出力にＨ
ＩＧＨレベルのパルスを出力させ保持させる（ＳＥＬＣ
Ｈ−ＡまたはＳＥＬＣＨ−ＢまたはＳＥＬＣＨ−Ｃ）。
この優先順位決定保持回路３からの出力ＳＥＬＣＨ−
Ａ、ＳＥＬＣＨ−Ｂ、ＳＥＬＣＨ−Ｃは、それぞれが機
能モジュール１１、１２，１３からのデータ転送要求信
号ＤＲＥＱ−Ａ，ＤＲＥＱ−Ｂ，ＤＲＥＱ−ＣとＡＮＤ
ゲート２１，２２，２３によりそれぞれ論理合成された
信号が出力された後に、それぞれのＡＮＤゲートの出力
パルスがＯＲゲート２４により論理合成されて出力さ
れ、立ち下がり検出１クロックＬＯＷパルス生成部２５
を経由して、機能モジュール１１、１２、１３からのデ
ータ転送要求信号のすべてがＯＲゲート２０により論理
合成されて出力された信号とＡＮＤゲート２６で論理積
が取られＳＭＲＥＱ信号が作成される。

【００３０】このようにして、作成されたＳＭＲＥＱ信
号は、データ転送が許可されているチャネルが要求する
データ量の転送が終了した場合に、他のチャネルがデー
タ転送要求信号を発生しても、１クロック期間だけＬＯ
Ｗレベルパルスを出力して、ＤＭＡＣ１からの最終的な
出力であるバス使用権要求信号ＤＭＢＲＥＱを中断させ
る信号となる。

【００３１】また、優先順位決定保持回路３により優先
順位が決定された出力信号ＳＥＬＣＨ−Ａ、ＳＥＬＣＨ
−Ｂ、ＳＥＬＣＨ−Ｃは、セレクタ３２に入力され、選
択されたチャネルに対応する連続データ転送数設定レジ
スタ４のデータをセレクタ３２の出力信号ＤＭＴＲＮと
して後段の比較器３４へ出力する。

【００３２】一方、カウンタ３３では、ＤＭＡＣ１がバ
スを占有して転送するデータ量をカウントし出力信号Ｄ
ＭＣＮＴとして比較器３４へ出力する。比較器３４は、
カウンタ３３の出力信号ＤＭＣＮＴとセレクタ３２の出
力信号ＤＭＴＲＮとの値が等しくなった場合に、ＥＱＵ
信号を出力して１クロックＬＯＷパルス生成部２８へ転
送する。ＥＱＵ信号が入力された１クロックＬＯＷパル
ス生成部２８からは、１クロック期間のＬＯＷレベルパ
ルスが出力され、この出力パルスが前述の機能モジュー
ル１１、１２、１３からのデータ転送要求信号により生
成されたＳＭＲＥＱ信号とＡＮＤゲート２７により論理
合成されＤＭＲＥＱ信号が生成される。このようにして
作成されたＤＭＲＥＱ信号は、優先順位決定保持回路３
によって選択されたチャネルのデータ転送が終了する
か、あるいは連続データ転送数設定レジスタ４に設定さ
れたデータ量（転送数）の転送を終了した時点で１クロ
ック期間だけＤＭＡＣ１からのバス使用権要求信号ＤＭ
ＢＲＥＱを停止させる信号となり、これをＤＭＡＣ１の
内部リクエスト信号として扱う。

【００３３】さらに、機能モジュールの各チャネルから
のデータ転送要求信号（ＤＲＥＱ−Ａ，ＤＲＥＱ−Ｂ，
ＤＲＥＱ−Ｃ）は、ＤＭＡ優先チャネル設定レジスタ２
の出力信号と、それぞれＡＮＤゲート１５、１６、１７
により論理合成されて出力され、ＡＮＤゲート１５、１
６、１７からのそれぞれの出力パルスがＯＲゲート１８
で論理合成されて信号ＳＥＱが生成される。信号ＳＥＱ
は、リクエスト一時停止手段５において生成された内部
リクエスト信号ＤＭＲＥＱとＯＲゲート１９により論理
合成されて、ＤＭＡＣ１からのバス使用権要求信号ＤＭ
ＢＲＥＱとして競合制御部６へ出力される。

【００３４】これにより、ＤＭＢＲＥＱ信号は、優先順
位決定保持回路３にて選択されたチャネルのデータ転送
が終了するか、あるいは連続データ転送数設定レジスタ
４に設定されたデータ量の転送を終了した時点におい
て、１クロック期間のみＤＭＡＣ１からのバス使用権要
求信号ＤＭＢＲＥＱの送出を停止するが、ＤＭＡ優先チ
ャネル設定レジスタ２に設定されたチャネルのデータ転
送要求が発生している場合には、バス使用権要求信号Ｄ
ＭＢＲＥＱは、停止されることなく生成され、競合制御
部６へ出力される。

【００３５】一方、ＤＡＣＫ生成部３１は、データ転送
要求信号が発生していることによる優先順位決定保持回
路３からの出力信号を受信することにより、バス使用権
が許可されている状態で実際にアクセスを行うことを示
すストローブ信号ＤＭＳＴＲＢと、各チャネルに対して
データの送受信が有効であることを示す信号（ＤＡＣＫ
−Ａ，ＤＡＣＫ−Ｂ，ＤＡＣＫ−Ｃ）と、データ転送数
をカウントするカウンタ部３３へのカウントイネーブル
信号とを生成する。

【００３６】図３には、本発明の画像処理システムのＣ
ＰＵ＆ｉ／ｆ８のブロック図を示す。ＣＰＵ＆ｉ／ｆ８
は、ＣＰＵ３５と、連続データ転送数設定レジスタ９
と、ダウンカウンタ３７と、カウントイネーブル生成部
４０とを有している。

【００３７】ＣＰＵ３５は、アクセス要求信号ＣＰＢＲ
ＥＱにＨｉｇｈレベルを出力することによりアクセスの
始まりを示し、その後、連続アドレスヘのアクセスが継
続する場合は、ＣＰＢＲＥＱ信号を継続してＨｉｇｈレ
ベルを出力する。ここでは、ＣＰＵが直接的にアクセス
要求信号を出力するような要求形態を取らない場合に
は、ＣＰＵ外部にアクセス要求信号を出力する動作を実
現するための付属回路を設けたものをＣＰＵとしても良
い。

【００３８】ＣＰＵ３５からのアクセス要求信号ＣＰＢ
ＲＥＱは、バス使用権要求信号として競合制御部６に出
力されるとともに、ＣＰＵ３５に対するバス使用許可信
号ＣＰＧＮＴＤ信号とＡＮＤゲート３６により論理合成
して出力され、ダウンカウンタ３７へのロード信号を生
成する。これにより、ダウンカウンタ３７は、ＣＰＵ３
５がバス使用要求をしていない状態、あるいは、バス使
用を許可されていない状態では、連続データ転送数設定
レジスタ９の内容を示すＣＰＴＲＮ信号が与えられる。
ダウンカウンタ３７のＺＥＲＯ端子からの出力信号は、
インバータ３８により極性反転信号として、バス使用許
可信号とともにＡＮＤゲート３９へ与えられて、論理合
成されＬＯＣＫ信号として出力される。そして、ダウン
カウンタ３７は、ＣＰＵ３５がバス使用権を許可されデ
ータ転送を開始すると、ＣＰＵ３５が連続してデータ転
送する回数をカウントして、カウント値がゼロになるま
ではＬＯＣＫ信号を発生する。次に、カウントイネーブ
ル生成部４０は、バス使用権要求信号ＣＰＢＲＥＱ、バ
ス使用許可信号ＣＰＧＮＴＤ、ＷＡＩＴ信号を与えられ
て、データ転送要求が発生しているとともにバス使用権
が許可されている状態において、実際にアクセスを行う
ことを示すストローブ信号ＣＰＳＴＲＢおよびデータ転
送数をカウントするダウンカウンタ３７へのカウントイ
ネーブル信号を生成する。

【００３９】図４は、本発明の画像処理システムの競合
制御部６のブロック図を示す。競合制御部６は、ＤＭＡ
優先設定レジスタ７と、２クロック以上のＬＯＷレベル
の検出部４２と、ステート制御部４１とを有している。
ステート制御部４１には、ＣＰＵ＆ｉ／ｆ８からのバス
使用権要求信号ＣＰＢＲＥＱと，ＤＭＡＣ１からのバス
使用権要求信号ＤＭＢＲＥＱと，ＤＭＡＣ１からのバス
使用権要求信号ＤＭＢＲＥＱがシステムバスクロック
（ＢＣＬＫ）により２クロック期間停止した（ＬＯＷレ
ベルとなる）場合に、ＨＩＧＨレベルとなる信号ＤＭＢ
ＲＥＱ２Ｐと，システムバスを使用してのアクセスに対
して次のシステムバスクロック（ＢＣＬＫ）までにデー
タの授受を完了させることが出来ない場合に、アクセス
の対象となっているモジュールがＨＩＧＨレベルを出力
するＷＡＩＴ信号と、ＤＭＡ転送を優先させることを示
す信号ＤＭＰＲＩＶと，ＣＰＵ３５が連続してバスを使
用することを示す信号ＬＯＣＫと、が入力される。

【００４０】ステート制御部４１への入力信号の状態に
よりバス使用権の調整が行われ、調整の結果としてＤＭ
ＧＮＴ信号およびＤＭＧＮＴＤ信号が出力される。ＤＭ
ＧＮＴ信号には、現在のデータ転送が終了すると、次に
ＤＭＡＣ１にバス使用権を許可する時にＨＩＧＨレベル
が出力される。ＤＭＧＮＴＤ信号には、前述のＤＭＧＮ
Ｔ信号がＨＩＧＨレベルとなっている状態で現在のデー
タ転送が終了するタイミングで実際にＤＭＡＣ１にバス
使用権が許可されたことを示すためにＨＩＧＨレベルが
出力される。一方、ＣＰＧＮＴ信号およびＣＰＧＮＴＤ
信号は、前述のＤＭＧＮＴ信号およびＤＭＧＮＴＤ信号
の論理を反転させた信号で、ＣＰＵ３５のバス使用権要
求に対しての応答信号である。ＣＰＧＮＴ信号には、現
在のデータ転送が終了すると、次にはＣＰＵにバス使用
権を許可する時にＨＩＧＨレベルが出力される。ＣＰＧ
ＮＴＤ信号には、ＣＰＧＮＴ信号がＨＩＧＨレベルとな
っている状態で現在のデータ転送が終了したタイミング
で実際にＣＰＵにバス使用権が許可されたことを示すた
めにＨＩＧＨレベルが出力される。

【００４１】図５は、前述の論理を実現するステート制
御部４１のステート動作の一例を示す説明図である。ス
テートの状態としては、ＤＭＡステート４５、ＮＥＸＣ
ＰＵステート４７、ＣＰＵステート４８、ＮＥＸＤＭＡ
ステート４６の４状態があり、それぞれのステート間の
遷移条件を条件１〜条件４に、また、各ステート状態で
の信号出力の状態をステート定義に明記している。前述
の４つの何れかのステート状態にある場合において、シ
ステムバスクロック（ＢＣＬＫ）の立ち下がりが発生
し、しかも、そのステートから次のステートヘの遷移条
件が成立している場合にのみ、次のステート状態へ遷移
し、遷移条件が成立していない場合は、元のステート状
態に留まるものとする。ただし、システムの初期化が行
われた場合には、何れのステート状態にあっても必ずＤ
ＭＡステート４５へ遷移するものとする。システムの初
期化が行われた直後であるＤＭＡステート４５状態から
のステート遷移の様子を以下に説明する。

【００４２】ＤＭＡステート４５状態では、ＤＭＡＣ１
に対してバス使用権が許可されており、また現在のデー
タ転送が完了した後も引き続きＤＭＡＣ１にバス使用権
が許可される。ここで、ＣＰＵ３５からのバス使用権要
求信号が発生すると、ＣＰＢＲＥＱ信号は、ＨＩＧＨレ
ベルとなる。ＤＭＡＣ１からのバス使用権要求が発生し
ていないＤＭＢＲＥＱ信号がＬＯＷレベルの場合には、
ＤＭＡＣ１優先の設定がされていないＤＭＰＲＩＶ信号
がＬＯＷレベルであれば、ＮＥＸＣＰＵステート４７へ
遷移する。（条件１）ＤＭＡＣ１優先の設定がされてい
る場合（ＤＭＰＲＩＶ信号がＨＩＧＨレベル）には、前
述に加えてＤＭＢＲＥＱ信号がシステムバスクロック
（ＢＣＬＫ）の２クロック期間ＬＯＷレベルとなった場
合（ＤＭＢＲＥＱ２Ｐ信号がＨＩＧＨレベル）に限りＮ
ＥＸＣＰＵステート４７へ遷移する。

【００４３】ＮＥＸＣＰＵステート４７状態では、ＤＭ
ＡＣ１にバス使用権が許可されているが現在のデータ転
送が終了すると（ＷＡＩＴ信号がＬＯＷレベルとな
る）、ＣＰＵ３５にバス使用権を許可する状態となる。
この状態でＷＡＩＴ信号がＬＯＷレベルとなることによ
り現在のデータ転送が終了したことが検出されＣＰＵス
テート４８状態へ遷移する。（条件２）ＣＰＵステート
４８状態では、ＣＰＵ３５に対してバス使用権が許可さ
れており、また現在のデータ転送が完了した後も引き続
きＣＰＵ３５にバス使用権が許可される。ここで、ＤＭ
ＡＣ１からのバス使用権要求が発生した場合にはＮＥＸ
ＤＭＡステート４６状態へと遷移する。（条件３）ＮＥ
ＸＤＭＡステート４６状態は、ＣＰＵ３５にバス使用権
が許可されているが現在のデータ転送が終了すると（Ｗ
ＡＩＴ信号がＬＯＷレベルとなる）、ＤＭＡＣ１がバス
使用権を許可される状態である。この状態でＷＡＩＴ信
号がＬＯＷレベルとなることにより現在のデータ転送が
終了したことが検出されＤＭＡステート４５状態へ遷移
する。この時、ＣＰＵ３５がバスを占有して連続転送を
行う設定にしたがってＬＯＣＫ信号がＨＩＧＨレベルと
なっている場合には、ＬＯＣＫ信号が解除されるか、あ
るいは、ＣＰＵ３５がバス使用権要求を解除するまでは
次のステートヘは遷移しない。（条件４）図６は、ＣＰ
Ｕからのデータ転送要求が発生していない場合のバス制
御の各のデータ信号のタイミングチャートを示してお
り、図６を用いて、本発明の画像処理システムのＤＭＡ
Ｃ１の基本的な動作を説明する。動作条件は、以下の通
りである。ただし、図６の中のＤＭＳＴＲＢ信号は、Ｄ
ＭＡＣ１がバス使用権の許可にしたがってアクセスを行
うことを示すストローブ信号であり、システムバスクロ
ックＢＣＬＫ（１）の立ち下がりのタイミングでこのス
トローブ信号がＨＩＧＨレベルであればそのアクセス対
象となっているモジュール側においてデータ転送の準備
が行われる。モジュール側でのデータ転送の準備が完了
すると、引き続きシステムバスクロックＢＣＬＫ（１）
の立ち下がりのタイミングにより機能モジュールからの
データ転送を終了させるように、ＷＡＩＴ信号をＬＯＷ
レベルにして１回のデータ転送を終了させる。したがっ
て、機能モジュールは、システムバスクロックＢＣＬＫ
（１）の立ち下がりのタイミングにてデータ転送を行
う。

【００４４】＜動作条件＞・ＣＰＵ３５は、バス使用権要求をしていない。・機能モジュールの各々のチャネルからのデータ転送要
求信号ＤＲＥＱ−Ａ（２），ＤＲＥＱ−Ｂ（３），ＤＲ
ＥＱ−Ｃ（４）の中でＤＲＥＱ−Ａ（２）の優先順位が
最も高く、ＤＲＥＱ−Ｃ（４）の優先順位が最も低い。・ＤＭＡ優先チャネル設定レジスタ２では、どのチャネ
ルも優先設定がされていない。・チャネルＡ連続データ転送数設定レジスタ４ａには、
転送回数として５が設定されている。（実際の転送回数
は設定数プラス１回）・チャネルＢ連続データ転送数設定レジスタ４ｂには、
転送回数として４が設定されている。（実際の転送回数
は設定数プラス１回）・チャネルＣ連続データ転送数設定レジスタ４ｃには、
転送回数として３が設定されている。（実際の転送回数
は設定数プラス１回）・チャネルＡに接続されている機能モジュールは、連続
して３回の転送を行おうとしている。・チャネルＢに接続されている機能モジュールは、連続
して８回の転送を行おうとしている。・チャネルＣに接続されている機能モジュールは、連続
して４回の転送を行おうとしている。

【００４５】まず、チャネルＢに接続されている機能モ
ジュールからのデータ転送要求信号ＤＲＥＱ−Ｂ（３）
が発生する。このタイミングでは、他のチャネルには要
求が発生していないため、優先順位としてはチャネルＢ
が最も高くなる。このため優先順位決定保持回路３から
の出力信号ＳＥＬＣＨ−Ｂ（６）がＨＩＧＨレベルとな
り、連続データ転送数設定レジスタ４からは、チャネル
Ｂに対応するものが選択され出力信号ＤＭＴＲＮ（１
１）として転送回数の値４が出力される。一方、データ
転送要求信号ＤＲＥＱ−Ｂ（３）の発生を受けて、ＤＭ
ＡＣ１がバス使用権要求信号ＤＭＢＲＥＱ（１４）を発
生する。ＣＰＵ３５はアクセス要求をしていないため
に、次のシステムバスクロックＢＣＬＫ（１）の立ち下
がりにおいて、現在の転送が終了後ＤＭＡＣ１にバス使
用権が許可される事を示す信号ＤＭＧＮＴ（１６）がＨ
ＩＧＨレベルとなり、次のシステムバスクロックＢＣＬ
Ｋ（１）の立ち下がりにて実際にＤＭＡＣ１にバス使用
権を許可したことを示す信号ＤＭＧＮＴＤ（１７）がＨ
ＩＧＨレベルとなり、ＤＭＡＣ１は、アクセスを示すス
トローブ信号ＤＭＳＴＲＢ（１９）をハイレベルにし、
アクセスを行う。

【００４６】一方、各チャネルからのデータ転送要求の
優先順位を決定する優先順位決定保持回路３の保持内容
を更新するためのイネーブル信号ＬＡＴＥＮＢ（１３）
は、ＤＭＡＣ１にバス使用が許可された時間（Ａ）のタ
イミングでディセーブル（ＬＯＷレベル）となりデータ
転送を行うチャネルがチャネルＢに固定され、それ以降
に発生するデータ転送要求が優先度の高いチャネルＡか
らのＤＲＥＱ−Ａ（２）信号であっても優先順位決定保
持回路の出力が切り替わることはない。

【００４７】このようにして、データ転送が始まりＷＡ
ＩＴ信号（２０）がＬＯＷレベルとなるタイミングにお
いて、順次データ転送数をカウントするＤＭＣＮＴ信号
（１０）がカウントアップされ、セレクタ３２の出力信
号ＤＭＴＲＮ（１１）のデータと一致した時にＥＱＵ信
号（９）がＨＩＧＨレベルとなり、これを受けて、ＤＭ
ＡＣ１の内部リクエスト信号ＤＭＲＥＱ（１２）は１ク
ロック期間ＬＯＷレベルになる。これにより、ＤＭＡＣ
１から競合制御部６へのバス使用権要求信号ＤＭＢＲＥ
Ｑ（１４）も１クロック期間ＬＯＷレベルとなるが、Ｃ
ＰＵ３５からのバス使用権要求が発生していないため引
き続きバス使用権はＤＭＡＣ１に許可される。

【００４８】一方、ＤＭＡＣ１の内部リクエスト信号Ｄ
ＭＲＥＱ（１２）が１クロック期間ＬＯＷレベルとなる
ことにより、優先順位決定保持回路３へのイネーブル信
号ＬＡＴＥＮＢ（１３）が１クロック期間イネーブルと
なり、データ転送を行うチャネルをその時点でデ一タ転
送を要求している優先順位の最も高いチャネルに固定す
る。図６では、時間（Ｂ）のタイミングにてチャネルＡ
に固定され、優先順位決定保持回路３からの出力信号Ｓ
ＥＬＣＨ−Ａ（５）がＨＩＧＨレベルとなり、連続デー
タ転送数設定レジスタ４からは、チャネルＡが選択され
セレクタ３２の出力信号ＤＭＴＲＮ（１１）にはその設
定値５が出力される。ＤＭＡＣ１は、チャネルＡのデー
タ転送のため再びストローブ信号ＤＭＳＴＲＢ（１９）
を出力し転送を始める。前述のチャネルＢの転送のとき
と同様に転送数がカウントされるが、チャネルＡは３回
の転送で要求転送数そのものが終了するため、その時点
でデータ転送要求信号ＤＲＥＱ−Ａ（２）信号がディセ
ーブル（ＬＯＷレベル）となる。これにより、ＤＭＡＣ
１の内部リクエスト信号ＤＭＲＥＱ（１２）が１クロッ
ク期間ＬＯＷレベルとなり、優先順位決保持回路３の保
持内容を更新するためのイネーブル信号ＬＡＴＥＮＢ
（１３）が１クロック期間イネーブルとなり、再び優先
順位が更新され、時間（Ｃ）のタイミングにてデータ転
送チャネルは再びチャネルＢに固定される。

【００４９】このとき、チャネルＣにもデータ転送要求
信号ＤＲＥＱ−Ｃ（４）が発生しているがチャネルＢの
ほうが優先順位が高いため、チャネルＢのデータ転送要
求が優先される。このようにして、チャネルＢに対応し
たデータ転送が始まる。チャネルＢのデータ転送は、残
り３回の転送にて要求していた転送回数が終了するた
め、その時点でデータ転送要求信号ＤＲＥＱ−Ｂ信号が
ディセーブル（ＬＯＷレベル）となる。これにより、前
述と同様の過程を経て時間（Ｄ）のタイミングにてデー
タ転送チャネルがＣに固定されチャネルＣに対応したデ
ータ転送が開始される。チャネルＣはデータ転送要求回
数と連続データ転送数設定レジスタ４へ設定された値に
対応する設定回数が等しく４回であり、４回で転送を終
了する。

【００５０】図７には、ＤＭＡ優先チャネル設定をした
場合のバス制御信号のタイミングチャートを示す。この
タイミングチャートは、前述の図６にて説明した条件に
て以下の２点の変更を加えた場合のタイミングチャート
を示している。・ＣＰＵは絶えずバス使用権要求をしている。（ただ
し、連続転送データ数設定レジルタヘの設定値は０であ
り、ＬＯＣＫ信号はディセーブルのままである）・ＤＭＡ優先チャネル設定レジスタにてチャネルＡが優
先設定がされている。

【００５１】この条件でのタイミングチャートでは、Ｃ
ＰＵ３５が絶えずバス使用権要求を行っているためＤＭ
ＡＣ１からのバス使用権要求信号が途切れることにより
ＣＰＵ３５にバス使用権が移るところが前述の図６のタ
イミングチャートと異なる。時間（Ｅ），（Ｆ），
（Ｇ）のタイミングにて、ＣＰＵ３５にバス使用権が移
る状態が示されている。例えば、時間（Ｅ）のタイミン
グでは、ＤＭＡＣ１のバス使用権要求信号であるＤＭＢ
ＲＥＱ信号（１４）が１クロック期間ＬＯＷレベルとな
り、同時にその期間にＣＰＵ３５のバス使用権要求信号
であるＣＰＢＲＥＱ信号（１５）がＨＩＧＨレベルであ
るため、競合制御部６のステートマシンはＮＥＸＣＰＵ
ステート４７状態へと遷移し続けてＣＰＵステート４８
状態へと遷移する。これによりＣＰＵ３５にバス使用権
が許可され、ＣＰＵ３５がストローブ信号ＣＰＳＴＲＢ
（１９）をＨＩＧＨレベルにしアクセスを行う。

【００５２】しかしながら、ＤＭＡＣ１のバス使用権要
求信号であるＤＭＢＲＥＱ信号（１４）は、１クロック
期間だけディセーブルとなり再びイネーブルとなってい
るため、ステートマシンはＣＰＵステート４８の次には
すぐにＮＥＸＤＭＡステート４６状態へと遷移する。こ
こで、ＣＰＵ３５の連続データ転送数設定レジスタ９に
は０が設定されており、ＬＯＣＫ信号は、ディセーブル
のままであるため、次のシステムバスクロックＢＣＬＫ
（１）の立ち下がりでは再びＤＭＡステート４６状態へ
と移行することになる。時間（Ｆ）のタイミングでも同
様の動作となるが、時間（Ｇ）のタイミングではＣＰＵ
３５にバス使用権が許可された時点でＤＭＡＣ１からの
要求は発生していないため、ＣＰＵ３５がバスを使用し
つづけることになる。

【００５３】時間（Ｂ）のタイミングでもバス使用権が
ＣＰＵ３５に許可されるべきところであるが、ＤＭＡ優
先チャネル設定レジスタ２にてチャネルＡが優先設定さ
れているため、ＤＭＡＣ１の内部リクエスト信号ＤＭＲ
ＥＱ（１２）は、１クロック期間ディセーブルとなりデ
ータ転送チャネルの切り替えは行われるが、優先チャネ
ル設定されているチャネルのデータ転送要求が発生中で
あることを示す信号ＳＥＱ（８）が出力されていること
により、競合制御部６へのＤＭＡＣ１からのバス使用権
要求信号ＤＭＢＲＥＱ信号（１４）は途切れないため，
継続してＤＭＡＣ１がバスを使用することになる。

【００５４】図８では、ＤＭＡ優先の設定をした場合の
バス制御信号のタイミングチャートを示す。条件は以下
の通りである。・ＣＰＵは、絶えずバス使用権要求をしている（ただ
し、連続転送データ数設定レジスタ９ヘの設定値は０で
あり、ＬＯＣＫ信号はディセーブルのままである）。・ＤＭＡ転送優先の設定をしておりＤＭＰＲＩＶ信号は
ＨＩＧＨレベルである。

【００５５】ＤＭＡＣ１にバス使用が許可されている状
態で先ずＤＭＡＣ１のバス使用権要求が発生するため、
すぐにＤＭＡＣ１はストローブ信号ＤＭＳＴＲＢ（１
０）を出力し、データ転送を始める。時間（Ａ）のタイ
ミングにてＤＭＡＣ１は、バス使用権要求信号ＤＭＢＲ
ＥＱ（２）をディセーブルとするが１クロック後には再
びイネーブルとしてバス使用権を要求する。このとき、
ＤＭＡＣ転送優先の設定にてＤＭＰＲＩＶ信号（５）が
ＨＩＧＨレベルとなっているため、バス使用権要求信号
ＤＭＢＲＥＱ（２）が１クロック期間のみディセーブル
となるが、ＤＭＢＲＥＱ２Ｐ信号（３）がＬＯＷレベル
の状態であるため、ステートの遷移は行われず、ＤＭＡ
Ｃ１がバスを使用し続けることになる。

【００５６】時間（Ｂ）のタイミングでは、バス使用権
要求信号ＤＭＢＲＥＱ（２）は、２クロックの期間ディ
セーブルとなり、ＤＭＢＲＥＱ２Ｐ信号が１クロック期
間ハイレベルとなるため、競合制御部６のステート状態
はＮＥＸＴＣＰＵステート４７状態を経てＣＰＵステー
ト４８状態へと遷移しＣＰＵ３５にバス使用権の許可が
移りＣＰＵ３５がアクセスを行う。

【００５７】ただし、この時も設定によりＬＯＣＫ信号
は、ディセーブルのままであるためＣＰＵ３５が一回転
送を行った後は再びＤＭＡＣ１ヘバス使用権の許可が移
行する。このように、バス使用権要求信号ＣＰＢＲＥＱ
（２）が２クロック以上の期間ディセーブルとなる状態
は、ＤＭＡＣ１の各チャネルヘのデータ転送要求が重複
して発生している状態では起こらないために、ＤＭＡＣ
１によりデータ転送を行う各機能モジュールからの転送
要求が待ち状態にない時のみＣＰＵ３５がバスを使用す
ることになる。

【００５８】図９では、ＣＰＵ連続データ転送数を設定
した場合のバス制御信号のタイミングチャートを示す。
ＣＰＵ３５の連続データ転送数レジスタ９に０以外の値
を設定することにより、ＣＰＵ３５がデータ転送要求を
発生している限り、その設定値プラス１回のデータをＣ
ＰＵ３５が転送する間はＤＭＡＣ１にバス使用権を与え
ないような制御をした場合のタイミングを示す。ただ
し、ＤＭＡＣ1がバス使用権要求を発生しない場合は、
連続データ転送数レジスタ９ヘの設定値に関わらず、Ｃ
ＰＵ３５がデータ転送要求を発生しつづける限り、ＣＰ
Ｕ３５がバスを使用し続けることが出来る。

【００５９】ＤＭＡＣ１にバス使用権が許可されている
状態で、ＤＭＡＣ1のバス使用権要求信号ＤＭＢＲＥＱ
（２）とＣＰＵ３５のバス使用権要求信号ＣＰＢＲＥＱ
（３）が同時に発生する。まず、ＤＭＡＣ１がストロー
ブ信号ＤＭＳＴＲＢ（１１）を発生しアクセスを行う。
時間（Ａ）のタイミングにてＤＭＡＣ１は、バス使用権
要求信号ＤＭＢＲＥＱ（２）をディセーブル（ＬＯＷレ
ベル）とし、バス使用権はＣＰＵ３５へ移行する。バス
使用権がＣＰＵ３５へ移行した時点で、再びＤＭＢＲＥ
Ｑ（２）信号がイネーブルとなるために、競合制御部６
のステートはＮＥＸＤＭＡステート４６へと遷移する。
ここで、ＷＡＩＴ信号がロウレベルとなり現在の転送が
終了すれば再びＤＭＡＣ１へとバス使用権が移行すると
ころであるが、ＣＰＵの連続データ転送数設定レジスタ
９からの出力信号ＣＰＴＲＮ（７）にカウント値２が設
定されており、この値がＣＰＵの転送回数をカウントす
るダウンカウンタ３７に初期値として設定されているた
め、ＣＰＣＮＴ（８）が値２となっており、したがっ
て、ＬＯＣＫ信号がＨＩＧＨレベルとなっているため、
バス使用権はＣＰＵ３５に許可されたままとなる。ＣＰ
Ｕ３５がデータ転送を終了する毎にカウンタ値がデクリ
メントされ、０となった時点でＬＯＣＫ信号が解除さ
れ、これによりバス使用権がＤＭＡＣ１へと移行するこ
とになる。

【００６０】時間（Ｂ）のタイミングでは、再びＣＰＵ
３５にバス使用権が移行して、ＣＰＵ３５がデータ転送
を行っており、この時はＤＭＡＣ１からのバス使用権要
求が発生していないため連続データ転送数設定レジスタ
９ヘの設定値に対応した回数に関わらず、ＣＰＵ３５か
らのデータ転送要求が継続する限りバスを占有し連続し
てデータ転送を行っている。

【００６１】以上の様に、シンクロナスＤＲＡＭ等のよ
うに連続アクセスの最初のみオーバーヘッド時間を要す
るようなアクセス対象へのアクセスが中心となるシステ
ムにおいて、バスに空き時間を作ることなく、ＤＭＡＣ
１とＣＰＵ３５との間でのバス使用権の最適制御が可能
である。

【００６２】図１０には、本発明の画像処理システムを
用いた半導体装置のブロック図を示す。図１０に示す半
導体装置Ｓ２は、機能モジュール１１、１２、１３，４
９，５０と、ＤＭＡＣ１と、競合制御部６と、ＣＰＵ＆
ｉ／ｆ８と、外部メモリーコントローラ１０と、システ
ムバスＢ１とを有しており、これらの部分をシリコンチ
ップ内に集積して形成されている。半導体装置Ｓ２は、
機能モジュール４９、５０および接続用外部端子Ｐ１、
Ｐ２，Ｐ３，Ｐ４以外の構成要素は、図１の画像処理シ
ステムＳ１と同等である。この半導体装置Ｓ２におい
て、各々の機能モジュール１１、１２、１３，４９，５
０は、外部とのデータの送受信の必要に応じて、接続用
外部端子Ｐ１，Ｐ２，Ｐ３，Ｐ４を有するものとする。
また、各々の各機能モジュール１１、１２、１３，４
９，５０は、画像処理を行うモジュール（ＣＣＤ信号
処理、画像出力、画像圧縮／伸長）とデータ通信用モジ
ュールとを備えている。また、半導体装置Ｓ２は、外部
装置との接続がシステムバス用外部接続端子Ｂ３の一種
類のみであることから、１系統のシステムバスＢ１で構
成でき、小型化および省電力化が図れる。これにより、
単一バスシステムを用いて、小型で低消費電力である高
速画像処理装置の実現が可能となる。

【００６３】具体的に、２系統のバスシステムでは、シ
ステムバスおよび画像専用バス各々３２ビットの構成で
ある場合において、外部メモリーとの接続用端子として
データ信号用端子のみでも６４本の端子が必要となる
が、本発明の単一バスシステムでは、システムバスＢ１
の１系統のみであるため、外部メモリーとの接続のため
のデータ信号用端子数は３２本で良いことになる。した
がって、半導体装置Ｓ２は、半導体装置Ｓ２に必要な端
子数が削減され小型化が可能となり、さらに、各端子が
外部の信号配線を駆動するための消費電力も、端子数が
減ることにより削減できる。

【００６４】図１１は、本発明の実施形態のディジタル
スチルカメラ装置のブロック図である。図１１に示すデ
ィジタルスチルカメラ装置には、前述の半導体装置Ｓ２
が使用されている。レンズ５１を介してＣＣＤ（電荷結
合素子）５２上に結像された画像は、外部端子Ｐ１から
半導体装置Ｓ２へ入力され、各種の画像処理を行われ
る。半導体装置Ｓ２へ入力され、画像処理された画像
は、外部端子Ｐ２を経由して表示用装置５３に出力され
る。また、画像処理された画像は、必要に応じて外部端
子Ｐ３を経由して通信用ドライバー／レシーバー５４に
出力されることにより外部装置へもデータとして送信さ
れる。また、外部装置からのデータが通信用ドライバー
／レシーバー５４により受信され、外部端子Ｐ３を経由
して半導体装置Ｓ２へ入力され適切な処理を施されて、
画像データとして外部端子Ｐ２を経由して表示用装置５
３に出力されることも可能である。

【００６５】本実施形態では、通常カメラに必要な各種
スイッチ操作の入力およびＬＥＤ等各種インジケータへ
の出力などは、外部端子Ｐ４を経由して接続したシステ
ム制御用マイクロコントローラ（マイコン）５６が行
う。半導体装置Ｓ２の内部にありこれらのシステム制御
を行うＣＰＵ用のプログラムデータ、表示用装置５３に
文字などを表示するために使用する文字データ等を格納
したフラッシュメモリー５８およびＣＰＵ用のワーク領
域や画像データ等を格納したシンクロナスＤＲＡＭ５９
は、システムバス用外部接続端子Ｂ３に接続されてい
る。

【００６６】このように、図１０に示す半導体装置Ｓ２
を使用することにより、ディジタルスチルカメラのよう
な大量の画像データを高速に処理する必要があるシステ
ムにおいて、システムバスを１系統の構成とすることが
できる。また、システムバスの１系統の構成では、２系
統の構成において最低でも２チップ必要（システムバス
用に１チップと画像専用バス用に１チップ）であるメモ
リーチップを１チップにすることができるため、部品点
数の削減が可能となる。このことは、部品実装面積も低
減されることから、装置の小型化も可能となることに加
えて、メモリーチップの消費電力も、使用数が減ること
より削減できる。さらに、メモリーチップが削減される
ために半田付け箇所が減少して、実装面における画像処
理システムの信頼性が向上する。

【００６７】

【発明の効果】以上より、本発明の画像処理システム
は、ＤＭＡＣに連続データ転送数設定レジスタとリクエ
スト一時停止手段とが設けられ、競合制御部にＤＭＡ優
先設定レジスタが設けられることにより、ＤＭＡＣとＣ
ＰＵとにバス使用権の割り当てが可能となり、１系統の
システムバスで全てのデータ転送が効率良く行うことが
できる。

【００６８】また、本発明の半導体装置は、画像データ
用とＣＰＵのワーキング領域用とのメモリを共通のメモ
リーチップ内部に割り当てることができるため、必要と
するメモリーの個数の削減が可能となり画像処理システ
ム全体の消費電力を、低減させることができる。

【００６９】さらに、本発明のディジタルスチルカメラ
装置は、メモリーの個数の削減ができることから装置全
体の部品点数の削減、プリント基板の小型化等が可能と
なり最終製品におけるコスト削減および部品実装での信
頼性が向上する。

【図面の簡単な説明】

【図１】本発明の実施形態である画像処理システムのブ
ロック図である。

【図２】本発明の画像処理システムに含まれるＤＭＡＣ
のブロックである。

【図３】本発明の画像処理システムのＣＰＵ＆ｉ／ｆの
ブロック図である。

【図４】本発明の画像処理システムの競合制御部のブロ
ック図である。

【図５】競合制御部のステート遷移図である。

【図６】ＣＰＵからデータ転送要求が発生していない場
合のバス制御のデータ信号のタイミングチャートであ
る。

【図７】ＤＭＡ優先チャネル設定をした場合のバス制御
のデータ信号のタイミングチャートである。

【図８】ＤＭＡ優先の設定をした場合のバス制御のデー
タ信号のタイミングチャートである。

【図９】ＣＰＵ連続転送データ数を設定した場合のデー
タ信号のタイミングチャートである。

【図１０】本発明の画像処理システムを用いた半導体装
置のブロック図である。

【図１１】本発明の画像処理システムを用いたのディジ
タルスチルカメラ装置のブロック図である。

【図１２】従来の画像処理システムのブロック図であ
る。

【図１３】従来の共通バスを用いてバス制御を行う画像
処理システムのブロック図である。

【図１４】従来の画像処理システムの出力信号のタイミ
ングチャートである。

【符号の説明】

１ＤＭＡＣ（ダイレクトメモリアクセスコントロ
ーラ）２ＤＭＡ優先チャネル設定レジスタ３優先順位決定保持回路４連続データ転送数設定レジスタ４ａチャネルＡ連続データ転送数設定レジスタ４ｂチャネルＢ連続データ転送数設定レジスタ４ｃチャネルＣ連続データ転送数設定レジスタ５リクエスト一時停止手段６競合制御部７ＤＭＡ優先設定レジスタ８ＣＰＵ＆ｉ／ｆ９連続データ転送数設定レジスタ１０外部メモリーコントローラ１１機能モジュールＡ１２機能モジュールＢ１３機能モジュールＣ１４外部メモリー１５ＡＮＤゲート１６ＡＮＤゲート１７ＡＮＤゲート１８ＯＲゲート１９ＯＲゲート２０ＯＲゲート２１ＡＮＤゲート２２ＡＮＤゲート２３ＡＮＤゲート２４ＯＲゲート２５立ち下り検出１クロックＬＯＷパルス生成部２６ＡＮＤゲート２７ＡＮＤゲート２８１クロックＬＯＷパルス生成部２９フリップフロップ３０ＮＡＮＤゲート３１ＤＡＣＫ生成部３２セレクタ３３カウンタ３４比較器３５ＣＰＵ３６ＡＮＤゲート３７ダウンカウンタ３８インバータ３９ＡＮＤゲート４０カウントイネーブル生成部４１ステート制御部４２２クロック以上のＬＯＷを検出４３インバータ４４インバータ４５ＤＭＡステート４６ＮＥＸＤＭＡステート４７ＮＥＸＣＰＵステート４８ＣＰＵステート４９機能モジュールＤ５０機能モジュールＥ５１レンズ５２ＣＣＤ（電荷結合素子）５３表示用装置５４通信用ドライバー／レシーバー５５各種スイッチ・インジケータ等５６システム制御用マイコン５７シンクロナスＤＲＡＭ５８フラッシュメモリー１００ＤＭＡＣ１０１競合制御部１０２ＣＰＵ＆ｉ／ｆ１０３外部メモリコントローラ１０４外部メモリコントローラ１０５機能モジュールＡ１０６機能モジュールＢ１０７機能モジュールＣ１０８外部メモリー１０９外部メモリー１１０バス権要求最低時間設定レジスタ１１１カウンタ１１２Ｈｏｌｄ要求マスク１１３ＡＮＤゲート１１４ＤＭＡ時間設定レジスタ１１５カウンタ１１６フリップフロップＢ１システムバスＢ２画像専用バスＢ３システムバス用接続端子Ｂ４画像バス用外部接続端子Ｐ１接続用外部端子Ｐ２接続用外部端子Ｐ３接続用外部端子Ｐ４接続用外部端子Ｓ１画像処理システムＳ２半導体装置Ｓ３画像処理システム

Claims

【特許請求の範囲】

【請求項１】１つのシステムバスに接続されてデータ
転送を行う機能モジュールと、該システムバスに接続された中央処理装置と、該機能モジュールが出力するデータ転送要求信号を受信
して、データ転送要求信号に基づいてバス使用権要求信
号を出力するデータ転送制御装置と、該データ転送制御装置と該中央処理装置との間に接続さ
れており、該データ転送制御装置および該中央処理装置
からのバス使用権要求信号に対して、どちらに該システ
ムバスの使用権を与えるかを調整する競合制御部とを有
する画像処理システムであって、該データ転送制御装置がバス使用権を得ると連続して転
送できるデータ量を設定する手段と、設定されたデータ転送終了後には該競合制御部への該デ
ータ転送制御装置のバス使用権要求信号の送信を１クロ
ック期間以上停止させる手段と、該競合制御部において該データ転送制御装置のバス使用
権要求信号が発生している場合には次に必ず該データ転
送制御装置がバス使用権を与えられる様に調停する手段
と、を具備することを特徴とする画像処理システム。
【請求項２】前記機能モジュールが複数であって、前
記データ転送制御装置の制御下でデータ転送を行うこと
が可能であり、該データ転送制御装置によるデータ転送を前記中央処理
装置によるデータ転送よりも優先して行なうように該機
能モジュールを設定する手段と、前記機能モジュールの該データ転送制御装置の制御下で
のデータ転送要求が同時に発生し、しかも、そのデータ
転送要求に優先的に設定された該機能モジュールのデー
タ転送要求が含まれている場合には、該データ転送制御
装置の制御下でデータ転送を実行する機能モジュールが
データ転送終了後においても、該機能モジュールからの
データ転送要求信号に基づいてバス使用権要求信号を継
続的に送出する手段と、をさらに有する請求項１に記載
の画像処理システム。
【請求項３】前記競合制御部において、前記データ転
送制御装置の制御下でのデータ転送直後のバス使用権要
求信号停止期間よりも１クロック期間以上長く該データ
転送制御装置からのバス使用権要求信号が停止した時に
対応してのみ、前記中央処理装置からのバス使用権要求
信号に基づいて該中央処理装置にシステムバス使用権を
許可する手段をさらに有している請求項１に記載の画像
処理システム。
【請求項４】前記データ転送制御装置がシステムバス
使用権を要求している場合においても、前記中央処理装
置が優先的に連続してデータ転送できるようにデータ量
を設定する手段を有している請求項１に記載の画像処理
システム。
【請求項５】請求項１〜請求項４のいずれかに記載の
画像処理システムを有する半導体装置。
【請求項６】請求項５に記載の半導体装置を有するデ
ィジタルカメラ装置。