KR19990031220A - 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 - Google Patents

브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 Download PDF

Info

Publication number
KR19990031220A
KR19990031220A KR1019970051854A KR19970051854A KR19990031220A KR 19990031220 A KR19990031220 A KR 19990031220A KR 1019970051854 A KR1019970051854 A KR 1019970051854A KR 19970051854 A KR19970051854 A KR 19970051854A KR 19990031220 A KR19990031220 A KR 19990031220A
Authority
KR
South Korea
Prior art keywords
bus
unit
master
central processing
slave
Prior art date
Application number
KR1019970051854A
Other languages
English (en)
Inventor
오광호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970051854A priority Critical patent/KR19990031220A/ko
Publication of KR19990031220A publication Critical patent/KR19990031220A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

가.청구범위에 기재된 발명이 속한 기술분야
교환기의 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
교환기의 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치를 제공함에 있다.
다. 발명의 해결방법의 요지
브이.엠.이 버스와, 상기 브이.엠.이 버스로 제어신호를 출력하는 버스 컨트롤러와, 어드레스 신호와 데이터 신호를 상기 브이.엠.이 버스로 출력하고, 브이.엠.이 컨트롤러를 제어하는 제1중앙처리장치로 이루어지는 마스터부와, 전반적인 동작을 제어하는 제2중앙처리장치를 가지고, 상기 브이.엠.이 버스로부터 어드레스신호, 제어신호 그리고 데이터를 입력받는 슬레이브부를 구비한 브이.엠.이 버스 시스템에 있어서, 상기 마스터부가 억세스하는 브이.엠.이 영역과, 상기 슬레이브부의 중앙처리장치가 억세스하는 로컬 영역을 가지는 공통메모리와, 상기 마스터부와 슬레이브부가 공유하는 부분에 대해 상기 마스터부로부터 입력되는 어드레스를 디코딩하여 출력하는 어드레스 디코더와, 상기 브이.엠.이 버스로부터 제어신호를 입력받아 인터럽트레벨을 검출하여 출력하는 인터럽트부와, 상기 마스터의 상기 공통메모리 사용과 상기 슬레이브부의 제2중앙처리장치의 공통메모리 사용을 상기 인터럽트 레벨 정도에 의해 상기 공통메모리 사용을 중재하여 상기 브이.엠.이 버스를 통해 입력된 데이터를 라이트하는 버스 중재부로 이루어짐을 특징으로 한다
라. 발명의 중요한 용도
교환기의 브이.엠.이 버스 시스템의 브이.엠.이 버스 제어에 이용한다.

Description

브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치
본 발명은 교환기의 브이.엠.이 버스 시스템에 관한 것으로, 특히 슬레이브 모드로만 동작하는 온-보드의 브이.엠.이 버스 컨트롤러를 대체하는 브이.엠.이 버스 제어장치에 관한 것이다.
브이.엠.이(Versa Module Europe : 이하 "VME"라 한다) 버스 방식은 16비트와 32비트 마이크로 컴퓨터들을 지원하기 위해서 발전되었다. VME 버스는 다수의 마스터부와 슬레이브부를 연결하는 메인보드(Main-Board)를 포함한다. 슬레이브부들의 중앙처리장치들은 메인보드 버스 구조를 통해서 마스터부의 중앙처리장치와 통신을 한다. 상기 마스터부는 슬레이브부로 인터럽트를 제공하고, 상기 마스터부와 슬레이브부의 중재는 데이지 체인 프로토콜을 통해 이루어진다. VME 버스 인터페이스는 온-보드 중앙처리장치가 마스터/슬레이브 기능이 다중화되어 있어서 온-보드 중앙처리장치가 메인 보드 중앙처리장치에 버스 마스터를 요구할 때, VME 컨트롤러를 통한 버스 중재에 의해서만 가능하게 되어 있다. 다중화된 프로세서를 사용할 경우 VME 마스터 기능만하는 프로세서, 슬레이브 기능만하는 프로세서, 마스터/슬레이브 기능을 동시에 수용하는 프로세서등 기능에 따라서 각각 다르게 운용할 수 있도록 설계하여 사용하고 있다.
그러나 VME 컨트롤러가 단지 슬레이브 모드로만 동작하는 경우 슬레이브 모드의 온-보드 중앙처리장치는 메인 보드 중앙처리장치가 VME 버스를 인터페이스하기 위해서 VME 스펙을 만족시켜주는 컨트롤러 칩을 사용한다면 VME 다중화로 사용할 때 슬레이브 모드의 온-보드는 VME 컨트롤러 칩을 사용할 필요가 없다.
상술한 바와 같이 VME 컨트롤러는 가격이 비싸므로 단지 슬레이브 모드로만 동작하는 온-보드에 VME 컨트롤러를 사용하는 것은 가격대 성능비를 떨어뜨리는 문제점이 생긴다.
따라서 본 발명의 목적은 교환기의 브이.엠.이 버스 시스템에서 단지 슬레이브 모드로만 동작하는 브이.엠.이 컨트롤러를 대체할 수 있는 브이.엠.이 버스 제어장치를 제공함에 있다.
본 발명의 목적을 달성하기 위해서 브이.엠.이 버스와, 상기 브이.엠.이 버스로 제어신호를 출력하는 버스 컨트롤러와, 어드레스 신호와 데이터 신호를 상기 브이.엠.이 버스로 출력하고, 브이.엠.이 컨트롤러를 제어하는 제1중앙처리장치로 이루어지는 마스터부와, 전반적인 동작을 제어하는 제2중앙처리장치를 가지고, 상기 브이.엠.이 버스로부터 어드레스신호, 제어신호 그리고 데이터를 입력받는 슬레이브부를 구비한 브이.엠.이 버스 시스템에 있어서, 상기 마스터부가 억세스하는 브이.엠.이 영역과, 상기 슬레이브부의 중앙처리장치가 억세스하는 로컬 영역을 가지는 공통메모리와, 상기 마스터부와 슬레이브부가 공유하는 부분에 대해 상기 마스터부로부터 입력되는 어드레스를 디코딩하여 출력하는 어드레스 디코더와, 상기 브이.엠.이 버스로부터 제어신호를 입력받아 인터럽트레벨을 검출하여 출력하는 인터럽트부와, 상기 마스터의 상기 공통메모리 사용과 상기 슬레이브부의 제2중앙처리장치의 공통메모리 사용을 상기 인터럽트 레벨 정도에 의해 상기 공통메모리 사용을 중재하여 상기 브이.엠.이 버스를 통해 입력된 데이터를 라이트하는 버스 중재부로 이루어짐을 특징으로 한다.
도 1은 본 발명에 따른 브이.엠.이 버스 시스템의 블록도.
도 2는 본 발명의 실시 예에 따른 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치의 상세 블록도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명에 따른 마스터로 동작하는 온-보드와 버스 컨트롤러 로직을 가지는 슬레이브 모두로 동작하는 온-보드 간의 인터페이스에 대한 블록도이다.
도 1을 참조하여 설명하면 VME 버스 방식은 마스터 모드로 동작하는 온-보드(이하 "마스터부"라 한다)(100) 의 제1중앙처리장치(120)가 VME 버스(BUS) 영역을 접근하려고 할 때, 제1중앙처리장치(120)는 VME 컨트롤러(110)로 VME 버스 엑세스 신호를 인가한다. VME 컨트롤러(110)는 상기 제1중앙처리장치(120)로부터 VME 버스 엑세스 신호를 인가받아 메인보드(Main-Board)의 마이크로 프로세서(Micro Processor Unit: 이하 "MPU"라 한다)로 버스 요구신호(BUS Repuest:BR)를 출력한다. 메인보드의 MPU는 상기 버스 요구 신호가 입력되면 다른 온-보드가 VME 버스를 억세스하고 있는지를 검사한다. 이때 다른 온-보드가 VME 버스를 억세스하고 있지 않다면 MPU는 마스터부(100)의 VME 컨트롤러(110)로 버스 그랜트 인(Bus Grand In: BGIN) 신호를 인가한다. 그러나 VME 버스를 다른 온-보드의 중앙처리장치가 사용하고 있다면 메인보드의 MPU는 비지(Busy) 신호를 마스터부(100)의 VME 컨트롤러(110)로 인가한다. 마스터부(100)는 상기 버스 그랜트 인 신호를 인가받아 VME 버스를 엑세스한다. 마스터부(100)는 VME 버스를 억세스하면 상기 VME 버스를 통해 슬레이브 모드로 동작하는 온-보드(이하 "슬레이브부"라 한다)(200)를 엑세스 한다.
마스터부(100)의 제1중앙처리장치(120)는 마스터부(100)의 전반적인 동작을 제어하고 어드레스 신호와 데이터 신호를 VME 버스로 출력한다. VME 버스 컨트롤러(110)는 상기 제1중앙처리장치(120)의 제어를 받아 제어신호를 VME 버스로 출력한다.
도 2는 본 발명의 실시예에 따른 슬레이브 모드로 동작하는 슬레이브부의 상세 블록도이다.
이하 도2를 참조하여 슬레이브부(200)의 VME 버스 제어장치의 구성과 동작을 설명하면, 우선 슬레이브부(200)는 VME 버스 제어부(210)와 제2중앙처리장치(220) 그리고 공통 메모리(230)으로 구성된다.
상기 제2중앙처리장치(220)는 슬레이브부의 전반적인 동작을 제어한다. 상기 공통메모리(230)는 SRAM 등이 사용되며, 마스터(100)가 사용하는 VME 영역과 슬레이브(200)의 제2중앙처리장치(220)가 사용하는 로컬 영역을 가진다.
상기 버스 제어부(210)는 어드레스 디코더(211)와 인터럽트부(212) 그리고 버스 중재부(213)로 구성된다. 상기 어드레스 디코더(211)는 마스터부(100)와 슬레이브부(200)가 공유하는 부분에 대해서 상기 마스터부(100)로부터 입력되는 어드레스를 디코딩 한다. 이는 마스터부(100)와 슬레이브부(200)가 공유하는 부분에 대해서 마스터부(100)가 사용하는 어드레스 체계와 슬레이브부(200)가 사용하는 어드레스 체가 다르기 때문이다. 인터럽터부(212)는 상기 VME 버스로부터 입력된 제어신호로부터 인터럽트 레벨을 검출하여 출력한다. 버스 중재부(213)는 상기 마스터부(100)가 공통메모리(230)의 VME 영역 억세스와 제2중앙처리장치(220)의 공통메모리(230)의 로컬 영역 억세스를 상기 인터럽트부(212)로부터 출력된 인터럽트 레벨에 의해 중재하여 충돌을 방지한다. 또한 버스 중재부(213)는 상기 마스터부(100)와 슬레이브부(200)간의 중제가 이루어지면 해당 데이터를 공통메모리(230)에 라이트한다.
상기한 바와 같이 본 발명은 단지 슬레이브 모드로만 동작하고 가격이 비싼 온-보드의 브이.엠.이 버스 컨트롤러를 가격이 저렴한 로직으로 VME 버스 제어장치를 구현함으로써 가격대 성능비를 향상할 수 있는 이점이 있다.

Claims (1)

  1. 브이.엠.이 버스와, 상기 브이.엠.이 버스로 제어신호를 출력하는 버스 컨트롤러와, 어드레스 신호와 데이터 신호를 상기 브이.엠.이 버스로 출력하고, 브이.엠.이 컨트롤러를 제어하는 제1중앙처리장치로 이루어지는 마스터부와, 전반적인 동작을 제어하는 제2중앙처리장치를 가지고, 상기 브이.엠.이 버스로부터 어드레스신호, 제어신호 그리고 데이터를 입력받는 슬레이브부를 구비한 브이.엠.이 버스 시스템에 있어서,
    상기 마스터부가 억세스하는 브이.엠.이 영역과, 상기 슬레이브부의 중앙처리장치가 억세스하는 로컬 영역을 가지는 공통메모리와,
    상기 마스터부와 슬레이브부가 공유하는 부분에 대해 상기 마스터부로부터 입력되는 어드레스를 디코딩하여 출력하는 어드레스 디코더와,
    상기 브이.엠.이 버스로부터 제어신호를 입력받아 인터럽트레벨을 검출하여 출력하는 인터럽트부와,
    상기 마스터의 상기 공통메모리 사용과 상기 슬레이브부의 제2중앙처리장치의 공통메모리 사용을 상기 인터럽트 레벨 정도에 의해 상기 공통메모리 사용을 중재하여 상기 브이.엠.이 버스를 통해 입력된 데이터를 라이트하는 버스 중재부로 이루어짐을 특징으로 하는 브이.엠.이 버스 제어장치.
KR1019970051854A 1997-10-09 1997-10-09 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 KR19990031220A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051854A KR19990031220A (ko) 1997-10-09 1997-10-09 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051854A KR19990031220A (ko) 1997-10-09 1997-10-09 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치

Publications (1)

Publication Number Publication Date
KR19990031220A true KR19990031220A (ko) 1999-05-06

Family

ID=66042636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051854A KR19990031220A (ko) 1997-10-09 1997-10-09 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치

Country Status (1)

Country Link
KR (1) KR19990031220A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007021154A1 (en) * 2005-08-19 2007-02-22 Mtekvision Co., Ltd Memory sharing by a plurality of processors
KR101064878B1 (ko) * 2005-03-17 2011-09-16 엠텍비젼 주식회사 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064878B1 (ko) * 2005-03-17 2011-09-16 엠텍비젼 주식회사 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기
WO2007021154A1 (en) * 2005-08-19 2007-02-22 Mtekvision Co., Ltd Memory sharing by a plurality of processors
KR100759865B1 (ko) * 2005-08-19 2007-09-18 엠텍비젼 주식회사 독립 동작 가능한 부가 제어부를 구비한 사용자 단말기 및메모리 공유 방법

Similar Documents

Publication Publication Date Title
US5577230A (en) Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
JPH11513150A (ja) Ｐｃｉ間ブリッジを統合する入出力プロセッサ用アーキテクチャ
HK1019250A1 (en) Microprocessor architecture capable of supporting multiple heterogenous processors
JPH1115774A (ja) 集積化グラフィックスコントローラを備えた１チップのチップセット
US7581049B2 (en) Bus controller
KR950010529B1 (ko) 프로세서간 통신을 위한 메모리 공유 장치
US5933613A (en) Computer system and inter-bus control circuit
KR19990031220A (ko) 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치
JP3531368B2 (ja) コンピュータシステム及びバス間制御回路
KR100362061B1 (ko) 로칼 버스 제어 장치
KR100575608B1 (ko) 버스 제어회로
KR100242419B1 (ko) 비동기전송모드교환기의다중화/역다중화보드에사용하기위한이중화장치및이중화제어방법
KR101192285B1 (ko) 통신시스템에서 모듈간 인터페이스 장치 및 방법
JP2001273191A (ja) コンピュータシステム
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
KR100210404B1 (ko) 공유 메모리 억세스 제어장치
JP3415474B2 (ja) バスブリッジ調停方式
KR100210813B1 (ko) 전전자 교환기의 패킷 핸들러 리셋 장치
KR100604569B1 (ko) 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기
KR940005776B1 (ko) 톨러런트 시스템의 다중 캐쉬 제어장치
KR960003650B1 (ko) 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서
JPH0816535A (ja) Ｃｐｕシステム
KR19990048634A (ko) 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치
KR20010026750A (ko) 이중화 방식의 시스템 및 그 제어 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination