KR101192285B1 - 통신시스템에서 모듈간 인터페이스 장치 및 방법 - Google Patents

Abstract

본 발명은 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치 및 방법에 관한 것이다. 본 발명에 따른 인터페이스 장치는, 제어모듈과 복수의 외부모듈들 사이에 교환되는 데이터를 해당 외부모듈의 고유한 어드레스 영역에 저장하기 위한 다중포트 메모리와, 상기 다중포트 메모리의 업데이트 어드레스 값을 기록하기 위한 인덱스 레지스터와, 상기 제어모듈과 상기 복수의 외부모듈들의 상기 다중포트 메모리 및 상기 인덱스 레지스터의 접근을 제어하기 위한 관리로직을 포함한다. 이와 같은 본 발명은 신호처리 구조를 보다 간단히 할 수 있고, 소프트웨어 부하를 줄일 수 있는 이점이 있다.

제어모듈, 외부모듈, 인터페이스, 인터럽트, 레지스터 뱅크

Description

통신시스템에서 모듈간 인터페이스 장치 및 방법{APPARATUS AND METHOD FOR INTERFACING BETWEEN THE MODULES IN COMMUNICATION SYSTEM}

도 1은 종래기술에 따른 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치를 도시하는 도면.

도 2는 본 발명의 실시예에 따른 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치를 도시하는 도면.

도 3은 본 발명의 실시예에 따른 레지스터 뱅크의 인터럽트 요청 처리 절차를 도시하는 도면.

도 4는 본 발명의 실시예에 따른 제어모듈의 인터럽트 처리 절차를 도시하는 도면.

도 5는 본 발명의 실시예에 따른 외부모듈의 인터럽트 처리 절차를 도시하는 도면.

본 발명은 통신시스템에서 모듈간 인터페이스 장치 및 방법에 관한 것으로, 특히 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치 및 방법에 관한 것이다.

일반적으로, 통신시스템에서 제어 로직(control logic)과 외부 디바이스 로직(device logic)은 직접 연결되어 데이터와 어드레스를 인터페이스한다.

도 1은 종래기술에 따른 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치를 도시하고 있다. 도시된 바와 같이, 종래기술에 따른 인터페이스 장치는, 제어모듈(100), 어드레스 디코더(102), 복수의 외부모듈들(104-1 내지 104-4)을 포함하여 구성된다. 여기서, 4개의 외부모듈들(104-1 내지 104-4)이 존재하는 것으로 가정하기로 한다. 이하 설명은 제어모듈(100)에서 외부모듈(104-2)로 데이터를 전송하는 경우를 예를들어 살펴보기로 한다.

상기 도 1을 참고하면, 먼저 상기 제어모듈(100)은 외부모듈1(104-2)로 전송할 데이터(Data)를 데이터 버스로 출력하고, 상기 데이터가 기록될 어드레스(Address)를 어드레스 버스로 출력한다. 상기 어드레스 디코더(102)는 상기 어드레스 버스를 통해 입력되는 어드레스를 디코딩하여 상기 외부모듈1(104-2)을 선택하기 위한 칩선택(CS : chip selection) 신호를 발생한다. 상기 외부모듈1(104-2)은 상기 어드레스 디코더(102)로부터의 칩선택 신호에 의해 상기 데이터 버스 및 상기 어드레스 버스에 실린 데이터와 어드레스를 수신하여 처리한다.

한편, 도시된 바와 같이, 상기 제어모듈(100)과 상기 외부모듈들(104-1 내지 104-4)은 일대일로 인터럽트 신호 라인이 연결되고, 상기 제어모듈(100)은 상기 외 부모듈들(104-1 내지 104-4)로부터 직접 인터럽트를 수신하여 처리한다.

그런데, 상기와 같은 구조는 다음과 같은 문제들이 존재한다.

첫 번째, 제어모듈(예 : CPU)이 외부모듈을 제어하거나 또는 외부모듈에서 제어모듈로 인터럽트를 요청하는 경우, 데이터 및 어드레스가 직접 인터페이스되어 있으므로 항상 두 모듈이 모두 처리모드에 있어야 한다.

두 번째, 하나의 외부모듈을 2개 이상의 제어모듈들이 억세스(access)할 경우, 다른 제어모듈에서 설정한 값이나 다른 제어모듈로 요청된 인터럽트를 바로 확인할 수 없다.

세 번째, 각 외부모듈별로 인터럽트를 할당하는 경우, 외부모듈의 수가 증가할 경우 인터럽트 신호 개수도 증설해야 되는데, 만약 제어모듈에서 제공되는 인터럽트 개수를 초과하게 되면, 원하는 만큼의 인터럽트를 사용할 수 없거나 외부에 추가적인 회로를 구성해야 한다.

다섯 번째, 제어모듈을 추가할 경우 해당 제어모듈에 대하여 추가적인 버스와 로직을 구성하여야 한다. 이때, 추가되는 CPU에서 지원하는 버스 방식과 맞지 않는 외부모듈은 CPU의 GPIO(general purpose I/O)를 이용해 별도로 제어하게 되는데, 이 경우 추가적인 소프트웨어 부하를 발생할 수 있다,

근래에, 통신시스템은 더 많은 기능들을 지원하기 위해 또는 더 많은 사용자들을 수용하기 위해, 많은 수의 제어모듈들과 외부로직 모듈들(외부모듈들)이 탑재되고 있다. 이런 경우, 제어모듈과 외부모듈을 상술한 바와 같이 직접 접근 방식으로 연결하는 것은 복잡도, 회로 집적화, 효율적인 운용 및 증설 등을 고려했을 때 비효율인 문제점이 있다.

따라서 본 발명의 목적은 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 통신시스템에서 제어모듈과 외부모듈이 레지스터 뱅크를 이용해서 인터페이스하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 통신시스템에서 제어모듈이 외부모듈을 효율적으로 제어하고, 외부모듈로부터의 인터럽트를 효율적으로 처리하기 위한 장치 및 방법을 제공함에 있다.

상기 목적들을 달성하기 위한 본 발명의 일 견지에 따르면, 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치에 있어서, 제어모듈과 복수의 외부모듈들 사이에 교환되는 데이터를 해당 외부모듈의 고유한 어드레스 영역에 저장하기 위한 다중포트 메모리와, 상기 다중포트 메모리의 업데이트 어드레스 값을 기록하기 위한 인덱스 레지스터와, 상기 제어모듈과 상기 복수의 외부모듈들의 상기 다중포트 메모리 및 상기 인덱스 레지스터의 접근을 제어하기 위한 관리로직을 포함하는 것을 특징으로 한다.

본 발명의 다른 견지에 따르면, 제어모듈과 외부모듈 사이의 인터페이스 장치에서 신호 처리 방법에 있어서, 외부모듈의 인터럽트 요청 감지시, 상기 외부모듈로부터 입력되는 인터럽트 요청 메시지를 다중포트 메모리 내 상기 외부모듈을 위해 할당된 고유한 어드레스 영역에 저장하는 과정과, 업데이트된 상기 어드레스 값을 인덱스 레지스터에 기록하는 과정과, 제어모듈과의 인터럽트요청 신호 라인을 통해 인터럽트 요청 신호를 발생하는 과정과, 상기 제어모듈의 접근에 의해 상기 어드레스 영역에 저장된 상기 인터럽트 요청 메시지를 독출하여 상기 제어모듈로 출력하는 과정을 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참고하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하, 본 발명은 통신시스템에서 제어모듈과 외부모듈이 레지스터 뱅크를 이용해서 인터페이스하기 위한 방안에 대해 살펴보기로 한다.

도 2는 본 발명의 실시예에 따른 통신시스템에서 제어모듈과 외부모듈 사이의 인터페이스 장치를 도시하고 있다.

상기 도 2에 도시된 바와 같이, 본 발명에 따른 인터페이스 장치는, 제어모듈(200), 레지스터 뱅크(202), 복수의 외부모듈들(204-1 내지 204-3)을 포함하여 구성된다. 여기서, 3개의 외부모듈들(204-1 내지 204-3)이 존재하는 것으로 가정하기로 한다. 한편, 상기 레지스터 뱅크(202)는 관리 로직(managing logic)(212), 다중포트 메모리(multi-port memory)(222) 및 인덱스 레지스터(index register)(232)를 포함하여 구성된다. 특히, 상기 관리로직(212)은 상기 다중포트 메모리(222) 및 인덱스 레지스터(232)에 대하여 데이터를 기록 및 독출하기 위한 로직과 아울러 상기 제어모듈(200) 및 외부모듈(204)로 필요한 제어신호(예 : IRQ신호 등)를 발생하는 로직을 포함하여 구성될 수 있다.

일반적으로, 인터럽트 요청을 처리하는 동작은, 외부모듈에서 제어모듈로 데이터를 전달하는 동작 및 제어모듈에서 외부모듈로 데이터를 전달하는 동작을 모두 포함하기 때문에, 이하 설명은 외부 모듈에서 발생하는 인터럽트 요청을 처리하는 동작 위주로 살펴보기로 한다.

상기 도 2를 참고하면, 인터럽트 요청이 필요한 경우, 해당 외부모듈(204)은 제어신호(control signal) 버스로 상태(인터럽트 발생 상태) 신호를 출력하고, 데이터(data) 버스로 인터럽트 요청 메시지를 출력한다. 그러면, 상기 레지스터 뱅크(202)는 상기 제어신호 버스로부터 입력되는 상태신호를 인식하고, 상기 데이터 버스로부터 입력되는 인터럽트 요청 메시지를 다중포트 메모리(222)에 저장한다. 이때, 상기 인터럽트 요청 메시지는 상기 외부모듈(204)을 위해 할당된 고유한 어드레스 영역에 저장된다.

이때, 상기 인터럽트 요청 메시지가 기록된 어드레스는 상기 인덱스 레지스터(232)에 업데이트된다. 일 예로, 상기 인덱스 레지스터(232)에 해당 어드레스 값 자체를 업데이트할 수 있다. 다른 실시 예에 따라, 상기 인덱스 레지스터(232)를 비트맵으로 구성하여 해당 어드레스에 대응하는 비트 플래그를 세팅(setting)할 수도 있다. 이와 같이, 인터럽트 레지스터(232)가 업데이트되면, 상기 관리로직(212)은 상기 제어모듈(200)로 인터럽트 요청(IRQ : Interrupt ReQest) 신호를 발생한다.

상기 인터럽트 요청 신호가 수신되면, 상기 제어모듈(200)은 상기 인덱스 레지스터(232)를 억세스(access)하기 위해 칩선택(CS : Chip Selection) 신호를 상기 레지스터 뱅크(202)로 발생한다. 그리고, 상기 제어모듈(200)은 현재 자신에게 억세스 권한이 부여되는지 판단한다. 억세스 권한이 부여될 경우, 상기 제어모듈(200)은 상기 인덱스 레지스터(232)를 억세스하여 인터럽트를 요청한 상기 외부모듈(204)을 확인한다.

그리고, 상기 제어모듈(200)은 상기 인덱스 레지스터(232)에 기록된 어드레스를 억세스하여 인터럽트 요청 메시지를 독출하고, 상기 독출된 인터럽트 요청 메시지를 분석해서 상기 외부모듈(204)의 상태나 요청을 확인한후 해당 처리(process)를 수행한다.

이외 같이, 복수의 제어모듈들이 존재할 경우, 상기 복수의 제어모듈들은 우선권을 가지고 상기 레지스터 뱅크(202)를 억세스하게 되는데, 이러한 우선권 제어는 상기 레지스터 뱅크(202)의 관리로직(212)에서 수행한다. 즉, 상기 관리로직(212)은 제어모듈들의 우선권을 결정하고, 현재 우선권이 있는 제어모듈에게 억세스 권한을 부여한다.

상기 인터럽트 요청 처리후 상기 외부모듈(204)로 전송할 제어데이터(예 : 인터럽트 처리 결과 데이터)가 존재할 경우, 상기 제어모듈(200)은 상기 외부모듈(204)로 전송할 제어데이터를 데이터 버스로 출력하고, 상기 제어데이터가 기록될 어드레스(Address)를 어드레스 버스로 출력한다.

그러면, 상기 레지스터 뱅크(202)는 상기 데이터 버스를 통해 입력되는 제어데이터를 상기 어드레스 버스를 통해 입력되는 어드레스 영역(다중포트 메모리)에 기록한다. 즉, 상기 제어데이터를 상기 외부모듈(204)을 위해 할당된 고유한 어드레스 영역에 저장한다. 이후, 상기 레지스터 뱅크(202)의 관리 로직(202)은 데이터 독출을 요청하는 제어신호를 상기 외부모듈(204)로 출력한다.

한편, 상기 데이터 독출을 요청하는 제어신호를 수신한 상기 외부모듈(204)은 다중포트 메모리(222)내 자신에게 할당된 어드레스를 억세스하여 상기 제어모듈(200)이 전송한 제어데이터를 독출하고, 상기 독출된 제어데이터를 분석해서 해당 처리(process)를 수행한다.

이와 같이, 본 발명은 제어모듈과 외부모듈 사이의 인터페이스를 메모리(레지스터 뱅크)를 통해 구성함으로써, 응답이 필요 없거나 더 많은 메모리가 할당되어야 하는 경우에 대하여 유연하게 하드웨어를 변경할 수 있다. 한편, 상세히 설명하지는 않았지만, 상기 외부모듈들(204-1 내지 204-3)이 공통 버스로 연결되기 때문에, 상기 관리 로직(212)은 상기 외부모듈들(204-1 내지 204-3)의 레지스터 뱅크(202) 억세스를 중재(arbitration)하기 위한 로직을 포함한다.

도 3은 본 발명의 실시예에 따른 레지스터 뱅크의 인터럽트 요청 처리 절차를 도시하고 있다.

상기 도 3을 참고하면, 먼저 레지스터 뱅크(202)는 301단계에서 외부모듈(204)로부터 인터럽트 요청 상태신호가 입력되는지 검사한다. 상기 인터럽트 요청 상태 신호가 입력될 경우, 상기 레지스터 뱅크(202)는 303단계로 진행하여 데이터 버스를 통해 상기 외부모듈(204)로부터 입력되는 인터럽트 요청 메시지를 상기 외부모듈(204)을 위해 할당된 어드레스 영역에 저장한다.

이때, 상기 레지스터 뱅크(202)는 305단계에서 상기 인터럽트 요청 메시지가 기록된 어드레스를 인덱스 레지스터(232)에 기록한다. 이러한 인덱스 레지스터(232)의 업데이트 동작은 레지스터 뱅크(202)의 관리로직(212)에 의해 수행된다.

그리고, 상기 레지스터 뱅크(202)는 307단계에서 상기 인덱스 레지스터(232)의 업데이트에 의해 제어모듈(202)로 인터럽트 요청(IRQ)을 발생한다. 이후, 상기 레지스터 뱅크(202)는 309단계에서 상기 제어모듈(202)의 억세스에 의해 상기 메모리 어드레스에서 상기 인터럽트 요청 메시지를 독출하여 데이터 버스를 통해 상기 제어모듈(200)로 출력한다.

그리고, 상기 레지스터 뱅크(202)는 311단계에서 상기 제어모듈(202)의 억세스에 의해 상기 데이터 버스를 통해 입력되는 제어데이터(인터럽트 처리 결과 데이터)를 상기 외부모듈(204)을 위해 할당된 상기 메모리 어드레스에 저장한다.

상기 제어데이터를 저장한후, 상기 레지스터 뱅크(202)는 313단계에서 제어신호 버스를 통해 상기 외부모듈(204)로 데이터 독출 요청을 출력한다. 이후, 상기 레지스터 뱅크(202)는 315단계에서 상기 외부모듈(204)의 억세스에 의해 상기 메모리 어드레스에서 상기 제어데이터를 독출하여 데이터 버스를 통해 상기 외부모듈(204)로 출력한다.

도 4는 본 발명의 실시예에 따른 제어모듈의 인터럽트 처리 절차를 도시하고 있다.

도 4를 참고하면, 먼저 제어모듈(200)은 401단계에서 레지스터 뱅크(202)로부터 인터럽트 요청(IRQ : Interrupt ReQuest)신호가 입력되는지 검사한다. 상기 인터럽트 요청 신호 감지시, 상기 제어모듈(200)은 403단계에서 상기 레지스터 뱅크(202)로 칩선택(CS) 신호를 발생하고, 상기 레지스터 뱅크(202)에 대한 억세스 권한이 있는지 판단한다. 상기 억세스 권한은 앞서 설명한 바와 같이 상기 레지스터 뱅크(202)에서 부여한다.

상기 억세스 권한이 있는 경우, 상기 제어모듈(200)은 405단계에서 상기 레지스터 뱅크(202)의 인덱스 레지스터(232)를 억세스하여 업데이트된 어드레스(주소)를 확인한다. 그리고, 상기 제어모듈(200)은 407단계에서 상기 획득된 어드레스를 억세스하여 외부모듈(204)이 발생한 인터럽트 요청 메시지를 독출한다.

상기 인터럽트 요청 메시지를 독출한후, 상기 제어모듈(200)은 409단계에서 상기 인터럽트 요청 메시지에 대응하여 인터럽트 처리루틴을 수행하고, 411단계에서 데이터 버스를 통해 수행결과 및 제어데이터를 상기 레지스터 뱅크(202)로 출력한다.

도 5는 본 발명의 실시예에 따른 외부모듈의 인터럽트 처리 절차를 도시하고 있다.

도 5를 참고하면, 먼저 외부모듈(204)은 501단계에서 인터럽트가 발생하는지 검사한다. 상기 인터럽트가 발생한 경우, 상기 외부모듈(204)은 503단계에서 제어신호 버스를 통해 인터럽트 요청 상태신호를 상기 레지스터 뱅크(202)로 발생한다. 그리고, 상기 외부모듈(204)은 505단계에서 데이터 버스를 통해 인터럽트 요청 메시지를 상기 레지스터 뱅크(202)로 발생한다.

이후, 상기 외부모듈(204)은 507단계에서 제어신호 버스를 통해 데이터 독출요청 신호가 입력되는지 검사한다. 상기 데이터 독출요청 신호 입력시, 상기 외부모듈(204)은 509단계에서 상기 레지스터 뱅크(202)의 해당 어드레스를 억세스하여 상기 제어모듈(200)이 발생한 제어데이터를 독출한다. 그리고, 상기 외부모듈(204)은 511단계에서 상기 제어데이터에 대응하여 해당 처리를 수행한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이, 본 발명은 복수의 제어모듈들이 외부의 모듈의 제어하는 장치에서, 신호처리 구조를 보다 간단히 할 수 있고, 소프트웨어 부하를 줄일 수 있는 이점이 있다. 또한, 제어모듈에서 제공하는 인터럽트 포트를 초과하는 개수의 외부모듈 인터럽트도 처리할 수 있다. 그리고, 제어모듈은 외부에 어떤 버스 구조의 모듈이 연결되든지 레지스터 뱅크와의 한가지 버스 형태로만 인터페이스 함으로써, 소프트웨어를 일관성 있고 간단하게 작성할 수 있는 이점이 있다.

Claims (11)

1. 통신시스템에서 제어모듈 및 외부모듈 사이의 인터페이스 장치에 있어서,

   외부모듈로부터 제어모듈에 대한 인터럽트 요청 신호가 발생하면, 상기 외부모듈로부터 상기 제어모듈로 송신되는 인터럽트 요청 메시지를 상기 외부모듈을 위해 할당된 고유의 어드레스 영역에 저장하는 다중포트 메모리와,

   상기 인터럽트 요청 메시지가 저장되면, 상기 인터럽트 요청 메시지가 저장된 어드레스를 업데이트하는 인덱스 레지스터와,

   상기 제어모듈로 인터럽트 요청 신호를 송신하고, 상기 제어모듈로부터 칩 선택 신호가 수신되면, 상기 인덱스 레지스터에 저장된 어드레스를 참고하여 상기 제어모듈로 상기 인터럽트 요청 메시지를 제공하는 관리로직을 포함하는 것을 특징으로 장치.
2. 제1항에 있어서,

   상기 제어모듈이 복수 존재할 경우, 상기 관리로직은 상기 복수의 제어모듈들의 접근 우선권을 제어하는 것을 특징으로 하는 장치.
3. 제1항에 있어서,

   상기 제어모듈과 상기 관리로직 사이에 인터럽트요청(IRQ : Interrupt Request) 신호 라인이 연결되는 것을 특징으로 하는 장치.
4. 제1항에 있어서,

   상기 관리로직으로부터 인터럽트요청 신호 수신시, 상기 제어모듈은 상기 인덱스 레지스터를 접근하여 업데이트된 어드레스를 확인하고, 상기 확인된 어드레스를 접근하여 적어도 하나의 외부모듈에서 발생한 인터럽트 요청 메시지를 독출하는 것을 특징으로 하는 장치.
5. 제1항에 있어서,

   상기 인덱스 레지스터는 비트맵(bitmap)으로 구성되며, 상기 비트맵을 구성하는 비트 플래그들은 상기 다중포트 메모리의 어드레스 영역들과 일대일로 매핑되는 것을 특징으로 하는 장치.
6. 제어모듈과 외부모듈 사이의 인터페이스 장치에서 신호 처리 방법에 있어서,

   외부모듈로부터 제어모듈에 대한 인터럽트 요청 신호가 발생하면, 상기 외부모듈로부터 상기 제어모듈로 송신되는 인터럽트 요청 메시지를 다중포트 메모리 내에서 상기 외부모듈을 위해 할당된 고유의 어드레스 영역에 저장하는 과정과,

   상기 인터럽트 요청 메시지가 저장되면, 상기 인터럽트 요청 메시지가 저장된 어드레스를 업데이트하는 과정과, 상기 어드레스는 인덱스 레지스터에 저장되며,

   상기 어드레스를 업데이트한 후, 상기 제어모듈로 인터럽트 요청 신호를 송신하는 과정과,

   상기 제어모듈로부터 칩 선택 신호가 수신되면, 상기 인덱스 레지스터에 저장된 상기 어드레스를 참고하여 상기 제어모듈로 상기 인터럽트 요청 메시지를 제공하는 과정을 포함하는 것을 특징으로 방법.
7. 제6항에 있어서,

   상기 제어모듈의 접근에 의해 상기 제어모듈로부터의 인터럽트 처리결과 데이터를 상기 어드레스 영역에 저장하는 과정과,

   상기 외부모듈로 데이터독출 요청을 발생하는 과정과,

   상기 외부모듈의 접근에 의해 상기 어드레스 영역에서 상기 인터럽트 처리결과 데이터를 독출하여 상기 외부모듈로 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
8. 제6항에 있어서,

   상기 제어모듈의 접근 감지시, 상기 제어모듈의 우선권을 결정하고, 상기 결 정된 우선권에 따라 접근 권한을 부여하는 과정을 더 포함하는 것을 특징으로 하는 방법.
9. 제6항에 있어서,

   상기 인터럽트 요청 신호를 감지한 상기 제어모듈은 상기 인덱스 레지스터를 접근하여 업데이트된 어드레스를 확인하고, 상기 확인된 어드레스를 접근하여 적어도 하나의 외부모듈에서 발생한 인터럽트 요청 메시지를 독출하는 것을 특징으로 하는 방법.
10. 제6항에 있어서,

    상기 인덱스 레지스터는 비트맵(bitmap)으로 구성되며, 상기 비트맵을 구성하는 비트 플래그들은 상기 다중포트 메모리의 어드레스 영역들과 일대일로 매핑되는 것을 특징으로 하는 방법.
11. 제1항에 있어서,

    상기 다중포트 메모리는, 상기 제어모듈의 인터럽트 처리결과에 의해 발생된 상기 제어모듈로부터 상기 외부모듈로의 제어 데이터를 상기 외부모듈을 위해 할당된 고유의 어드레스 영역에 저장하고,

    상기 관리로직은, 상기 외부모듈로 상기 제어 데이터의 독출을 요청하는 제어신호를 송신하고, 상기 외부모듈로 상기 제어 데이터를 제공하는 것을 특징으로 하는 장치.

Images