KR910012961A - 프라이오리티 아비트레이션 조정장치 - Google Patents
프라이오리티 아비트레이션 조정장치 Download PDFInfo
- Publication number
- KR910012961A KR910012961A KR1019900018205A KR900018205A KR910012961A KR 910012961 A KR910012961 A KR 910012961A KR 1019900018205 A KR1019900018205 A KR 1019900018205A KR 900018205 A KR900018205 A KR 900018205A KR 910012961 A KR910012961 A KR 910012961A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- priority
- data buffer
- transfer request
- peripheral device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명과 관계된 데이터 처리 시스템의 블록도,
제2도는 제1도에 보이는 입출력 채널 제어기(IOCC)의 데이터 버퍼 및 제어 논리를 도시하는 블록도,
제8도는 제1도의 데이터 처리 시스템의 경쟁하는 주변 장치중에서 하나에게 DMA서비스를 승인하는 프라이오리티 아비트레이션 방안을 변경하기 위해, 본 발명이 제공하는 조정 순서의 흐름도.
Claims (18)
- 데이터 기억 장치와 적어도 두 주변 장치 사이의 데이터 전송 동작을 조정하기 위한 입출력 채널 제어장치에 있어서, 적어도 두개의 데이터 버퍼 수단-각 버퍼는 상기 데이터 기억 장치와 개개의 주변 장치 사이에 전송되는 데이터를 기억하고 상태 표시를 제공하기 위한 것이다-과, 상기 주변 장치의 우선 순위 순서에 따라 경쟁하는 주변 장치중 하나에게 데이터 전송을 승인하기 위한 프라이오리티 아비트레이션 수단과, 주변 장치 데이터 버퍼 수단의 상태 표시에 따라 상기 우선 순위 순서를 조정하기 위한 우선 순위 조정수단을 구비하는 입출력 채널 제어 장치.
- 제1항에 있어서, 악세스되는 상기 데이터 버퍼 수단이 언제 차있고 비었는가를 결정하기 위한 상기 상태 표시를 제공하기 위한 상태 수단을 추가로 구비하는 입출력 채널 제어장치.
- 제2항에 있어서, 상기 우선 순위 조정 수단을 악세스되는 상기 데이터 버퍼 수단이 차 있으면 상기 주변 장치로부터 상기 데이터 기억 장치로의 써넣기 동작에 있어서 상기 우선순위 순서를 변경하는 입출력 채널 제어 장치.
- 제2항에 있어서, 상기 우선 순위 조정 수단은 악세스되는 상기 데이터 버퍼 수단이 비어 있으면 상기 데이터 기억 장치로부터 상기 주변 장치에로의 읽어내기 동작에 있어서 상기 우선 순위 순서를 변경하는 입출력 채널 제어 장치.
- 데이터 처리 시스템에 있어서, 중앙 처리 장치(central processing unit)와, 시스템 메모리와, 상기 시스템 메모리를 상기 중앙 처리 장치에 연결하는 데이터 전송 버스와, 상기 데이터 전송 버스에 연결되는, 적어도 두개인 거기에 연결되는 주변 장치의 각각과 상기 중앙처리 장치와 상기 시스템 메모리 사이의 데이터 전송을 조정하기 위한, 다수의 데이터 버퍼 수단을 포함하는데 각 데이터 버퍼 수단은 특정의 주변 장치에게 전송되는 데이터를 기억하고 상태 표시를 제공하기 위한 것인 입출력 채널 제어 수단과, 선정된 우선 순위 순서에 따라 상기 주변 장치중 하나에게 데이터 전송 요구를 승인하기 위한 프라이오리티 아비트레이션 수단과, 상기 데이터 버퍼 수단 단의 상태 표싱 따라 상기 우선 순위 순서를 변경하기 위한 우선 순위 조정 수단을 구비하는 데이터 처리 시스템.
- 제5항에 있어서, 데이터가 전송될 상기 주변장치에 대해 상기 데이터 버퍼 수단이 언제 차있고 비어 있는가를 결정하는 상기 상태 표시를 제공하기 위한 상태 수단을 추가로 구비하는 데이터 처리 시스템.
- 제5항에 있어서, 더 높은 우선 순위 전송 요구에 관한 상기 데이터 버퍼수단이 차 있고 상기 더 높은 우선 순위 요구가 주변 장치로부터 상기 데이터 버퍼 수단으로의 데이터 써넣기 동작을 포함하면 더 낮은 우선 순위 데이터 전송 요구를 승인하기 위해 상기 우선 순위 순서가 상기 우선 순위 조정 수단에 의해 변경되는 데이터 처리 시스템.
- 제5항에 있어서, 더 높은 우선 순위 데이터 요구에 관한 상기 데이터 버퍼 수단이 비어있고 상기 더 높은 우선 순위 요구가 상기 데이터 버퍼로부터 상기 주변 장치에로의 데이터 읽어내기 동작을 포함하면 더 낮은 우선 순위 데이터 전송요구를 승인하기 위해 상기 우선 순위 순서가 상기 우선 순위 조정 수단에 의해 변경되는 데이터 처리 시스템.
- 제5항에 있어서, 데이터가 전송될 상기 주변 장치가 상기 시스템 메모리에 대한 악세스를 요하면 상기 우선 순위 순서가 상기 우선 순위 조정 수단에 의해 변경되는 데이터 처리 시스템.
- 제5항에 있어서, 상기 주변 장치를 상기 데이터 버퍼 수단에 연결하는 주변 버스와 상기 데이터 버퍼 수단을 상기 시스템 메모리 및 상기 중앙 처리 장치에 연결하는 인터널버스를 추가로 구비하는 데이터 처리 시스템.
- 둘 또는 그 이상의 주변 장치와 데이터 처리메모리 사이의 데이터 전송을 조정하는 방법에 있어서, 전송하기 위한 데이터를 데이터 버퍼에 기억하는 단계와, 확립된 우선 순위 순서에 따라 상기 주변 장치중 경쟁하는 것들 사이에서 데이터 전송 요구를 조정하는 단계와, 주변 장치 데이터 버퍼에 기억된 데이터 양에 따라 상기 우선 순위 순서를 변경하는 단계를 구비하는 방법.
- 제11항에 있어서, 더 높은 우선 순위 데이터 전송 요구에 관한 상기 데이터 버퍼가 차 있는지 비어 있는지를 결정하는 단계를 구비하는 방법.
- 제12항에 있어서, 상기 더 높은 우선 순위 데이터 전송 요구가 주변 장치로부터 데이터 버퍼로의 데이터 써넣기 동작을 포함하고 그 데이터 버퍼가 차 있으면 상기 우선 순위 순서는 더 낮은 우선 순위 데이터 전송 요구를 승인하기 위해 변경되는 방법.
- 제12항에 있어서, 상기 더 높은 우선 순위 데이터 전송 요구가 상기 데이터 버퍼로부터 주변 장치로의 데이터 읽어내기 동작을 포함하고 상기 데이터 버퍼가 비어 있으면 상기 우선 순위 순서는 더 낮은 우선 순위 데이터 전송 요구를 승인하기 위해 변경되는 방법.
- 둘 또는 그 이상의 주변 장치와 데이터 처리 메모리 사이의 데이터 전송을 조정하기 위한 방법에 있어서, 데이터 버퍼를 각각의 개별적인 주변 장치에 할당하는 단계와, 전송하기 위한 데이터를 데이터 버퍼에 기억하는 단계와, 확립된 우선 순위 순서에 따라 상기 주변 장치중 경쟁하는 것들 사이에서 데이터 전송 요구를 조정하는 단계와, 주변 장치 데이터 버퍼에 기억된 데이터의 양에 따라 상기 우선 순서를 변경하는 단계를 구비하는 방법.
- 제15항에 있어서, 더 높은 우선 순위 데이터 전송 요구에 관한 상기 데이터 버퍼가 차 있는지 비어 있는지를 결정하는 단계를 추가로 구비하는 방법.
- 제16항에 있어서, 상기 더 높은 우선 순위 데이터 전송 요구가 주변 장치로부터 그 데이터 버퍼로의 데이터 써넣기 동작을 포함하고 그 데이터 버퍼가 차 있으면 상기 우선 순위 순서는 더 낮은 우선 순위 데이터 전송 요구를 승인하기 위해 변경되는 방법.
- 제16항에 있어서, 상기 더 높은 우선 순위 데이터 전송 요구가 상기 데이터 버퍼로부터 그 주변 장치에로의 데이터 읽어내기 동작을 포함하고 상기 데이터 버퍼가 비어 있으면 상기 우선 순위 순서는 더 낮은 우선 순위 데이터 전송 요구를 승인하기 위해 변경되는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US45119489A | 1989-12-15 | 1989-12-15 | |
US451,194 | 1989-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910012961A true KR910012961A (ko) | 1991-08-08 |
KR940002905B1 KR940002905B1 (en) | 1994-04-07 |
Family
ID=23791186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR9018205A KR940002905B1 (en) | 1989-12-15 | 1990-11-12 | Apparatus for conditioning priority arbitration in buffered direct memory addressing |
Country Status (9)
Country | Link |
---|---|
US (1) | US5301279A (ko) |
EP (1) | EP0432978B1 (ko) |
JP (1) | JPH071495B2 (ko) |
KR (1) | KR940002905B1 (ko) |
CN (1) | CN1018488B (ko) |
AU (1) | AU637428B2 (ko) |
DE (1) | DE69027515T2 (ko) |
HK (1) | HK203096A (ko) |
SG (1) | SG43719A1 (ko) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2068010C (en) * | 1991-08-30 | 1996-10-22 | Robert Chih-Tsin Eng | Alternate master bursting data rate management techniques for use in computer systems having dual bus architecture |
US5239651A (en) * | 1991-12-30 | 1993-08-24 | Sun Microsystems, Inc. | Method of and apparatus for arbitration based on the availability of resources |
US5386532A (en) * | 1991-12-30 | 1995-01-31 | Sun Microsystems, Inc. | Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels |
US5506964A (en) * | 1992-04-16 | 1996-04-09 | International Business Machines Corporation | System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system |
JP2854474B2 (ja) * | 1992-09-29 | 1999-02-03 | 三菱電機株式会社 | バス使用要求調停装置 |
US5553248A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal |
US5553310A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems |
US5546543A (en) * | 1993-03-26 | 1996-08-13 | Digital Equipment Corporation | Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress |
JP3305042B2 (ja) * | 1993-04-23 | 2002-07-22 | キヤノン株式会社 | 印刷制御装置 |
GB2277816B (en) * | 1993-05-04 | 1997-09-03 | Motorola Inc | Data communication system |
US5444857A (en) * | 1993-05-12 | 1995-08-22 | Intel Corporation | Method and apparatus for cycle tracking variable delay lines |
US5392434A (en) * | 1993-09-03 | 1995-02-21 | Motorola, Inc. | Arbitration protocol system granting use of a shared resource to one of a plurality of resource users |
US5471590A (en) * | 1994-01-28 | 1995-11-28 | Compaq Computer Corp. | Bus master arbitration circuitry having improved prioritization |
CA2140685A1 (en) * | 1994-01-28 | 1995-07-29 | Randy M. Bonella | Bus master arbitration circuitry having improved prioritization |
CN1049752C (zh) * | 1994-09-16 | 2000-02-23 | 联华电子股份有限公司 | 可编程多重总线优先仲裁装置 |
US5878217A (en) * | 1994-11-21 | 1999-03-02 | Cirrus Logic, Inc. | Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available |
JP2591502B2 (ja) * | 1994-12-09 | 1997-03-19 | 日本電気株式会社 | 情報処理システムおよびそのバス調停方式 |
US5495614A (en) * | 1994-12-14 | 1996-02-27 | International Business Machines Corporation | Interface control process between using programs and shared hardware facilities |
US5625824A (en) * | 1995-03-03 | 1997-04-29 | Compaq Computer Corporation | Circuit for selectively preventing a microprocessor from posting write cycles |
US5864712A (en) * | 1995-03-17 | 1999-01-26 | Lsi Logic Corporation | Method and apparatus for controlling (N+I) I/O channels with (N) data managers in a homogenous software programmable environment |
DE69614291T2 (de) * | 1995-03-17 | 2001-12-06 | Lsi Logic Corp | (n+i) Ein/Ausgabekanälesteuerung, mit (n) Datenverwaltern, in einer homogenen Software-Programmierbetriebsumgebung |
US5745915A (en) * | 1995-03-17 | 1998-04-28 | Unisys Corporation | System for parallel reading and processing of a file |
JP3519182B2 (ja) | 1995-09-05 | 2004-04-12 | 株式会社日立製作所 | 情報処理システムおよびバスアービタならびにバス制御方法 |
US5809538A (en) * | 1996-02-07 | 1998-09-15 | General Instrument Corporation | DRAM arbiter for video decoder |
US5829042A (en) * | 1996-02-15 | 1998-10-27 | Hewlett-Packard Company | Prefetch operation for network peripheral device having shared memory |
US5954809A (en) * | 1996-07-19 | 1999-09-21 | Compaq Computer Corporation | Circuit for handling distributed arbitration in a computer system having multiple arbiters |
US6009484A (en) * | 1997-02-28 | 1999-12-28 | Ncr Corporation | Priority-based I/O task processing in computers |
US5896539A (en) * | 1997-04-14 | 1999-04-20 | International Business Machines Corporation | Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities |
US5905877A (en) * | 1997-05-09 | 1999-05-18 | International Business Machines Corporation | PCI host bridge multi-priority fairness arbiter |
DE19744230B4 (de) * | 1997-10-07 | 2007-10-25 | Robert Bosch Gmbh | Steuergeräte für ein System und Verfahren zum Betrieb eines Steuergeräts |
DE19749931C2 (de) * | 1997-11-11 | 2000-03-23 | Siemens Ag | Verfahren und Anordnung zur Steuerung einer Datenübertragung |
US6321280B1 (en) * | 1998-04-20 | 2001-11-20 | Fujitsu Limited | System LSI having communication function |
GB2385174B (en) | 1999-01-19 | 2003-11-26 | Advanced Risc Mach Ltd | Memory control within data processing systems |
US7454777B1 (en) * | 1999-03-01 | 2008-11-18 | Sony Corporation | Satellite system/internet system with display option palette with multiple filtering options |
US6442631B1 (en) * | 1999-05-07 | 2002-08-27 | Compaq Information Technologies Group, L.P. | Allocating system resources based upon priority |
US6882649B1 (en) | 2000-03-31 | 2005-04-19 | Sun Microsystems, Inc. | Least choice first arbiter |
US7006501B1 (en) * | 2000-03-31 | 2006-02-28 | Sun Microsystems, Inc. | Distributed least choice first arbiter |
US7020161B1 (en) | 2000-03-31 | 2006-03-28 | Sun Microsystems, Inc. | Prescheduling arbitrated resources |
JP2002041445A (ja) * | 2000-05-19 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 高性能dmaコントローラ |
US7352741B2 (en) * | 2002-02-21 | 2008-04-01 | Sun Microsystems, Inc. | Method and apparatus for speculative arbitration |
CN1518325B (zh) * | 2003-01-17 | 2010-04-28 | 华为技术有限公司 | 一种用于ip电话系统的路由优先级动态调整方法 |
US6922740B2 (en) * | 2003-05-21 | 2005-07-26 | Intel Corporation | Apparatus and method of memory access control for bus masters |
JP2006039672A (ja) * | 2004-07-22 | 2006-02-09 | Olympus Corp | バス要求制御回路 |
CN102819510A (zh) * | 2011-06-10 | 2012-12-12 | 联咏科技股份有限公司 | 仲裁电路及其仲裁方法 |
KR101861768B1 (ko) * | 2011-09-16 | 2018-05-28 | 삼성전자주식회사 | 시스템 온칩, 이를 포함하는 전자 시스템, 및 그 동작 방법 |
CN103106164A (zh) * | 2011-11-09 | 2013-05-15 | 深圳市德赛微电子技术有限公司 | 一种高效dma控制器 |
CN104035899A (zh) * | 2014-03-21 | 2014-09-10 | 浪潮电子信息产业股份有限公司 | 一种高速互联总线多消息源仲裁器的实现方法 |
KR102325822B1 (ko) | 2015-03-10 | 2021-11-11 | 삼성전자주식회사 | 사물 인터넷 디바이스 및 사물 인터넷 통신 방법 |
CN105512005B (zh) * | 2015-12-12 | 2018-08-03 | 中国航空工业集团公司西安航空计算技术研究所 | 控制/远程节点与总线监控节点同步工作的电路及方法 |
CN107315703B (zh) * | 2017-05-17 | 2020-08-25 | 天津大学 | 双优先级控制型公平仲裁器 |
CN109379296A (zh) * | 2018-10-25 | 2019-02-22 | 盛科网络(苏州)有限公司 | 一种芯片实现上cpu协议报文层次化流量控制的方法及装置 |
WO2023105603A1 (ja) * | 2021-12-07 | 2023-06-15 | 日本電信電話株式会社 | 転送管理装置、転送管理方法、および、転送管理プログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699530A (en) * | 1970-12-30 | 1972-10-17 | Ibm | Input/output system with dedicated channel buffering |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4257095A (en) * | 1978-06-30 | 1981-03-17 | Intel Corporation | System bus arbitration, circuitry and methodology |
US4258418A (en) * | 1978-12-28 | 1981-03-24 | International Business Machines Corporation | Variable capacity data buffer system |
US4470111A (en) * | 1979-10-01 | 1984-09-04 | Ncr Corporation | Priority interrupt controller |
US4488218A (en) * | 1982-01-07 | 1984-12-11 | At&T Bell Laboratories | Dynamic priority queue occupancy scheme for access to a demand-shared bus |
US4644463A (en) * | 1982-12-07 | 1987-02-17 | Burroughs Corporation | System for regulating data transfer operations |
US4602331A (en) * | 1983-06-30 | 1986-07-22 | Burroughs Corporation | Magnetic tape-data link processor providing automatic data transfer |
JPS60134953A (ja) * | 1983-12-23 | 1985-07-18 | Hitachi Ltd | デ−タ転送制御装置 |
JPS60254354A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | デ−タ転送制御方式 |
JPS61125667A (ja) * | 1984-11-21 | 1986-06-13 | Nec Corp | チヤネル装置 |
JPS61214694A (ja) * | 1985-03-18 | 1986-09-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | データ伝送のスイッチング装置 |
US4809164A (en) * | 1986-03-26 | 1989-02-28 | Tandem Computers Incorporated | Processor controlled modifying of tabled input/output priority |
CA2007737C (en) * | 1989-02-24 | 1998-04-28 | Paul Samuel Gallo | Data transfer operations between two asynchronous buses |
-
1990
- 1990-11-12 KR KR9018205A patent/KR940002905B1/ko not_active IP Right Cessation
- 1990-11-13 CN CN90109103.0A patent/CN1018488B/zh not_active Expired
- 1990-11-13 JP JP2306945A patent/JPH071495B2/ja not_active Expired - Lifetime
- 1990-11-15 AU AU66610/90A patent/AU637428B2/en not_active Ceased
- 1990-12-07 EP EP90313354A patent/EP0432978B1/en not_active Expired - Lifetime
- 1990-12-07 DE DE69027515T patent/DE69027515T2/de not_active Expired - Fee Related
- 1990-12-07 SG SG1996000147A patent/SG43719A1/en unknown
-
1992
- 1992-11-24 US US07/982,133 patent/US5301279A/en not_active Expired - Fee Related
-
1996
- 1996-11-07 HK HK203096A patent/HK203096A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0432978A3 (en) | 1992-02-19 |
HK203096A (en) | 1996-11-15 |
AU637428B2 (en) | 1993-05-27 |
CN1052563A (zh) | 1991-06-26 |
JPH071495B2 (ja) | 1995-01-11 |
KR940002905B1 (en) | 1994-04-07 |
CN1018488B (zh) | 1992-09-30 |
DE69027515D1 (de) | 1996-07-25 |
JPH03191453A (ja) | 1991-08-21 |
AU6661090A (en) | 1991-06-20 |
EP0432978B1 (en) | 1996-06-19 |
SG43719A1 (en) | 1997-11-14 |
US5301279A (en) | 1994-04-05 |
EP0432978A2 (en) | 1991-06-19 |
DE69027515T2 (de) | 1997-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910012961A (ko) | 프라이오리티 아비트레이션 조정장치 | |
US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
KR100420706B1 (ko) | 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서i/o제어를위한방법및시스템 | |
JP3699833B2 (ja) | メモリアーキテクチャーのための優先符号化及び復号化 | |
US6192442B1 (en) | Interrupt controller | |
US7539812B2 (en) | System and method to increase DRAM parallelism | |
KR100382215B1 (ko) | 발견적버스억세스중재기 | |
US4282572A (en) | Multiprocessor memory access system | |
KR930016873A (ko) | 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 | |
US5577230A (en) | Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch | |
EP1012734B1 (en) | Address translation in computer bus bridge devices | |
JPS6244303B2 (ko) | ||
KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
EP0284981A2 (en) | Addressing in a computer system | |
US5339442A (en) | Improved system of resolving conflicting data processing memory access requests | |
KR950012175A (ko) | 복수의 프로세서로부터의 액세스 요청을 조정하는 장치 | |
US20050144338A1 (en) | Data transfer apparatus | |
JPH04314163A (ja) | バッファ管理方式 | |
JP2004362567A (ja) | 共用記憶装置の調停 | |
KR920022113A (ko) | 퍼스널 컴퓨터 시스템 | |
KR20060028705A (ko) | 재 어드레스 가능한 가상 dma 제어 및 상태 레지스터들 | |
US5664142A (en) | Chained DMA devices for crossing common buses | |
KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
KR920002831B1 (ko) | 데이타 전송 제어 시스템 | |
US6189075B1 (en) | Circuit for the management of memories in a multiple-user environment with access request and priority |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020209 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |