CN1049752C - 可编程多重总线优先仲裁装置 - Google Patents
可编程多重总线优先仲裁装置 Download PDFInfo
- Publication number
- CN1049752C CN1049752C CN94115280A CN94115280A CN1049752C CN 1049752 C CN1049752 C CN 1049752C CN 94115280 A CN94115280 A CN 94115280A CN 94115280 A CN94115280 A CN 94115280A CN 1049752 C CN1049752 C CN 1049752C
- Authority
- CN
- China
- Prior art keywords
- bus
- priority
- primary processor
- programme
- arbitration device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
电脑系统的一种可编程多重总线优先仲载装置包括有一或数个可编程启动器,分别接受总线请求信号,发出总线响应信号,一可编程优先次序仲裁器,接受总线响应信号,根据预先由电脑系统的优先权次序排定数据所设定的次序,对总线主处理器中之一发出总线选通信号;一通讯协定器,依据电脑系统所指定的通讯协定进行系统与总线主处理器之间的数据通信,接受总线选通信号发出系统总线占用信号,并将其回送至所有可编程启动器。
Description
本发明涉及数字电脑系统的总线优先仲裁装置。特定而言,本发明涉及微电脑系统的可编程多重总线优先仲裁装置。更特定而言,本发明涉及微电脑系统的可编程多重总线优先仲裁装置,可以允许具有较高优先权的总线主处理器随时中断正占用系统总线的其他主处理器,以适合于实时的电算用途。
在典型的电脑系统中,时常会有设置于电脑系统的系统扩充总线(system expansion bus)上的总线主处理器(bus masters)会需要占用系统扩充总线。常用的总线主处理器在一旦占用了系统总线之后,通常会一直占用到其动作完毕之后,才会释放出其使用权。由于某些总线主处理器所需进行的动作会占用相当长的时间,虽然在电脑系统的作业系统软件上仍可以安排一个设定的时间长度,当任何总线主处理器占用系统总线的时间超过此一时间长度时,便会强迫该总线主处理器将系统总线的使用权交出。
不过,此种时间到才强迫交出使用权的作法,在某些实时(real time)的应用范围之中会产生问题。在诸如影像处理(videoprocessing),声音处理(sound processing),以及电源管理(pow-er management)等的应用范畴之中,其必须要立即获得系统中央处理单元(CPU)或其他总线主处理器进行处理的需求,是为整个系统正确运作所必要的条件。
因此,本发明的一个目的在于提供一种数字电脑系统的多重总线优先仲裁装置,可以依据所有总线主处理器的预先排定优先权次序及多重设定(中断能力设定)而随时地中断具有较低优先权的总线主处理器对系统总线的占用。
本发明的可编程多重总线优先仲裁装置,用于电脑系统中,与系统总线及总线主处理器相连,该可编程多重总线优先仲裁装置包括有:
一或数个可编程启动器,分别接受来自于总线主处理器的各个使用系统总线的总线请求信号,并各可发出总线请求响应信号;
一可编程优先次序仲裁器,接受来自于所述可编程启动器响应这些总线请求所发出的总线请求响应信号,依据预先根据该电脑系统的优先权次序排定数据所设定的次序,而对总线主处理器中的一个立即发出一个总线选通信号;与
一通讯协定器,依据电脑系统中所指定的通讯协定而提供进行系统与总线主处理器之间的数据通讯,并接受所述总线选通信号而发出系统总线占用信号,并再将所述占用信号回送至所有所述可编程启动器。
本发明的其它目的与特点将配合附图在后面进行详细说明。
附图简要说明
图1是依据本发明一较佳实施例的可编程多重总线优先仲裁装置的方块电路示意图;
图2是本发明的可编程多重总线优先仲裁装置之中,响应各个总线主处理器的启动器之中所包含的一个优先中断判断装置的方块电路示意图;与
图3是本发明的可编程多重总线优先仲裁装置之中,优先权仲裁器的方块电路示意图。
较佳实施例的说明
常用电脑系统中的总线仲裁器在将系统总线的控制权指派给任何一个总线主处理器(bus master)时,会发送出总线已被占用的信号(bus busy)通知电脑系统本身,以及同样亦设置于系统的扩充总线上的其他总线主处理器,以使所有的其他总线主处理器,以及系统的CPU体身,皆知道系统总线已被占用,不应再发出请求使用总线的信号(bus request),屏蔽关断信号。
本发明是利用一个或一个以上的可编程启动器,与一个可编程优先次序仲裁器,以及一个通讯协定器,而构成一个可编程多重总线优先仲裁装置。在本发明的一个较佳实施例之中,当有任何一个总线主处理器已占用了系统总线时,该一个或一个以上的可编程启动器,被用来控制其他的总线主处理器是否能够对可编程优先次序仲裁器发送出占用系统总线的请求信号,以达到多重效果。可编程的优先次序仲裁器则被应用来依据预定的规则而决定系统之中各个总线主处理器的总线占用优先次序,并依其优先次序而决定正占用系统总线的某一个总线主处理器是否应该将总线的使用权立即地让予其他的总线主处理器。而通讯协定器则是被应用来执行符合于选定的总线通讯协定的通讯传输。
本发明的可编程多重总线优先仲裁装置可以特别地适合于某些明显的用途。例如,当系统的直接存贮存取控制器(DMA,directmemory access controller)正占用着系统的总线,并进行大量的数据传输动作时,假使系统本身此时刚好有某种急须立刻处理的动作,例如声音信号的处理,或者影像画面的处理,必须要立刻进行的话,本发明的可编程多重总线优先仲裁装置,便可以立即地令非紧急性的优先权次序较低的总线主处理器让出系统总线的使用权给予较为紧急性的总线主处理器。例如,前述的声音与影像画面的数据处理若不立刻进行的话,极可能会出现声音中断,影像画面跳动的情形。
参考图1,其中显示依据本发明一较佳实施例的可编程多重总线优先仲裁装置的方块电路示意图。在图1中的所有总线主处理器的总线使用优先权安排,假定是依据总线主处理器n>……>总线主处理器3>总线主处理器2>总线主处理器1的方式排定的,并只设定启动器13的寄存器内容为ON,换言之,只有总线主处理器3具有中断其他具有较低优先权的总线主处理器的使用权,以达到多重仲裁的效果。当通讯协定器16发出系统的总线已被占用的信号(busbusy)37时,即表示系统的总线已被占用,此时,占用信号37亦被回送至所有的启动器11至14,并且只容许启动器13进入屏蔽开启(mask on)的状态。
此时,启动器13即可以再将总线主处理器3所发出的总线请求信号BRQ3 23立即地传送至优先次序仲裁器15,而其他的启动器11,启动器12,与启动器14等,因为显示系统总线已被占用的信号(busbusy)37出现的缘故,便立刻地被屏蔽关断(mask off),不容许这些启动器将其他总线主处理器的总线请求信号BRQ1 21,BRQ2 22,……,BRQn 24等转发送至优先次序仲裁器15。
当系统的总线未经任何总线主处理器占用,亦即,通讯协定器16并未发出系统的总线已被占用的占用信号37时,所有的启动器11、12、......、14皆会处于屏蔽开启的状态。若有任何的总线主处理器要占用系统的总线,并发出请求使用总线的信号时,其启动器即会将其对应的总线请求信号传送至优先仲裁器15。优先仲裁器15便会根据预定的优先排定次序,来决定此时系统应由哪一个总线主处理器来占用系统的总线通道。
例如,若总线主处理器2与总线主处理器1同时地分别对优先仲裁器15发出其BRQ2 22与BRQ1 21的请求信号,想要使用系统的总线时,根据前面所假定的,总线主处理器2的优先权大于总线主处理器1的优先权的预先设定优先次序,优先仲裁器15会对总线主处理器2发出一个BEN2 26的总线选通信号,令总线主处理器2得以占用系统的总线。
占用信号37发生时,所有其它总线主处理器,除总线主处理器3之外,此时皆无法发出占用系统总线的总线请求。除总线主处理器3以外的所有总线主处理器,必须等总线主处理器2执行完毕其服务程序,不再使用总线,或系统所指派的中断时间间隙(time slot)用完,优先仲裁器15撤销其BEN2 26的总线选通信号,通讯协定器16亦撤销系统的总线被占用的占用信号37时,其他总线主处理器才能发出总线请求信号来尝试使用系统的总线。
不过,优先次序比总线主处理器2高的总线主处理器3,则仍然可以发出占用系统总线的总线请求。例如,当总线主处理器2仍在使用系统总线时,总线主处理器3还是可以发出其要求使用系统总线的总线请求信号BRQ3 23。BRQ3 23经由启动器13而被发送到优先仲裁器15,而由于预先设定的系统总线优先次序规定总线主处理器3的优先权要比总线主处理器2高,因此,在总线主处理器2还未完成其服务程序时,优先仲裁器15仍会将BEN2 26予以撤销,以便发出BEN3 27,而让总线主处理器3得以排除总线主处理器2而抢用系统的总线。
在本发明的实施例之中,当优先仲裁器15进行其撤销BEN2 26,重新发出BEN3 27的转换动作时,通讯协定器16可以维持其表示系统的总线被占用的占用信号37。
接着参考图2,其中显示本发明的可编程多重总线优先仲裁装置之中,各个总线主处理器的启动器所包含的一个优先中断判断装置的方块电路示意图。优先中断判断装置的功能在于决定一个总线主处理器是否有能力可以将目前正占用系统总线的具有较低优先权的总线主处理器加以中断。
在本发明中,优先仲裁器的作用在于决定系统之中,各个总线主处理器的优先次序。另一方面,启动器的判断装置的作用则是配合其寄存器来决定当系统总线已有其它总线主处理器在占用时,是否仍容许其他的总线主处理器再去争抢总线的使用权。在本发明的一种较佳实施例之中,当寄存器的内容所储存的为一个ON时,即可以容许有机会强抢总线,相反的,若寄存器的内容为OFF时便不容许。当寄存器中储存着ON,并且有总线请求信号出现时,启动器的判断装置便将此请求信号转达至优先仲裁器,依据其裁决而判定是否将总线的使用权转换。本发明利用此种方式采达到“多重”的总线优先次序仲裁效果。在另一方面,作业系统亦可以决定各个总线主处理器中断其他总线主处理器的能力。作业系统可以根据各种状况,而以可编程的方式来排定系统中所有总线主处理器的优先次序。
图2所显示本发明的系统之中,各个总线主处理器的启动器11、12、......14之中所包含的一个优先判断装置的方块电路示意图。图2中的优先判断装置42是由与门和或门所构成的一个判断逻辑电路。当本发明要规划适用于多重总线仲裁装置用途时,各个总线主处理器当请求系统及其他已拥有总线的总线主处理器让出系统总线,以便进行总线请求时,只要在其对应启动器的寄存器之中将屏蔽位位置中写入一个on的开启位即可。
以三重的总线优先权仲裁装置为例,当启动器14,启动器12之中的各寄存器41的内容改写为on,而其余的启动器11的寄存器41则被写入off时,便表示总线主处理器2所发送出的BRQ2 22中断要求,可以通过启动器12的判断装置42而传送至优先仲裁器15,以便打断优先次序较低的总线主处理器1正占用系统总线所执行的服务程序,因而可以抢得系统的总线通道,以进行其优先权较高的服务程序。另一方面,总线主处理器n所发出的BRQn 24则可以通过启动器14的判断装置42而发送至优先仲裁器15,以便打断优先次序较低的所有其他总线主处理器,进行其优先权最高的服务程序。此时,其他的总线主处理器只能进行各总线主处理器优先权的分辨,而无法占用其他总线主处理器的总线。
图3显示本发明的可编程多重总线优先仲裁装置之中,优先权仲裁器15的方块电路示意图。图3中显示,优先权仲裁器15的结构中可以包含有一个优先权前交换装置43,优先权编码器44,解码器45,以及一个优先权后交换装置46。
在本发明前面针对图1的实施例所进行的说明之中,是假定优先权是依据总线主处理器n>……>总线主处理器3>总线主处理器2>总线主处理器1的方式排定的。若在实际应用的情况之中,当这种优先次序的排定有必要加以改变时,只要将优先权前交换装置43,以及优先权后交换装置46之中的优先权排定数据,利用系统的CPU,在作业系统的控制之下,将新的优先权排定数据予以写入替换即可。优先权编码器44会接收前交换装置所送来的信号,据此信号在编码器的位置进行优先权编码,并再经由解码器45解码,得出目前状况之下的一个最高优先权之后,再经由优先权后交换装置46,而将正确的总线选通信号BENm发送至该总线主处理器m。
因此,利用系统的CPU,在作业系统的控制之下,将新的优先权排定数据写入于优先权前交换装置43,以及优先权后交换装置46之中,即可以达到变换优先权次序的目的。由于这些变换完全可以利用软件的方式来进行,此种优先权的可编程性便可以在系统的优先权次序安排上发挥极大的弹性。
本发明所揭示的实施例,显然亦可以适用于系统总线上亦设置有总线受控器(bus slave)的电脑系统。
Claims (5)
1.一种可编程多重总线优先仲裁装置,用于电脑系统中,与系统总线及总线主处理器相连,该可编程多重总线优先仲裁装置包括有:
一或数个可编程启动器,分别接受来自于总线主处理器的各个使用系统总线的总线请求信号,并各可发出总线请求响应信号;
一可编程优先次序仲裁器,接受来自于所述可编程启动器响应这些总线请求所发出的总线请求响应信号,依据预先根据该电脑系统的优先权次序排定数据所设定的次序,而对总线主处理器中的一个立即发出一个总线选通信号;与
一通讯协定器,依据电脑系统中所指定的通讯协定而提供进行系统与总线主处理器之间的数据通讯,并接受所述总线选通信号而发出系统总线占用信号,并再将所述占用信号回送至所有所述可编程启动器。
2.根据权利要求1所述的可编程多重总线优先仲裁装置,其特征在于其中所述的可编程优先次序仲裁器还包括有一前交换装置,一优先权编码器,一解码器,以及一后交换装置,其中:
所述前交换装置与所述后交换装置接受电脑系统所写入的优先权排列数据以进行优先权的重新安排;
所述优先权编码器依据所述前交换装置所传来的信号根据相对位置进行优先权的编码;
所述解码器依据所述优先权编码器的编码结果进行解码,且
所述后交换装置接受电脑系统所写入的优先权排定数据,并依据所述解码器的解码结果而对总线主处理器中的一个发出一总线选通信号。
3.根据权利要求2所述的可编程多重总线优先仲裁装置,其特征在于所述的一或数个可编程启动器还包括有一个判断装置与一个寄存器,其中:
所述判断装置在系统总线未被总线主处理器中的任何一个所占用时,将任何一个总线主处理器所发出的所述总线请求直接地传送至所述可编程优先次序仲裁器,并在系统总线已被总线主处理器中的任何一个所占用时,依据所述寄存器中的数据状态而决定是否将已占有总线的总线主处理器以外的其他总线主处理器所发出的所述总线请求直接地传送至所述可编程优先次序仲裁器。
4.根据权利要求3所述的可编程多重总线优先仲裁装置,其特征在于其中的优先仲裁器是由组合逻辑电路所构成。
5.根据权利要求1、2、3或4所述的可编程多重总线优先仲裁装置,其特征在于该装置可用于系统总线上还设置有总线受控器的电脑系统中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN94115280A CN1049752C (zh) | 1994-09-16 | 1994-09-16 | 可编程多重总线优先仲裁装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN94115280A CN1049752C (zh) | 1994-09-16 | 1994-09-16 | 可编程多重总线优先仲裁装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1120198A CN1120198A (zh) | 1996-04-10 |
CN1049752C true CN1049752C (zh) | 2000-02-23 |
Family
ID=5037451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN94115280A Expired - Lifetime CN1049752C (zh) | 1994-09-16 | 1994-09-16 | 可编程多重总线优先仲裁装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1049752C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583189B1 (en) | 2002-05-07 | 2003-06-24 | Nien Made Enterprise Co., Ltd. | Strengthened thermoplastic |
US7024492B2 (en) * | 2002-05-24 | 2006-04-04 | Convedia Corporation | Media bus interface arbitration for a data server |
CN101667165B (zh) * | 2009-09-28 | 2012-09-05 | 中国电力科学研究院 | 一种分布式多主cpu共享总线的方法及其装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1052563A (zh) * | 1989-12-15 | 1991-06-26 | 国际商业机器公司 | 调节优先级仲裁的装置 |
EP0518504A1 (en) * | 1991-05-28 | 1992-12-16 | International Business Machines Corporation | Personal computer with local bus arbitration |
-
1994
- 1994-09-16 CN CN94115280A patent/CN1049752C/zh not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1052563A (zh) * | 1989-12-15 | 1991-06-26 | 国际商业机器公司 | 调节优先级仲裁的装置 |
EP0518504A1 (en) * | 1991-05-28 | 1992-12-16 | International Business Machines Corporation | Personal computer with local bus arbitration |
Also Published As
Publication number | Publication date |
---|---|
CN1120198A (zh) | 1996-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107291547B (zh) | 一种任务调度处理方法、装置及系统 | |
EP2092431B1 (en) | Interrupt controller | |
KR100201819B1 (ko) | 멀티-마스터 버스 시스템의 회복장치 및 방법 | |
US5471618A (en) | System for classifying input/output events for processes servicing the events | |
US5784647A (en) | Interface for fetching highest priority demand from priority queue, predicting completion within time limitation then issuing demand, else adding demand to pending queue or canceling | |
EP0730230A3 (en) | Method and apparatus for prioritizing and handling errors in a computer system | |
US20020133676A1 (en) | Memory manager for a common memory | |
US5619647A (en) | System for multiplexing prioritized virtual channels onto physical channels where higher priority virtual will pre-empt a lower priority virtual or a lower priority will wait | |
KR100570143B1 (ko) | 상호 통신 프리프로세서 | |
CN111897637B (zh) | 作业调度方法、装置、主机及存储介质 | |
JP4184614B2 (ja) | バスシステム及びその実行順序の調整方法 | |
US9367349B2 (en) | Multi-core system and scheduling method | |
CN1049752C (zh) | 可编程多重总线优先仲裁装置 | |
EP1029284B1 (en) | Shared memory access controller | |
CN1383074A (zh) | 总线控制权仲裁方法与仲裁器 | |
EP0049521A2 (en) | Information processing system | |
JPH03100806A (ja) | データ処理方法及び入出力装置 | |
JP2567063B2 (ja) | ポーリング方法 | |
JPH01305461A (ja) | バス使用権制御方式 | |
JP4572064B2 (ja) | 占有権調停装置 | |
JPH07319823A (ja) | プロセッサ間通信方式 | |
JP2893868B2 (ja) | 入出力装置の制御方式 | |
SU1624448A1 (ru) | Многоуровнева подсистема обработки прерываний | |
JPH05282244A (ja) | 情報処理装置 | |
KR0182685B1 (ko) | 교환기에 있어서 패킷서비스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20140916 Granted publication date: 20000223 |