JP4184614B2 - バスシステム及びその実行順序の調整方法 - Google Patents
バスシステム及びその実行順序の調整方法 Download PDFInfo
- Publication number
- JP4184614B2 JP4184614B2 JP2001017591A JP2001017591A JP4184614B2 JP 4184614 B2 JP4184614 B2 JP 4184614B2 JP 2001017591 A JP2001017591 A JP 2001017591A JP 2001017591 A JP2001017591 A JP 2001017591A JP 4184614 B2 JP4184614 B2 JP 4184614B2
- Authority
- JP
- Japan
- Prior art keywords
- execution
- access command
- transmitted
- command
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バスシステム及びその実行順序の調整方法に係り、特に複数のスレーブディバイスを含むバスシステムにおいて、実行準備の完了されたスレーブディバイス順にマスタディバイスからのコマンドを実行させるバスシステム及びその実行順序の調整方法に関する。
【０００２】
【従来の技術】
一般に、バスシステムにおいて他のディバイスに命令の実行を要求するディバイスをマスタディバイス、マスタディバイスから命令の実行を要求されるディバイスをスレーブディバイスと称する。代表的なマスタディバイスとスレーブディバイスとしてプロセッサーとメモリが挙げられる。マスタディバイスとスレーブディバイスはバスを通じて相互コミュニケーションを行う。即ち、マスタディバイスからのコマンドバスを通じてスレーブディバイスに伝えられ、スレーブディバイスからマスタディバイスに所定のデータが伝送されたり、マスタディバイスからスレーブディバイスに所定のデータが伝送されることによって伝えられたコマンドは実行完了となる。
【０００３】
従来、複数のマスタディバイスが共用バスを公平で効率よく使用可能にするために、多様な仲裁方式が開発されて適用されている。
しかし、従来の多様な仲裁方式は全てアドレス/制御バス及びデータバスの所有権を仲裁の対象とする。換言すれば、仲裁器はバスの所有権に対する仲裁の役割を行うだけであり、バスに対する制御権限及び使用権限はその時点でのマスタディバイスが有することになる。即ち、仲裁器の仲裁アルゴリズムによってデータバス及びアドレス/制御バスの所有権が特定のマスタディバイスに与えられると、該マスタディバイスはコマンドの実行を完了するまでデータバスとアドレス/制御バスとを独占する。
【０００４】
これにより、入出力ディバイスに連結されている入出力バス、ブートロム(Boot ROM)に接続されているロムバスなど、メインデータバスより伝送帯域幅の狭い他の多様なローカルデータバスに連結されたスレーブディバイスに対するコマンドを実行しようとする場合、メインデータバスのアイドルクロックが発生することになる。即ち、伝送されるべきデータがメインデータバスに比べて伝送速度の遅いローカルデータバスを通過するまで(コマンドの実行完了時まで)メインデータバスは該コマンドを発したマスタディバイスにより独占されるからである。メインデータバスからローカルデータバスにデータが伝送される書込(write)コマンドの場合、メインデータバスとローカルデータバスとの間に備えられたブリッジディバイスにデータを貯蔵し、マスタディバイスのメインデータバスの独占を完了させることによってメインデータバスのアイドルクロックを減少させうる。
【０００５】
しかし、入出力バスからメインデータバスにデータが伝送されてくる読出(read)コマンドの場合、データはメインデータバスを通過してマスタディバイスに伝えられるべきなので、ローカルデータバスからの伝送データをメインデータバスが受け取るまでマスタディバイスはメインデータバスをアイドルさせながら待つべきである。これにより、メインデータバスのアイドルクロックが多発され、全体システムの動作速度が遅くなる。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、コマンドの実行順序を調整することによってシステムのデータ処理速度を向上させたバスシステム及びその実行順序の調整方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的は、バスシステムにおいて、少なくとも１つのマスタディバイスから少なくとも１つのアクセスコマンドを所定の仲裁結果によって順次に出力するための仲裁器と、前記仲裁器から出力されたアクセスコマンドの対応スレーブディバイスに対し、実行準備の完了順に前記アクセスコマンドが実行されるようにデータバスを許与するための実行スケジューラとを含むことを特徴とするバスシステムによっても達成される。
【００１１】
前記実行スケジューラは、前記仲裁器から出力されたアクセスコマンドを受信して対応スレーブディバイスに伝達するためのアクセスコマンド分配部と、前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を受信されたスレーブディバイスに前記伝えられたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部を含み、前記スレーブディバイスは、前記実行スケジューラから伝えられたアクセスコマンドを貯蔵するための実行コマンド貯蔵部と、前記実行準備完了信号を前記実行スケジュール部に伝達し、前記実行開始信号が受信されると前記実行コマンド貯蔵部に貯蔵されたアクセスコマンドを実行し、実行が完了されると前記実行スケジュール部に実行完了信号を伝送するための実行部とを含む。
前記実行スケジュール部は、前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を送ったスレーブディバイスに実行開始信号を伝送することが望ましい。
【００１２】
前記アクセスコマンド分配部は、前記仲裁器から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部をさらに含むことが望ましく、前記コマンド貯蔵部は、前記アクセスコマンドを貯蔵するためのコマンド貯蔵キュー、及び前記コマンド貯蔵キューを制御するためのコマンド貯蔵キュー制御部を含むことが望ましい。
【００１３】
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応して各々備えられ、前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記比較器による判断の結果識別子が同一な場合、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記識別子貯蔵キューは少なくとも１つの貯蔵セルを備えることが望ましい。
【００１４】
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記識別子貯蔵キューは、少なくとも１つの貯蔵セルを備えることが望ましい。
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、少なくとも１つの貯蔵セルを備えた識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記デコーダは前記比較器による判断の結果両識別子が同一な場合、前記実行開始信号を伝送することが望ましい。
前記実行コマンド貯蔵部は、前記アクセスコマンドを貯蔵するための実行コマンド貯蔵キュー及び前記実行コマンド貯蔵キューを制御するための実行コマンド貯蔵キュー制御部を含むことが望ましい。
【００１５】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施形態に対して詳しく説明する。
図１は本発明の望ましい実施形態に係るバスシステムの概略図である。
図１を参照すれば、バスシステム１００は、複数のマスタディバイス１１、１２、１３、１４、複数のスレーブディバイス２１、２２、２３、２４、２５、仲裁器３、及び実行スケジューラ４を含む。一方、複数のマスタディバイス１１、１２、１３、１４及び複数のスレーブディバイス２１、２２、２３、２４、２５は、データバス（図示せず）により連結されている。データバスは、データ伝送速度が相異なるメインデータバスとローカルデータバスとを含む。
【００１６】
通常、マスタディバイス１１、１２、１３、１４は、プロセッサーまたはDMA制御器であり、スレーブディバイス２１、２２、２３、２４、２５はRAM、ROMなどのメモリ、入出力ディバイス、または他の周辺装置を意味する。マスタディバイス１１、１２、１３、１４は各々他のマスタディバイス１１、１２、１３、１４に対するスレーブディバイスになることができる。また、マスタディバイス及びスレーブディバイスの数は必要に応じて多様に変更できる。
【００１７】
仲裁器３は、従来のバスシステムの仲裁器がアドレス/制御バスに対する所有権をマスタディバイスに許与することによって、マスタディバイスがスレーブディバイスを直接制御し、スレーブディバイスからの応答を処理したこととは違って、アドレス/制御バスの所有権をマスタディバイス１１、１２、１３、１４に許与しない。即ち、仲裁器３はマスタディバイス１１、１２、１３、１４から出力されるアドレス、読出/書込フラグ、ブロック伝送されるデータの大きさ、ビット幅など所定のデータの伝送のために必要な情報(以下“アクセスコマンド”と称する）を受信して直接スレーブディバイス２１、２２、２３、２４、２５に伝達し、スレーブディバイス２１、２２、２３、２４、２５からの応答を処理する。
【００１８】
実行スケジューラ４は、仲裁器３から伝えられたアクセスコマンドを対応スレーブディバイス２１、２２、２３、２４、２５に伝送し、スレーブディバイス２１、２２、２３、２４、２５のうち伝送されたアクセスコマンドの実行準備の完了されたスレーブディバイス２１、２２、２３、２４、２５順にアクセスコマンドを実行させる。ここで、アクセスコマンドの実行はアクセスコマンドが図るデータの伝送が完了されたことを意味する。
【００１９】
図２は図１の実行スケジューラ４及びスレーブディバイス２１、２２、２３、２４、２５のブロック図である。
図２を参照すれば、実行スケジューラ４は、仲裁器３から出力されたアクセスコマンドを対応スレーブディバイス２１、２２、２３、２４、２５に伝達するためのアクセスコマンド分配部４１及びアクセスコマンド分配部４１によりアクセスコマンドの伝えられたスレーブディバイス２１、２２、２３、２４、２５のうち実行準備完了信号を伝送したスレーブディバイス２１、２２、２３、２４、２５に前記伝えられたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部４６を含む。
【００２０】
スレーブディバイス２１、２２、２３、２４、２５は、実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０及び実行部２１１、２２１、２３１、２４１、２５１を各々具備する。
【００２１】
実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０は実行スケジューラ４から伝えられたアクセスコマンドを貯蔵し、実行部２１１、２２１、２３１、２４１、２５１は実行スケジューラ４から実行開始信号が受信されると実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０に貯蔵されたアクセスコマンドを各々実行し、実行が完了されると実行スケジュール部４６に実行完了信号を伝送する。
【００２２】
図３は図２の実行スケジューラ４及びスレーブディバイス２１の詳細ブロック図である。残りのスレーブディバイス２２、２３、２４、２５もスレーブディバイス２１と同一な構成を有するので略した。
【００２３】
図３を参照すれば、実行スケジューラ４のアクセスコマンド分配部４１は、仲裁器３から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部であって、コマンド貯蔵キュー４１０及びコマンド貯蔵キュー４１０を制御するためのコマンド貯蔵キュー制御部４１１を具備する。実行スケジューラ４の実行スケジュール部４６は、スレーブディバイス２１、２２、２３、２４、２５の識別子を貯蔵するための識別子貯蔵部であって、識別子貯蔵キュー４６０及び識別子貯蔵キュー制御部４６１を備え、比較器４６２及びデコーダ４６３を含む。
【００２４】
識別子貯蔵キュー４６０は、アクセスコマンド分配部４１を通じてアクセスコマンドを伝達されたスレーブディバイス２１、２２、２３、２４、２５の識別子を貯蔵するための少なくとも１つの貯蔵セルを具備し、識別子貯蔵キュー制御部４６１は識別子貯蔵キュー４６０の入出力を制御する。比較器４６２は各貯蔵セルに対応されるように各々備えられ、各貯蔵セルに貯蔵された識別子と実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断し、デコーダ４６３は比較器４６２による判断の結果、識別子が同一な場合実行準備完了信号を伝送したスレーブディバイス２１、２２、２３、２４、２５に実行開始信号を伝送する。ここで、比較器４６２及びデコーダ４６３は論理的な意味として使われ、回路的な構成は多様に具現できる。
【００２５】
スレーブディバイス２１の実行コマンド貯蔵部２１０は、アクセスコマンドを貯蔵するための実行コマンド貯蔵キュー２１２及び実行コマンド貯蔵キュー２１２の入出力を制御するための実行コマンド貯蔵キュー制御部２１３を具備する。前述したような構成によって本発明の望ましい実施形態の実行順序の調整方法を説明すれば次の通りである。
【００２６】
まず、実行スケジューラ４における手続きを説明する。
図４は実行スケジューラ４のアクセスコマンド分配部４１及び対応スレーブディバイスにおける手順を説明するためのフローチャートである。
【００２７】
図４を参照すれば、アクセスコマンド分配部４１は、仲裁器３から所定の仲裁結果による順序通り出力されたアクセスコマンドを受信する(４００１段階)。受信されたアクセスコマンドはFIFOのコマンド貯蔵キュー４１０に貯蔵される。
【００２８】
アクセスコマンド分配部４１はコマンド貯蔵キュー４１０に貯蔵されたアクセスコマンドアドレスマップに基づいてデコーディングすることによって対応スレーブディバイス２１、２２、２３、２４、２５を識別し、対応スレーブディバイス２１、２２、２３、２４、２５にアクセスコマンドを伝達する(４００２段階)。
【００２９】
アクセスコマンドを伝達されたスレーブディバイス２１、２２、２３、２４、２５はアクセスコマンド分配部４１にアクセスコマンドの受信確認を通知し、これにアクセスコマンド分配部４１に受信確認が到着される(４００３段階)。
次いで、アクセスコマンド分配部４１は受信確認されたスレーブディバイス２１、２２、２３、２４、２５の識別子を実行スケジュール部４６に出力する(４００４段階)。
【００３０】
一方、前記４００２段階で分配されたアクセスコマンドは対応スレーブディバイス２１、２２、２３、２４、２５で受信される(４００５段階)。
スレーブディバイス２１、２２、２３、２４、２５は実行コマンド貯蔵キュー２１２がいっぱいになっているか確認し(４００６段階)、空いた貯蔵セルが存在する場合受信されたアクセスコマンドを実行コマンド貯蔵キュー２１２に入れる(４００７段階)。
【００３１】
図５は実行スケジューラ４の実行スケジュール部４６における手順を説明するためのフローチャートである。
図３及び図５を参照すれば、実行スケジュール部４６は、所定のスレーブディバイス２１、２２、２３、２４、２５からアクセスコマンドの実行完了信号が受信されると(５００１段階)、実行されるべきアクセスコマンドの有無を確認するために識別子貯蔵キュー４６０に備えられた貯蔵セルが全て空いているかをチェックする(５００２段階)。
【００３２】
識別子貯蔵キュー４６０に識別子が貯蔵されていると、スレーブディバイス２１、２２、２３、２４、２５からアクセスコマンドの実行準備完了信号が到着されることを待つ(５００３段階)。
【００３３】
貯蔵された識別子のうち何れか１つに対応するスレーブディバイス２１、２２、２３、２４、２５から実行準備完了信号が到着すれば(５００４段階)、各貯蔵セルに備えられた比較器４６２により実行準備完了信号と到着されたスレーブディバイス２１、２２、２３、２４、２５の識別子とが同一か否かを確認し、同一な場合、識別子貯蔵キュー制御部４６１は該貯蔵セルに貯蔵されているスレーブディバイス２１、２２、２３、２４、２５の識別子が識別子貯蔵キュー４６０からデコーダ４６３に出力されるようにする。デコーダ４６３は識別子貯蔵キュー４６０から出力された識別子をデコーディングして対応スレーブディバイス２１、２２、２３、２４、２５に実行開始信号を出力する(５００５段階)。
【００３４】
次いで、スレーブディバイス２１、２２、２３、２４、２５における手続きを説明する。但し、スレーブディバイス２１、２２、２３、２４、２５における手続きを説明するに当たって、メインデータバスのみをアクセスするので実行スケジュールの不要なスレーブディバイスと、そうでないスレーブディバイスとのおける手続きを分離して説明する。
【００３５】
図６は実行スケジュールの必要なスレーブディバイスにおける手続きを説明するためのフローチャートである。説明の便宜上、実行スケジュールの必要なスレーブディバイスは図３のスレーブディバイス２１と仮定する。
【００３６】
図６を参照すれば、スレーブディバイス２１の実行部２１１は実行コマンド貯蔵キュー制御部２１３で実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されているか否かを確認する(６００１段階)。
【００３７】
実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されている場合(６００２段階)、実行コマンド貯蔵キュー制御部２１３は実行コマンド貯蔵キュー２１２からFIFO順にアクセスコマンドを出力させ、実行部２１は実行コマンド貯蔵キュー２１２から入力されたアクセスコマンドの実行のためのデータの伝送を用意する(６００３段階)。
【００３８】
データの伝送準備が完了されると(６００４段階)、実行部２１１は実行準備完了信号線をセットして実行準備完了信号を実行スケジュール部４６に伝送する(６００５段階)。
実行準備完了信号を伝送した実行部２１１は実行スケジュール部４６からの実行開始信号の到着を待つ(６００６段階)。
【００３９】
実行部２１１は実行スケジュール部４６から実行開始信号が到着すれば(６００７段階)、準備されたデータを対応マスタディバイス１１、１２、１３、１４に伝送する(６００８段階)。
【００４０】
データの伝送が完了されると、実行部２１１は実行スケジュール部４６に実行完了信号を伝送する(６００９段階)。実行完了信号を伝達されることによって、実行スケジューラ４はデータバスが空いているかを確認し、実行スケジューラ４は再び識別子貯蔵キュー４６０に貯蔵されている他のアクセスコマンドに対する実行スケジューリングを行うことになる。
【００４１】
図７は実行スケジュールの不要なスレーブディバイスにおける手続きを説明するためのフローチャートである。説明の便宜上、実行スケジュールの不要なスレーブディバイスは図３のスレーブディバイス２１と仮定する。
【００４２】
実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されているなら、スレーブディバイス２１の識別子は実行スケジューラ４の識別子貯蔵キュー４６０に貯蔵されている。この際、スレーブディバイス２１の実行部２１１は実行準備完了信号線を常にセットさせているので、識別子貯蔵キュー４６０にスレーブディバイス２１の識別子が入力されると、実行スケジューラ４の実行スケジュール部４６は実行開始信号を直ちに実行部２１１に伝送し、実行部２１１は実行開始信号を受信することになる(７００１段階)。
【００４３】
これに、実行部２１１は実行コマンド貯蔵キュー２１０から入力されたアクセスコマンドの実行のためのデータの伝送を準備する(７００２段階)。
データ伝送の準備が完了されると、メインデータバスにアクセスしてデータを対応マスタディバイス１１、１２、１３、１４に伝送する(７００３段階)。
【００４４】
データの伝送が完了されると、実行部２１１は実行スケジュール部４６に実行完了信号を伝送する(７００４段階)。実行完了信号を伝達されることによって、実行スケジューラ４はデータバスが空いているかを確認し、再び識別子貯蔵キュー４６０に貯蔵されている他のアクセスコマンドに対する実行スケジューリングを行うことになる。
【００４５】
本発明の望ましい実施形態に係る実行順序の調整方法は、メインデータバスよりデータ伝送速度の遅いローカルデータバスにアクセスすべきスレーブディバイスを備えたバスシステムの場合にさらに効率的である。なぜなら、ローカルデータバスからメインデータバスにデータを伝送せねばならない場合、実行順序の調整方法によりマスタの待ち時間が最小化されるからである。しかし、メインデータバスのみをアクセスするためにアクセスコマンドの実行順序の調整が事実上不要なスレーブディバイスのために別のモジュールを備えるのはハードウェア及びソフトウェアをさらに複雑にするので、前述した実施形態では、メインデータバスのみをアクセスするスレーブディバイス２１、２２、２３、２４、２５において実行準備の完了信号線を常にアクティブさせることによって、メインデータバスが空いている場合実行スケジューラ４から実行開始信号を伝達されて直ちにデータを伝送可能にした。
【００４６】
一方、前述した実施形態ではメインデータバス及びローカルデータバスが備えられており、メインデータバスのデータ伝送速度のさらに速いバスシステムについて説明したが、必ずしもこれに限定されることではない。メインデータバス及びローカルデータバスの有無に関係なく、複数のスレーブディバイスの含まれたバスシステムにおいて所定の仲裁方法によりアクセスコマンドの実行順序が決定されたとしても、実行準備の先に完了されたスレーブディバイスが先にアクセスコマンドを実行できるように実行順序を再調整することによって全体システムの処理速度を向上させうる。
【００４７】
【発明の効果】
前述したように、本発明によれば、実行準備の完了されたスレーブディバイスが先にコマンドを実行できるように(データバスにアクセスするように)コマンドの実行順序を調整することによって全体的なデータ処理速度がさらに向上されたバスシステム及びその実行順序の調整方法が提供される。
【００４８】
特に、スレーブディバイスがメインデータバスに比べてデータ伝送速度の遅いローカルデータバスに連結されている場合、スレーブディバイスをしてローカルデータバスに効率よくアクセス可能にすることによってメインデータバスのアイドルクロックが減少されてシステム全体の処理速度が向上される。
【図面の簡単な説明】
【図１】 本発明の望ましい実施形態に係るバスシステムの概略図である。
【図２】 図１の実行スケジューラ及びスレーブディバイスのブロック図である。
【図３】 図２の実行スケジューラ及びスレーブディバイスの詳細ブロック図である。
【図４】 実行スケジューラのアクセスコマンド分配部及び対応スレーブディバイスにおける手続きを説明するためのフローチャートである。
【図５】 実行スケジューラの実行スケジュール部における手続きを説明するためのフローチャートである。
【図６】 実行スケジュールの必要なスレーブディバイスにおける手続きを説明するためのフローチャートである。
【図７】 実行スケジュールの不要なスレーブディバイスにおける手続きを説明するためのフローチャートである。
【符号の説明】
３ 仲裁器
４ 実行スケジューラ
１１、１２、１３、１４ マスタ
２１、２２、２３、２４、２５ スレーブ
４１ アクセスコマンド分配部
４６ 実行スケジュール部
２１０、２２０、２３０、２４０、２５０ 実行コマンド貯蔵部
２１１、２２１、２３１、２４１、２５１ 実行部
２１２ 実行コマンド貯蔵キュー
２１３ 実行コマンド貯蔵キュー制御部
４１０ コマンド貯蔵キュー
４１１ コマンド貯蔵キュー制御部
４６０ 識別子貯蔵キュー
４６１ 識別子貯蔵キュー制御部
４６２ 比較器
４６３ デコーダ
【発明の属する技術分野】
本発明は、バスシステム及びその実行順序の調整方法に係り、特に複数のスレーブディバイスを含むバスシステムにおいて、実行準備の完了されたスレーブディバイス順にマスタディバイスからのコマンドを実行させるバスシステム及びその実行順序の調整方法に関する。
【０００２】
【従来の技術】
一般に、バスシステムにおいて他のディバイスに命令の実行を要求するディバイスをマスタディバイス、マスタディバイスから命令の実行を要求されるディバイスをスレーブディバイスと称する。代表的なマスタディバイスとスレーブディバイスとしてプロセッサーとメモリが挙げられる。マスタディバイスとスレーブディバイスはバスを通じて相互コミュニケーションを行う。即ち、マスタディバイスからのコマンドバスを通じてスレーブディバイスに伝えられ、スレーブディバイスからマスタディバイスに所定のデータが伝送されたり、マスタディバイスからスレーブディバイスに所定のデータが伝送されることによって伝えられたコマンドは実行完了となる。
【０００３】
従来、複数のマスタディバイスが共用バスを公平で効率よく使用可能にするために、多様な仲裁方式が開発されて適用されている。
しかし、従来の多様な仲裁方式は全てアドレス/制御バス及びデータバスの所有権を仲裁の対象とする。換言すれば、仲裁器はバスの所有権に対する仲裁の役割を行うだけであり、バスに対する制御権限及び使用権限はその時点でのマスタディバイスが有することになる。即ち、仲裁器の仲裁アルゴリズムによってデータバス及びアドレス/制御バスの所有権が特定のマスタディバイスに与えられると、該マスタディバイスはコマンドの実行を完了するまでデータバスとアドレス/制御バスとを独占する。
【０００４】
これにより、入出力ディバイスに連結されている入出力バス、ブートロム(Boot ROM)に接続されているロムバスなど、メインデータバスより伝送帯域幅の狭い他の多様なローカルデータバスに連結されたスレーブディバイスに対するコマンドを実行しようとする場合、メインデータバスのアイドルクロックが発生することになる。即ち、伝送されるべきデータがメインデータバスに比べて伝送速度の遅いローカルデータバスを通過するまで(コマンドの実行完了時まで)メインデータバスは該コマンドを発したマスタディバイスにより独占されるからである。メインデータバスからローカルデータバスにデータが伝送される書込(write)コマンドの場合、メインデータバスとローカルデータバスとの間に備えられたブリッジディバイスにデータを貯蔵し、マスタディバイスのメインデータバスの独占を完了させることによってメインデータバスのアイドルクロックを減少させうる。
【０００５】
しかし、入出力バスからメインデータバスにデータが伝送されてくる読出(read)コマンドの場合、データはメインデータバスを通過してマスタディバイスに伝えられるべきなので、ローカルデータバスからの伝送データをメインデータバスが受け取るまでマスタディバイスはメインデータバスをアイドルさせながら待つべきである。これにより、メインデータバスのアイドルクロックが多発され、全体システムの動作速度が遅くなる。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、コマンドの実行順序を調整することによってシステムのデータ処理速度を向上させたバスシステム及びその実行順序の調整方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的は、バスシステムにおいて、少なくとも１つのマスタディバイスから少なくとも１つのアクセスコマンドを所定の仲裁結果によって順次に出力するための仲裁器と、前記仲裁器から出力されたアクセスコマンドの対応スレーブディバイスに対し、実行準備の完了順に前記アクセスコマンドが実行されるようにデータバスを許与するための実行スケジューラとを含むことを特徴とするバスシステムによっても達成される。
【００１１】
前記実行スケジューラは、前記仲裁器から出力されたアクセスコマンドを受信して対応スレーブディバイスに伝達するためのアクセスコマンド分配部と、前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を受信されたスレーブディバイスに前記伝えられたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部を含み、前記スレーブディバイスは、前記実行スケジューラから伝えられたアクセスコマンドを貯蔵するための実行コマンド貯蔵部と、前記実行準備完了信号を前記実行スケジュール部に伝達し、前記実行開始信号が受信されると前記実行コマンド貯蔵部に貯蔵されたアクセスコマンドを実行し、実行が完了されると前記実行スケジュール部に実行完了信号を伝送するための実行部とを含む。
前記実行スケジュール部は、前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を送ったスレーブディバイスに実行開始信号を伝送することが望ましい。
【００１２】
前記アクセスコマンド分配部は、前記仲裁器から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部をさらに含むことが望ましく、前記コマンド貯蔵部は、前記アクセスコマンドを貯蔵するためのコマンド貯蔵キュー、及び前記コマンド貯蔵キューを制御するためのコマンド貯蔵キュー制御部を含むことが望ましい。
【００１３】
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応して各々備えられ、前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記比較器による判断の結果識別子が同一な場合、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記識別子貯蔵キューは少なくとも１つの貯蔵セルを備えることが望ましい。
【００１４】
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記識別子貯蔵キューは、少なくとも１つの貯蔵セルを備えることが望ましい。
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、少なくとも１つの貯蔵セルを備えた識別子貯蔵キューと、前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することが望ましい。
前記デコーダは前記比較器による判断の結果両識別子が同一な場合、前記実行開始信号を伝送することが望ましい。
前記実行コマンド貯蔵部は、前記アクセスコマンドを貯蔵するための実行コマンド貯蔵キュー及び前記実行コマンド貯蔵キューを制御するための実行コマンド貯蔵キュー制御部を含むことが望ましい。
【００１５】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施形態に対して詳しく説明する。
図１は本発明の望ましい実施形態に係るバスシステムの概略図である。
図１を参照すれば、バスシステム１００は、複数のマスタディバイス１１、１２、１３、１４、複数のスレーブディバイス２１、２２、２３、２４、２５、仲裁器３、及び実行スケジューラ４を含む。一方、複数のマスタディバイス１１、１２、１３、１４及び複数のスレーブディバイス２１、２２、２３、２４、２５は、データバス（図示せず）により連結されている。データバスは、データ伝送速度が相異なるメインデータバスとローカルデータバスとを含む。
【００１６】
通常、マスタディバイス１１、１２、１３、１４は、プロセッサーまたはDMA制御器であり、スレーブディバイス２１、２２、２３、２４、２５はRAM、ROMなどのメモリ、入出力ディバイス、または他の周辺装置を意味する。マスタディバイス１１、１２、１３、１４は各々他のマスタディバイス１１、１２、１３、１４に対するスレーブディバイスになることができる。また、マスタディバイス及びスレーブディバイスの数は必要に応じて多様に変更できる。
【００１７】
仲裁器３は、従来のバスシステムの仲裁器がアドレス/制御バスに対する所有権をマスタディバイスに許与することによって、マスタディバイスがスレーブディバイスを直接制御し、スレーブディバイスからの応答を処理したこととは違って、アドレス/制御バスの所有権をマスタディバイス１１、１２、１３、１４に許与しない。即ち、仲裁器３はマスタディバイス１１、１２、１３、１４から出力されるアドレス、読出/書込フラグ、ブロック伝送されるデータの大きさ、ビット幅など所定のデータの伝送のために必要な情報(以下“アクセスコマンド”と称する）を受信して直接スレーブディバイス２１、２２、２３、２４、２５に伝達し、スレーブディバイス２１、２２、２３、２４、２５からの応答を処理する。
【００１８】
実行スケジューラ４は、仲裁器３から伝えられたアクセスコマンドを対応スレーブディバイス２１、２２、２３、２４、２５に伝送し、スレーブディバイス２１、２２、２３、２４、２５のうち伝送されたアクセスコマンドの実行準備の完了されたスレーブディバイス２１、２２、２３、２４、２５順にアクセスコマンドを実行させる。ここで、アクセスコマンドの実行はアクセスコマンドが図るデータの伝送が完了されたことを意味する。
【００１９】
図２は図１の実行スケジューラ４及びスレーブディバイス２１、２２、２３、２４、２５のブロック図である。
図２を参照すれば、実行スケジューラ４は、仲裁器３から出力されたアクセスコマンドを対応スレーブディバイス２１、２２、２３、２４、２５に伝達するためのアクセスコマンド分配部４１及びアクセスコマンド分配部４１によりアクセスコマンドの伝えられたスレーブディバイス２１、２２、２３、２４、２５のうち実行準備完了信号を伝送したスレーブディバイス２１、２２、２３、２４、２５に前記伝えられたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部４６を含む。
【００２０】
スレーブディバイス２１、２２、２３、２４、２５は、実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０及び実行部２１１、２２１、２３１、２４１、２５１を各々具備する。
【００２１】
実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０は実行スケジューラ４から伝えられたアクセスコマンドを貯蔵し、実行部２１１、２２１、２３１、２４１、２５１は実行スケジューラ４から実行開始信号が受信されると実行コマンド貯蔵部２１０、２２０、２３０、２４０、２５０に貯蔵されたアクセスコマンドを各々実行し、実行が完了されると実行スケジュール部４６に実行完了信号を伝送する。
【００２２】
図３は図２の実行スケジューラ４及びスレーブディバイス２１の詳細ブロック図である。残りのスレーブディバイス２２、２３、２４、２５もスレーブディバイス２１と同一な構成を有するので略した。
【００２３】
図３を参照すれば、実行スケジューラ４のアクセスコマンド分配部４１は、仲裁器３から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部であって、コマンド貯蔵キュー４１０及びコマンド貯蔵キュー４１０を制御するためのコマンド貯蔵キュー制御部４１１を具備する。実行スケジューラ４の実行スケジュール部４６は、スレーブディバイス２１、２２、２３、２４、２５の識別子を貯蔵するための識別子貯蔵部であって、識別子貯蔵キュー４６０及び識別子貯蔵キュー制御部４６１を備え、比較器４６２及びデコーダ４６３を含む。
【００２４】
識別子貯蔵キュー４６０は、アクセスコマンド分配部４１を通じてアクセスコマンドを伝達されたスレーブディバイス２１、２２、２３、２４、２５の識別子を貯蔵するための少なくとも１つの貯蔵セルを具備し、識別子貯蔵キュー制御部４６１は識別子貯蔵キュー４６０の入出力を制御する。比較器４６２は各貯蔵セルに対応されるように各々備えられ、各貯蔵セルに貯蔵された識別子と実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断し、デコーダ４６３は比較器４６２による判断の結果、識別子が同一な場合実行準備完了信号を伝送したスレーブディバイス２１、２２、２３、２４、２５に実行開始信号を伝送する。ここで、比較器４６２及びデコーダ４６３は論理的な意味として使われ、回路的な構成は多様に具現できる。
【００２５】
スレーブディバイス２１の実行コマンド貯蔵部２１０は、アクセスコマンドを貯蔵するための実行コマンド貯蔵キュー２１２及び実行コマンド貯蔵キュー２１２の入出力を制御するための実行コマンド貯蔵キュー制御部２１３を具備する。前述したような構成によって本発明の望ましい実施形態の実行順序の調整方法を説明すれば次の通りである。
【００２６】
まず、実行スケジューラ４における手続きを説明する。
図４は実行スケジューラ４のアクセスコマンド分配部４１及び対応スレーブディバイスにおける手順を説明するためのフローチャートである。
【００２７】
図４を参照すれば、アクセスコマンド分配部４１は、仲裁器３から所定の仲裁結果による順序通り出力されたアクセスコマンドを受信する(４００１段階)。受信されたアクセスコマンドはFIFOのコマンド貯蔵キュー４１０に貯蔵される。
【００２８】
アクセスコマンド分配部４１はコマンド貯蔵キュー４１０に貯蔵されたアクセスコマンドアドレスマップに基づいてデコーディングすることによって対応スレーブディバイス２１、２２、２３、２４、２５を識別し、対応スレーブディバイス２１、２２、２３、２４、２５にアクセスコマンドを伝達する(４００２段階)。
【００２９】
アクセスコマンドを伝達されたスレーブディバイス２１、２２、２３、２４、２５はアクセスコマンド分配部４１にアクセスコマンドの受信確認を通知し、これにアクセスコマンド分配部４１に受信確認が到着される(４００３段階)。
次いで、アクセスコマンド分配部４１は受信確認されたスレーブディバイス２１、２２、２３、２４、２５の識別子を実行スケジュール部４６に出力する(４００４段階)。
【００３０】
一方、前記４００２段階で分配されたアクセスコマンドは対応スレーブディバイス２１、２２、２３、２４、２５で受信される(４００５段階)。
スレーブディバイス２１、２２、２３、２４、２５は実行コマンド貯蔵キュー２１２がいっぱいになっているか確認し(４００６段階)、空いた貯蔵セルが存在する場合受信されたアクセスコマンドを実行コマンド貯蔵キュー２１２に入れる(４００７段階)。
【００３１】
図５は実行スケジューラ４の実行スケジュール部４６における手順を説明するためのフローチャートである。
図３及び図５を参照すれば、実行スケジュール部４６は、所定のスレーブディバイス２１、２２、２３、２４、２５からアクセスコマンドの実行完了信号が受信されると(５００１段階)、実行されるべきアクセスコマンドの有無を確認するために識別子貯蔵キュー４６０に備えられた貯蔵セルが全て空いているかをチェックする(５００２段階)。
【００３２】
識別子貯蔵キュー４６０に識別子が貯蔵されていると、スレーブディバイス２１、２２、２３、２４、２５からアクセスコマンドの実行準備完了信号が到着されることを待つ(５００３段階)。
【００３３】
貯蔵された識別子のうち何れか１つに対応するスレーブディバイス２１、２２、２３、２４、２５から実行準備完了信号が到着すれば(５００４段階)、各貯蔵セルに備えられた比較器４６２により実行準備完了信号と到着されたスレーブディバイス２１、２２、２３、２４、２５の識別子とが同一か否かを確認し、同一な場合、識別子貯蔵キュー制御部４６１は該貯蔵セルに貯蔵されているスレーブディバイス２１、２２、２３、２４、２５の識別子が識別子貯蔵キュー４６０からデコーダ４６３に出力されるようにする。デコーダ４６３は識別子貯蔵キュー４６０から出力された識別子をデコーディングして対応スレーブディバイス２１、２２、２３、２４、２５に実行開始信号を出力する(５００５段階)。
【００３４】
次いで、スレーブディバイス２１、２２、２３、２４、２５における手続きを説明する。但し、スレーブディバイス２１、２２、２３、２４、２５における手続きを説明するに当たって、メインデータバスのみをアクセスするので実行スケジュールの不要なスレーブディバイスと、そうでないスレーブディバイスとのおける手続きを分離して説明する。
【００３５】
図６は実行スケジュールの必要なスレーブディバイスにおける手続きを説明するためのフローチャートである。説明の便宜上、実行スケジュールの必要なスレーブディバイスは図３のスレーブディバイス２１と仮定する。
【００３６】
図６を参照すれば、スレーブディバイス２１の実行部２１１は実行コマンド貯蔵キュー制御部２１３で実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されているか否かを確認する(６００１段階)。
【００３７】
実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されている場合(６００２段階)、実行コマンド貯蔵キュー制御部２１３は実行コマンド貯蔵キュー２１２からFIFO順にアクセスコマンドを出力させ、実行部２１は実行コマンド貯蔵キュー２１２から入力されたアクセスコマンドの実行のためのデータの伝送を用意する(６００３段階)。
【００３８】
データの伝送準備が完了されると(６００４段階)、実行部２１１は実行準備完了信号線をセットして実行準備完了信号を実行スケジュール部４６に伝送する(６００５段階)。
実行準備完了信号を伝送した実行部２１１は実行スケジュール部４６からの実行開始信号の到着を待つ(６００６段階)。
【００３９】
実行部２１１は実行スケジュール部４６から実行開始信号が到着すれば(６００７段階)、準備されたデータを対応マスタディバイス１１、１２、１３、１４に伝送する(６００８段階)。
【００４０】
データの伝送が完了されると、実行部２１１は実行スケジュール部４６に実行完了信号を伝送する(６００９段階)。実行完了信号を伝達されることによって、実行スケジューラ４はデータバスが空いているかを確認し、実行スケジューラ４は再び識別子貯蔵キュー４６０に貯蔵されている他のアクセスコマンドに対する実行スケジューリングを行うことになる。
【００４１】
図７は実行スケジュールの不要なスレーブディバイスにおける手続きを説明するためのフローチャートである。説明の便宜上、実行スケジュールの不要なスレーブディバイスは図３のスレーブディバイス２１と仮定する。
【００４２】
実行コマンド貯蔵キュー２１２にアクセスコマンドが貯蔵されているなら、スレーブディバイス２１の識別子は実行スケジューラ４の識別子貯蔵キュー４６０に貯蔵されている。この際、スレーブディバイス２１の実行部２１１は実行準備完了信号線を常にセットさせているので、識別子貯蔵キュー４６０にスレーブディバイス２１の識別子が入力されると、実行スケジューラ４の実行スケジュール部４６は実行開始信号を直ちに実行部２１１に伝送し、実行部２１１は実行開始信号を受信することになる(７００１段階)。
【００４３】
これに、実行部２１１は実行コマンド貯蔵キュー２１０から入力されたアクセスコマンドの実行のためのデータの伝送を準備する(７００２段階)。
データ伝送の準備が完了されると、メインデータバスにアクセスしてデータを対応マスタディバイス１１、１２、１３、１４に伝送する(７００３段階)。
【００４４】
データの伝送が完了されると、実行部２１１は実行スケジュール部４６に実行完了信号を伝送する(７００４段階)。実行完了信号を伝達されることによって、実行スケジューラ４はデータバスが空いているかを確認し、再び識別子貯蔵キュー４６０に貯蔵されている他のアクセスコマンドに対する実行スケジューリングを行うことになる。
【００４５】
本発明の望ましい実施形態に係る実行順序の調整方法は、メインデータバスよりデータ伝送速度の遅いローカルデータバスにアクセスすべきスレーブディバイスを備えたバスシステムの場合にさらに効率的である。なぜなら、ローカルデータバスからメインデータバスにデータを伝送せねばならない場合、実行順序の調整方法によりマスタの待ち時間が最小化されるからである。しかし、メインデータバスのみをアクセスするためにアクセスコマンドの実行順序の調整が事実上不要なスレーブディバイスのために別のモジュールを備えるのはハードウェア及びソフトウェアをさらに複雑にするので、前述した実施形態では、メインデータバスのみをアクセスするスレーブディバイス２１、２２、２３、２４、２５において実行準備の完了信号線を常にアクティブさせることによって、メインデータバスが空いている場合実行スケジューラ４から実行開始信号を伝達されて直ちにデータを伝送可能にした。
【００４６】
一方、前述した実施形態ではメインデータバス及びローカルデータバスが備えられており、メインデータバスのデータ伝送速度のさらに速いバスシステムについて説明したが、必ずしもこれに限定されることではない。メインデータバス及びローカルデータバスの有無に関係なく、複数のスレーブディバイスの含まれたバスシステムにおいて所定の仲裁方法によりアクセスコマンドの実行順序が決定されたとしても、実行準備の先に完了されたスレーブディバイスが先にアクセスコマンドを実行できるように実行順序を再調整することによって全体システムの処理速度を向上させうる。
【００４７】
【発明の効果】
前述したように、本発明によれば、実行準備の完了されたスレーブディバイスが先にコマンドを実行できるように(データバスにアクセスするように)コマンドの実行順序を調整することによって全体的なデータ処理速度がさらに向上されたバスシステム及びその実行順序の調整方法が提供される。
【００４８】
特に、スレーブディバイスがメインデータバスに比べてデータ伝送速度の遅いローカルデータバスに連結されている場合、スレーブディバイスをしてローカルデータバスに効率よくアクセス可能にすることによってメインデータバスのアイドルクロックが減少されてシステム全体の処理速度が向上される。
【図面の簡単な説明】
【図１】 本発明の望ましい実施形態に係るバスシステムの概略図である。
【図２】 図１の実行スケジューラ及びスレーブディバイスのブロック図である。
【図３】 図２の実行スケジューラ及びスレーブディバイスの詳細ブロック図である。
【図４】 実行スケジューラのアクセスコマンド分配部及び対応スレーブディバイスにおける手続きを説明するためのフローチャートである。
【図５】 実行スケジューラの実行スケジュール部における手続きを説明するためのフローチャートである。
【図６】 実行スケジュールの必要なスレーブディバイスにおける手続きを説明するためのフローチャートである。
【図７】 実行スケジュールの不要なスレーブディバイスにおける手続きを説明するためのフローチャートである。
【符号の説明】
３ 仲裁器
４ 実行スケジューラ
１１、１２、１３、１４ マスタ
２１、２２、２３、２４、２５ スレーブ
４１ アクセスコマンド分配部
４６ 実行スケジュール部
２１０、２２０、２３０、２４０、２５０ 実行コマンド貯蔵部
２１１、２２１、２３１、２４１、２５１ 実行部
２１２ 実行コマンド貯蔵キュー
２１３ 実行コマンド貯蔵キュー制御部
４１０ コマンド貯蔵キュー
４１１ コマンド貯蔵キュー制御部
４６０ 識別子貯蔵キュー
４６１ 識別子貯蔵キュー制御部
４６２ 比較器
４６３ デコーダ
Claims (7)
- バスシステムにおいて、
マスタディバイスとスレーブディバイスとを連結するデータバスと、
少なくとも１つのマスタディバイスから少なくとも１つのアクセスコマンドを所定の仲裁結果によって順次に出力するための仲裁器と、
前記仲裁器から出力されたアクセスコマンドの対応スレーブディバイスに対し、実行準備の完了順に前記アクセスコマンドが実行されるようにデータバスを許与するための実行スケジューラとを含み、
前記実行スケジューラは、
前記仲裁器から出力されたアクセスコマンドを受信して対応スレーブディバイスに伝達するためのアクセスコマンド分配部と、
前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を送ったスレーブディバイスに、前記伝達されたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部を含み、
前記スレーブディバイスは、
前記実行スケジューラから伝えられたアクセスコマンドを貯蔵するための実行コマンド貯蔵部と、
前記実行準備完了信号を前記実行スケジュール部に伝達し、前記実行開始信号が受信されると前記実行コマンド貯蔵部に貯蔵されたアクセスコマンドを実行し、前記データバスにアクセスして前記アクセスコマンドの実行により準備されたデータを対応マスタディバイスに伝送し、前記アクセスコマンドの実行が完了されると前記実行スケジュール部に実行完了信号を伝送するための実行部とを含み、
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、
前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、
前記貯蔵セルに対応して各々備えられ、前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、
前記比較器による判断の結果識別子が同一な場合、前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することを特徴とするバスシステム。 - 前記識別子貯蔵キューは少なくとも１つの貯蔵セルを備えることを特徴とする請求項１に記載のバスシステム。
- バスシステムにおいて、
マスタディバイスとスレーブディバイスとを連結するデータバスと、
少なくとも１つのマスタディバイスから少なくとも１つのアクセスコマンドを所定の仲裁結果によって順次に出力するための仲裁器と、
前記仲裁器から出力されたアクセスコマンドの対応スレーブディバイスに対し、実行準備の完了順に前記アクセスコマンドが実行されるようにデータバスを許与するための実行スケジューラとを含み、
前記実行スケジューラは、
前記仲裁器から出力されたアクセスコマンドを受信して対応スレーブディバイスに伝達するためのアクセスコマンド分配部と、
前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を送ったスレーブディバイスに、前記伝達されたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部を含み、
前記スレーブディバイスは、
前記実行スケジューラから伝えられたアクセスコマンドを貯蔵するための実行コマンド貯蔵部と、
前記実行準備完了信号を前記実行スケジュール部に伝達し、前記実行開始信号が受信さ れると前記実行コマンド貯蔵部に貯蔵されたアクセスコマンドを実行し、前記データバスにアクセスして前記アクセスコマンドの実行により準備されたデータを対応マスタディバイスに伝送し、前記アクセスコマンドの実行が完了されると前記実行スケジュール部に実行完了信号を伝送するための実行部とを含み、
前記アクセスコマンド分配部は、
前記仲裁器から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部をさらに含み、
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、識別子貯蔵キューと、
前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、
前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、
前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することを特徴とするバスシステム。 - 前記識別子貯蔵キューは、少なくとも１つの貯蔵セルを備えたことを特徴とする請求項３に記載のバスシステム。
- バスシステムにおいて、
マスタディバイスとスレーブディバイスとを連結するデータバスと、
少なくとも１つのマスタディバイスから少なくとも１つのアクセスコマンドを所定の仲裁結果によって順次に出力するための仲裁器と、
前記仲裁器から出力されたアクセスコマンドの対応スレーブディバイスに対し、実行準備の完了順に前記アクセスコマンドが実行されるようにデータバスを許与するための実行スケジューラとを含み、
前記実行スケジューラは、
前記仲裁器から出力されたアクセスコマンドを受信して対応スレーブディバイスに伝達するためのアクセスコマンド分配部と、
前記アクセスコマンド分配部によりアクセスコマンドを伝達されたスレーブディバイスのうち実行準備完了信号を送ったスレーブディバイスに、前記伝達されたアクセスコマンドの実行開始信号を伝送するための実行スケジュール部を含み、
前記スレーブディバイスは、
前記実行スケジューラから伝えられたアクセスコマンドを貯蔵するための実行コマンド貯蔵部と、
前記実行準備完了信号を前記実行スケジュール部に伝達し、前記実行開始信号が受信されると前記実行コマンド貯蔵部に貯蔵されたアクセスコマンドを実行し、前記データバスにアクセスして前記アクセスコマンドの実行により準備されたデータを対応マスタディバイスに伝送し、前記アクセスコマンドの実行が完了されると前記実行スケジュール部に実行完了信号を伝送するための実行部とを含み、
前記アクセスコマンド分配部は、
前記仲裁器から受信されたアクセスコマンドを貯蔵するためのコマンド貯蔵部をさらに含み、
前記コマンド貯蔵部は、前記アクセスコマンドを貯蔵するためのコマンド貯蔵キュー、及び前記コマンド貯蔵キューを制御するためのコマンド貯蔵キュー制御部を含み、
前記実行スケジュール部は、前記アクセスコマンド分配部を通じてアクセスコマンドを伝達された対応スレーブディバイスの識別子を貯蔵するために、少なくとも１つの貯蔵セルを備えた識別子貯蔵キューと、
前記識別子貯蔵キューを制御するための識別子貯蔵キュー制御部と、
前記貯蔵セルに対応するように各々備えられて前記貯蔵セルに貯蔵された識別子と前記実行準備完了信号を伝送したスレーブディバイスの識別子とが同一か否かを判断するための比較器と、
前記実行準備完了信号の伝送されたスレーブディバイスに前記実行開始信号を伝送するためのデコーダとを具備することを特徴とするバスシステム。 - 前記デコーダは前記比較器による判断の結果両識別子が同一な場合、前記実行開始信号を伝送することを特徴とする請求項５に記載のバスシステム。
- 前記デコーダは前記比較器による判断の結果両識別子が同一な場合、前記実行開始信号を伝送することを特徴とする請求項３に記載のバスシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042000A KR100708096B1 (ko) | 2000-07-21 | 2000-07-21 | 버스 시스템 및 그 실행 순서 조정방법 |
| KR200042000 | 2000-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041449A JP2002041449A (ja) | 2002-02-08 |
| JP4184614B2 true JP4184614B2 (ja) | 2008-11-19 |
Family
ID=19679251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017591A Expired - Fee Related JP4184614B2 (ja) | 2000-07-21 | 2001-01-25 | バスシステム及びその実行順序の調整方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6782439B2 (ja) |
| JP (1) | JP4184614B2 (ja) |
| KR (1) | KR100708096B1 (ja) |
| CN (1) | CN100341012C (ja) |
| GB (1) | GB2365288B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716950B1 (ko) * | 2000-08-11 | 2007-05-10 | 삼성전자주식회사 | 버스 시스템 |
| US7058740B2 (en) * | 2001-03-08 | 2006-06-06 | Sony Corporation | Effective bus utilization using multiple buses and multiple bus controllers |
| US7043533B2 (en) * | 2001-12-06 | 2006-05-09 | Sun Microsystems, Inc. | Method and apparatus for arbitrating master-slave transactions |
| US7177925B2 (en) * | 2002-09-27 | 2007-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Event management system |
| GB2407662B (en) * | 2003-11-03 | 2006-02-22 | Compxs Uk Ltd | Two way serial communication |
| JP4932142B2 (ja) * | 2004-06-09 | 2012-05-16 | 三菱電機株式会社 | バス装置 |
| US20060026308A1 (en) * | 2004-07-29 | 2006-02-02 | International Business Machines Corporation | DMAC issue mechanism via streaming ID method |
| JP2006318139A (ja) * | 2005-05-11 | 2006-11-24 | Matsushita Electric Ind Co Ltd | データ転送装置、データ転送方法およびプログラム |
| PL1897332T3 (pl) * | 2005-06-23 | 2016-02-29 | Philips Lighting Holding Bv | Urządzenie i sposób konfiguracji urządzenia w sieci |
| US7461190B2 (en) * | 2005-08-11 | 2008-12-02 | P.A. Semi, Inc. | Non-blocking address switch with shallow per agent queues |
| US20070255874A1 (en) * | 2006-04-28 | 2007-11-01 | Jennings Kevin F | System and method for target device access arbitration using queuing devices |
| JP2008269555A (ja) * | 2007-03-28 | 2008-11-06 | Mitsubishi Electric Corp | バス装置 |
| JP2010165175A (ja) * | 2009-01-15 | 2010-07-29 | Internatl Business Mach Corp <Ibm> | バスの使用権を制御する装置および方法 |
| CN102880143B (zh) * | 2012-09-27 | 2014-10-22 | 中国船舶重工集团公司第七一九研究所 | 单can控制器热冗余can总线系统及其实现方法 |
| CN104346310B (zh) * | 2013-08-05 | 2018-01-02 | 豪威科技(上海)有限公司 | 一种高性能i2c从机数据交换电路及方法 |
| CN108196849A (zh) * | 2018-01-12 | 2018-06-22 | 江苏华存电子科技有限公司 | 一种低延迟指令调度器 |
| CN117040963B (zh) * | 2023-10-09 | 2023-12-26 | 成都亿佰特电子科技有限公司 | 一种分布式io主从快速通讯的方法和系统 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3480962D1 (de) * | 1984-10-31 | 1990-02-08 | Ibm Deutschland | Verfahren und einrichtung zur steuerung einer sammelleitung. |
| JPS63155249A (ja) | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | 装置間通信方式 |
| JPH02101560A (ja) * | 1988-10-11 | 1990-04-13 | Nec Corp | バスインタフェース装置 |
| US5253347A (en) * | 1988-11-18 | 1993-10-12 | Bull Hn Information Systems Italia S.P.A. | Centralized arbitration system using the status of target resources to selectively mask requests from master units |
| US5257356A (en) * | 1991-05-28 | 1993-10-26 | Hewlett-Packard Company | Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system |
| SE9103450L (sv) * | 1991-11-21 | 1993-02-08 | Icl Data Ab | Anordning foer oeverfoering av data mellan datasaendande och datamottagande enheter anslutna till en gemensam databuss. |
| JPH05274256A (ja) * | 1992-03-27 | 1993-10-22 | Shikoku Nippon Denki Software Kk | 周辺装置制御装置 |
| JPH06119282A (ja) | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | デバイス制御装置及びその優先処理方式 |
| JPH07334453A (ja) | 1994-06-06 | 1995-12-22 | Nec Eng Ltd | メモリアクセスシステム |
| JPH0844662A (ja) * | 1994-07-26 | 1996-02-16 | Fuji Xerox Co Ltd | 情報処理装置 |
| JPH0863427A (ja) * | 1994-08-19 | 1996-03-08 | Fuji Xerox Co Ltd | データ処理装置 |
| US5548788A (en) * | 1994-10-27 | 1996-08-20 | Emc Corporation | Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory |
| JP2591502B2 (ja) * | 1994-12-09 | 1997-03-19 | 日本電気株式会社 | 情報処理システムおよびそのバス調停方式 |
| US5621897A (en) * | 1995-04-13 | 1997-04-15 | International Business Machines Corporation | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols |
| JPH08339345A (ja) | 1995-06-12 | 1996-12-24 | Hitachi Ltd | 情報処理システム |
| KR970010824U (ko) * | 1995-08-17 | 1997-03-29 | 인터럽트 요구 분배장치 | |
| JPH09114779A (ja) * | 1995-10-16 | 1997-05-02 | Nec Eng Ltd | 情報処理装置のウェイト制御方式 |
| US5701422A (en) * | 1995-12-13 | 1997-12-23 | Ncr Corporation | Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses |
| US5881264A (en) * | 1996-01-31 | 1999-03-09 | Kabushiki Kaisha Toshiba | Memory controller and memory control system |
| US5905876A (en) * | 1996-12-16 | 1999-05-18 | Intel Corporation | Queue ordering for memory and I/O transactions in a multiple concurrent transaction computer system |
| KR19980053218A (ko) * | 1996-12-26 | 1998-09-25 | 김광호 | 입력 디바이스의 우선 순위 결정 회로 |
| JP3186661B2 (ja) | 1997-09-16 | 2001-07-11 | 日本電気株式会社 | リクエスト管理回路 |
| JPH11167557A (ja) * | 1997-12-02 | 1999-06-22 | Hitachi Ltd | 共有メモリアクセス順序保証方法及びマルチプロセッサシステム |
| US6363441B1 (en) * | 1999-03-05 | 2002-03-26 | Silicon Graphics, Inc. | Timing controller having dependency memory, selection serialization component and reordering component for maintaining time dependencies in conversions between sequential and parallel operations using staging memory |
-
2000
- 2000-07-21 KR KR1020000042000A patent/KR100708096B1/ko not_active IP Right Cessation
- 2000-12-21 GB GB0031289A patent/GB2365288B/en not_active Expired - Fee Related
- 2000-12-26 CN CNB001364626A patent/CN100341012C/zh not_active Expired - Fee Related
-
2001
- 2001-01-25 JP JP2001017591A patent/JP4184614B2/ja not_active Expired - Fee Related
- 2001-01-31 US US09/774,009 patent/US6782439B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2365288A (en) | 2002-02-13 |
| US6782439B2 (en) | 2004-08-24 |
| CN1334516A (zh) | 2002-02-06 |
| KR20020008955A (ko) | 2002-02-01 |
| GB2365288B (en) | 2003-05-07 |
| JP2002041449A (ja) | 2002-02-08 |
| KR100708096B1 (ko) | 2007-04-16 |
| US20020010822A1 (en) | 2002-01-24 |
| GB0031289D0 (en) | 2001-01-31 |
| CN100341012C (zh) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4184614B2 (ja) | バスシステム及びその実行順序の調整方法 | |
| JP3898899B2 (ja) | バスシステム | |
| EP2377026B1 (en) | Resolving contention between data bursts | |
| JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
| JPH0679305B2 (ja) | 保留バスを用いて割り込みに応じる装置及び方法 | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JP2007219816A (ja) | マルチプロセッサシステム | |
| EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JPH08263312A (ja) | バス仲裁方法及びその装置 | |
| JP2007172112A (ja) | メモリコントローラ | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| WO2007039933A1 (ja) | 演算処理装置 | |
| JP2004355271A (ja) | データ転送システム | |
| JPH09269927A (ja) | バスアクセス方法、バス、並びにバス接続システム | |
| JPH0844662A (ja) | 情報処理装置 | |
| JP3240863B2 (ja) | 調停回路 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| JP2008165463A (ja) | バス制御装置 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JPH11175464A (ja) | 調停装置および方法 | |
| JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
| JP2005316546A (ja) | メモリコントローラ | |
| KR19980026521A (ko) | 멀티 포트 메모리 비동기 중재 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040305 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |