JPH08263312A - バス仲裁方法及びその装置 - Google Patents

バス仲裁方法及びその装置

Info

Publication number
JPH08263312A
JPH08263312A JP7277747A JP27774795A JPH08263312A JP H08263312 A JPH08263312 A JP H08263312A JP 7277747 A JP7277747 A JP 7277747A JP 27774795 A JP27774795 A JP 27774795A JP H08263312 A JPH08263312 A JP H08263312A
Authority
JP
Japan
Prior art keywords
signal
bus
system bus
processor
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7277747A
Other languages
English (en)
Inventor
Seung-Gon Baek
昇 坤 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH08263312A publication Critical patent/JPH08263312A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 優先権を保障する前に同等権を与えることに
より、優先順位の低いプロセッサ−のバス使用の待機時
間を縮め、仲裁速度を向上させることにある。 【解決手段】 バス要求プロセッサから発生されるシス
テムバス要求信号を検出する段階１００と、システムバ
スを要求する他のプロセッサの個数を検査する段階２０
０と、前記検査段階でシステムバスを要求するプロセッ
サの個数が所定の個数以下の場合、前記バス要求プロセ
ッサと他のバス要求プロセッサの優先順位とを比較する
段階及び前記優先順位比較段階で勝った前記バス要求プ
ロセッサとして前記システムバスを使用せしめる段階３
００〜４００とを具備することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチプロセッシン
グシステムにおいて、複数個のプロセッサと共通の資源
を仲裁する仲裁方法及びその装置に係り、特に分散仲裁
方式を用いたバス仲裁方法及びその装置に関する。
【０００２】
【従来の技術】一般に、マルチプロセッシングシステム
は、複数個のプロセッサを用いて同時に各種作業を遂行
するシステムである。この際、各種のプロセッサを構成
する方式としては、多数個のプロセッサと共通の資源を
共通のバスで連結する方式と通信リンクで連結する方式
とがある。かかるマルチプロセッシングシステムにおい
ては、多数個のプロセッサ−が同時に共通資源の使用を
要求する時、資源使用権を割り当てる仲裁が必要であ
る。このような仲裁方式は集中仲裁方式と分散仲裁方式
とに分けられる。
【０００３】上記集中仲裁方式は一つの仲裁器が多数個
のプロセッサの資源割当の要求を一括的に処理する方式
であり、分散仲裁方式は各プロセッサ毎に仲裁器が存し
資源割当を要求するプロセッサが現在の資源使用状態を
検査した後、定められたアルゴリズムにより仲裁が遂行
されて資源を使用する方式である。仲裁時に用いられる
アルゴリズムを通じて共通資源の割当権を定める。この
際、共通資源の割当権は同等権と優先権とに大別される
が、同等権は共通資源を同等に使用し得るように全ての
プロセッサに同等な権利を与えることであり、優先権は
各プロセッサ毎に与えられた優先順位に応じて共通資源
を使用し得る権利が与えられることである。
【０００４】前述した集中仲裁方式による従来の仲裁装
置を図８を参照して説明すると、次の通りである。
【０００５】図８は同等権を提供する従来の技術の仲裁
装置（Ｕ．Ｓ 5,280,591; Centralized backplane bus
arbiter for multiprocessor systems of ＩＢＭ）を説
明するためのブロック図を示す。
【０００６】同等権を提供する従来の仲裁装置は第１次
仲裁器１０と第２次仲裁器２０とより構成されている。
【０００７】ここで、第１次仲裁器１０は各プロセッサ
からプロセッサ要求信号が入力されてラウンドロビン
（round robin)方式により仲裁する仲裁器１０Ａと、各
メモリからメモリ要求信号が入力されてラウンドロビン
方式により仲裁する仲裁器１０Ｂのような多数の仲裁器
とにより構成される。第２次仲裁器２０はラウンドロビ
ン方式により第１次仲裁器１０の多数の仲裁器のうち一
つを選ぶ。
【０００８】上記第１次及び第２次仲裁器１０，２０
は、ラウンドロビン方式により各プロセッサに同等権を
保障する。この際、ラウンドロビン方式というのは全て
のプロセッサに同等な共通資源の使用権を割り当て交互
にバス使用権を承認することである。ところが、集中仲
裁方式による一つの仲裁器でバス仲裁を遂行するので、
バス要求信号送信、要求信号認知、仲裁、承認信号送
信、承認信号受信及び要求信号解除、バスドライバ遅延
手段などにより速度が低下される。また、仲裁器が故障
を起こすと、全てのシステムが停止するという問題があ
った。更に、ラウンドロビン方式で同等権を提供する場
合には、一旦使用したプロセッサは、他のプロセッサが
共通資源を使用した後に共通資源の使用権ができるの
で、待機時間が長くなる。しかしながら、これを防止す
るために優先権や現在のプロセッサの要求信号を検査す
るなどの他の処理方式が追加されると、ハ−ドウェアが
さらに複雑になり、処理速度は遅くなるという短所があ
った。
【０００９】次に、分散仲裁方式による仲裁の仲裁装置
を図９を参照して説明すると、次の通りである。
【００１０】図９は優先権を保障する従来の技術の一発
明（Ｕ．Ｓ 5,307,466：Distributed programmble prio
rity arbitration of IBM)を説明するためのブロック図
である。
【００１１】優先権を保障する従来の仲裁装置は分散仲
裁方式を用いたものであり、各プロセッサ６０Ａ，６０
Ｂ，６０Ｃ内の各仲裁器４０Ａ，４０Ｂ，４０Ｃは、バ
ス要求信号により受信されるバス要求プロセッサの優先
順位を比較して優先順位を定め、プログラムを通じて優
先順位の変更が可能である。仲裁器４０Ａ，４０Ｂ，４
０Ｃはバス５０を通じて入力されるバス要求信号とプロ
セッサ６０Ａ，６０Ｂ，６０Ｃの優先順位番号を排他的
論理和演算してバス使用の優先権を定め、バス使用の優
先権を得た該当プロセッサがバスを使用するためのバス
使用信号を発生する。このような排他的論理和演算の遂
行ごとに一つのシステムバスクロックを使用するので、
仲裁によるシステム速度の低下を招く。また、同等権が
保障されないので、同時に多数個のバス要求信号が発生
すると優先順位の低いプロセッサは常に待機すべき問題
があった。更に、優先順位のプログラム化による資源の
浪費と労力が増大する問題があった。
【００１２】
【発明が解決しようとする課題】本発明の目的は優先権
を保障する前に同等権を与えることにより、優先順位の
低いプロセッサのバス使用の待機時間を縮め、仲裁速度
を向上させ得るバス仲裁方法を提供することにある。
【００１３】また、本発明の他の目的は優先権を保障す
る前に同等権を与えることにより、バス使用の待機時間
を縮め、仲裁速度を向上させ得るバス仲裁装置を提供す
ることにある。
【００１４】
【課題を解決するための手段】前述した目的を達成する
ために請求項１記載の第１の発明によるバス仲裁方法
は、バス要求プロセッサから発生されるシステムバス要
求信号を検出する段階と、前記システムバスを要求する
他のプロセッサの個数を検査する段階と、前記検査段階
でシステムバスを要求するプロセッサが所定の個数以下
の場合、前記バス要求プロセッサと他のバス要求プロセ
ッサとの優先順位を比較する段階と、前記優先順位を比
較する段階で優先順位の高いバス要求プロセッサに前記
システムバスを使用せしめる段階とを具備することを特
徴とする。従って、優先順位の低いプロセッサのバス使
用の待機時間を縮め、仲裁速度を向上できる。
【００１５】請求項２記載の第２の発明によるバス仲裁
方法は、バス要求プロセッサから発生されるシステムバ
ス要求信号を検出する段階と、前記システムバスを要求
する他のプロセッサの個数を検査する段階と、前記検査
段階で前記システムバスを要求する他のプロセッサが所
定の個数以下の場合、待機信号が発生されるか否かを判
断する段階と、前記待機信号が発生されない場合、前記
バス要求プロセッサと他のバス要求プロセッサとの優先
順位を比較する段階と、前記優先順位比較段階で優先順
位の高い前記バス要求プロセッサに前記システムバスを
使用せしめる段階とを具備することを特徴とする。従っ
て、優先権を保障する前に同等権を与えることにより、
バス使用の待機時間を縮め、仲裁速度を向上できる。
【００１６】請求項３記載の第３の発明は、前記システ
ムバス使用権を得たバス要求プロセッサがデ−タ伝送の
ための正常的なプロトコルを維持するために他のバス要
求プロセッサのバス仲裁を遅延させる待機信号を発生す
る段階をさらに具備することを要旨とする。
【００１７】請求項４記載の第４の発明によるバス仲裁
装置は、バス要求プロセッサから発生されるシステムバ
ス要求信号に応答してシステムバス状態信号を検査して
前記システムバスを要求するプロセッサが所定の個数以
下の場合制御信号を出力する要求信号処理手段と、前記
制御信号に応答して前記システムバス使用に対する最優
先順位を要求する他のバス要求プロセッサの待機信号が
発生されるか否かを検査し、前記待機信号が発生されな
い場合前記バス要求プロセッサに対応される優先順位決
定信号と前記システムバス状態信号とを比較し、前記バ
ス要求プロセッサが優先順位の高い場合システムバス使
用信号を出力する優先順位比較手段とを具備することを
特徴とする。従って、優先権を保障する前に同等権を与
えることにより、バス使用の待機時間を縮め、仲裁速度
を向上できる。
【００１８】請求項５記載の第５の発明は、前記要求信
号処理手段はシステムバス要求信号を検出する要求信号
検出手段と、前記検出された信号に応答してシステムバ
ス状態信号を検査し、システムバスを要求するプロセッ
サが所定の個数以下の場合、制御信号を出力する要求信
号発生手段とを具備することを要旨とする。
【００１９】請求項６記載の第６の発明は、前記要求信
号処理手段は前記検出された信号に応答して前記要求信
号発生手段の動作を制御する要求信号発生制御手段をさ
らに具備することを要旨とする。
【００２０】請求項７記載の第７の発明は、前記要求信
号発生手段は前記検出された信号に応答してシステムバ
ス状態信号を検査し、システムバスを要求するプロセッ
サが所定の個数以下の場合制御信号を出力し、前記バス
要求プロセッサが前記システムバスを使用する場合、デ
−タ伝送のための正常的なプロトコルを維持するために
他のバス要求プロセッサのバス仲裁を遅延させる待機信
号を発生させることを要旨とする。
【００２１】請求項８記載の第８の発明は、前記システ
ムバス使用信号に応答して前記バス要求プロセッサから
伝送される信号を前記システムバス上に出力するための
信号伝送手段をさらに具備することを要旨とする。
【００２２】請求項９記載の第９の発明は、前記信号伝
送手段は要求プロセッサ番号信号を伝送するための要求
プロセッサ番号伝送手段と、システムアドレス信号を伝
送するためのシステムアドレス伝送手段と、システムデ
−タ伝送形態信号を伝送するためのシステムデ−タ伝送
形態伝送手段と、伝送されるデ−タの大きさ信号を伝送
するためのデ−タ大きさ信号伝送手段とを具備すること
を要旨とする。
【００２３】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。
【００２４】本発明によるバス仲裁方法をさらに詳細に
説明するために図１を参照すると、次の通りである。
【００２５】まず、システムバスを要求するバス要求プ
ロセッサがシステムバス要求信号を出力すると、これを
検出する（段階１００）。前記システムバス要求信号を
検出すると、システムバス状態を検査して現在、システ
ムバスを要求する他のプロセッサが所定の個数（Ｎ）で
あるかを判断する（段階２００）。前記段階２００で現
在、システムバスを要求する他のプロセッサが所定の個
数（Ｎ、特に現在、システムバスを要求する他のプロセ
ッサがなかったり、あるいは一つ）なら、優先順位を比
較してバス要求プロセッサの優先順位が最優先順位であ
るかを判断する（段階３００）。前記段階３００で前記
バス要求プロセッサが最優先順位ならば、バス使用権を
与える（段階４００）。したがって、優先権の高いプロ
セッサでも現在、システムバスを要求するプロセッサが
多ければ、優先順位の比較範囲に入れない。即ち、一旦
全てのプロセッサに同等権を保障し、優先順位の比較範
囲に入ると各プロセッサの優先順位を比較して優先順位
比較範囲内の各プロセッサのうち最も優先順位の高いプ
ロセッサにバス使用権を与える。従って、本発明による
バス仲裁方法はバス使用権に関する同等権と優先権とを
同時に保障する。
【００２６】図２は本発明によるバス仲裁装置の構成を
説明するための概略図を示したものであり、バス仲裁器
８０は多数個のプロセッサ７０の内部バスとシステムバ
ス９０との間にそれぞれ配置されている。
【００２７】図３は図２の仲裁器８０のうち、いずれか
一つに対するブロック図を示したものであり、本発明に
よるバス仲裁装置は図２のプロセッサ７０のうち、いず
れか一つのプロセッサの内部バスと連結される内部バス
インタフェ−ス部１１０、要求信号処理部１２０、優先
順位比較部１３０及び信号伝送部１４０より構成されて
いる。この際、要求信号処理部１２０は、要求信号検出
部１２２、要求信号発生部１２４及び要求信号発生制御
部１２６より構成される。
【００２８】内部バスインタフェ−ス部１１０は対応さ
れる内部クロック信号（ＬＣＬＫ）に同期されて前記内
部バスからＮＲＱ、ＢＲＱ、ＲＤ、ＷＲ信号及び前記シ
ステムバス１５０からＳＬＯＴ＃信号が入力されて要求
プロセッサ−番号（ＰＲＯＣ＃）、システムアドレス
（ＡＤＲ＃）、システムデ−タ伝送形態（ＴＹＰＥ＃）
及びデ−タの大きさ（ＤＳＩＺＥ＃）信号に変換してそ
れぞれ対応するブロックに出力するようになる。
【００２９】ここで、ＮＲＱ信号はデ−タ基本単位伝送
要求信号であり、ＢＲＱ信号はデ−タ基本単位の整数倍
ほどのデ−タ伝送要求信号であり、ＲＤ信号はバス要求
プロセッサがシステムメモリからデ−タを読み出すため
の読み出し信号であり、ＷＲ信号はバス要求プロセッサ
がシステムメモリにデ−タを書き込むための書き込み信
号であり、ＳＬＯＴ＃信号はシステムバス１５０から入
力される優先順位決定信号でありプロセッサの装着位置
に応じて定められる。したがって、該当プロセッサの装
着位置を変更することにより優先順位を変更し得る。こ
の際、要求信号検出部１２２は、対応されるプロセッサ
の内部クロック信号（ＬＣＬＫ）に同期されて内部バス
インタフェ−ス部１１０から前記ＮＲＱ信号あるいはＢ
ＲＱ信号を検出した場合、ｒｅｑ信号を発生させて要求
信号発生制御部１２６及び要求信号発生部１２４に出力
する。前記要求信号発生制御部１２６は前記ｒｅｑ信号
が発生する場合、要求信号の発生を知らせるＪＯＢＳＴ
ＡＲＴ信号を発生し、プロセッサの要求遂行が終了され
てＮＲＱ信号あるいはＢＲＱ信号が解除された場合、Ｊ
ＯＢＥＮＤ信号を発生して次の動作に備えさせる。
【００３０】要求信号発生部１２４は、前記ｒｅｑ信号
とＪＯＢＳＴＡＲＴ信号が発生されると自己固有のシス
テム応答信号（ＳＹＳＲＥＱ＃）を発生する。また、要
求信号発生部１２４は、システムバス１５０からシステ
ム応答信号（ＳＹＳＲＥＱ＃）が入力されるとシステム
バス１５０の状態を検査して現在、システムバス１５０
の使用を要求するプロセッサがなかったり、一つのみあ
る場合にシステムバス仲裁同期信号（ＡＲＢＣＬＫ）に
同期されてＲＥＱ信号を発生して前記システム応答信号
（ＳＹＳＲＥＱ＃）と共に優先順位比較部１３０に出力
し、優先順位比較部１３０からＷＩＮ信号が入力されれ
ば、自己固有のＳＹＳＲＥＱ＃信号を解除する。この
際、システム応答信号（ＳＹＳＲＥＱ＃）は対応される
各プロセッサのシステムバス状態を示し、各プロセッサ
毎に異なる値を有する。
【００３１】次いで、優先順位比較部１３０は、前記Ｒ
ＥＱ信号が入力されると、要求信号発生部１２４からの
前記システム応答信号（ＳＹＳＲＥＱ＃）を検査して待
機信号が発生されたかを検査する。もし、優先的に伝送
させるデ−タを有している、いずれか一つのプロセッサ
が最優先順位にシステムバス１５０を使用するために待
機信号発生レジストに登録されるとシステムバス１５０
に待機信号が発生され、その他のプロセッサは優先順位
が高いとしてもシステムバス１５０の使用を譲る。
【００３２】この際、優先順位の比較時に待機信号を発
生するプロセッサは、自己のレジストに最優先順位プロ
セッサビットを貯蔵しシステムバス１５０を使用するよ
うになる。優先順位比較部１３０は前記待機信号が発生
されない場合、システムバス仲裁同期信号（ＡＲＢＣＬ
Ｋ）に同期されてシステムバス１５０からのＳＬＯＴ＃
信号と他のプロセッサの前記システム応答信号（ＳＹＳ
ＲＥＱ＃）とを比較して該当プロセッサが優先順位に勝
った場合にＷＩＮ信号を発生する。
【００３３】ここで、前記ＷＩＮ信号はシステムバス使
用信号なので、ＷＩＮ信号が発生される時に該当バス要
求プロセッサがシステムバス１５０を使用しうるように
なる。システムバス１５０の使用権を獲得した該当バス
要求プロセッサがデ−タを伝送する場合、以前にバスを
獲得したプロセッサのデ−タ伝送と重畳（衝突）を起こ
すこともある。即ち、衝突を防止するために以前にバス
を獲得したプロセッサは、自己デ−タを正常的に伝送さ
せうる程度のシステムバス仲裁クロック信号（ＡＲＢＣ
ＬＫ）のクロック数ほど次のバス仲裁を一時的に中止さ
せる。信号伝送部１４０は、要求プロセッサ番号伝送部
１４２、システムアドレス伝送部１４４、システムデ−
タ伝送形態伝送部１４６及びデ−タ大きさ発生部１４７
により構成され、前記ＷＩＮ信号が発生されると該当バ
ス要求プロセッサがシステムバス１５０を使用しうるよ
うに内部バス同期信号（ＬＣＬＫ）に同期されてシステ
ムバス１５０を使用するための信号（ＰＲＯＣ＃，ＡＤ
Ｒ＃，ＴＹＰＥ＃及びＤＳＩＺＥ＃）を内部バスインタ
フェ−ス部１１０から入力されてシステムバス仲裁クロ
ック信号（ＡＲＢＣＬＫ）に同期されてシステムバス１
５０上に出力する。
【００３４】ここで、該当要求プロセッサ発生信号（Ｐ
ＲＯＣ＃）は、内部バスインタフェ−ス部１１０から前
記ＳＬＯＴ＃信号が入力されて定められる。システムア
ドレス信号（ＡＤＲ＃）はシステムバス１５０を獲得し
た該当プロセッサが読み出したり、書き込んだりするメ
モリアドレス信号をいう。デ−タ伝送形態信号（ＴＹＰ
Ｅ＃）はシステムバス１５０を通じて伝送しようとする
デ−タの伝送形態を定め、デ−タ大きさ信号（ＤＳＩＺ
Ｅ＃）はシステムバス１５０に伝送するためのデ−タの
大きさ（ビット数）を定める。
【００３５】この際、前述した信号（ＰＲＯＣ＃，ＡＤ
Ｒ＃，ＴＹＰＥ＃及びＤＳＩＺＥ＃）は、該当プロセッ
サから内部バスを通じて入力される信号（ＮＲＱ，ＢＲ
Ｑ，ＲＤ，ＷＲ）及びシステムバス１５０からＳＬＯＴ
＃信号が入力されて信号伝送部１４０で組合回路又は順
次回路を追加、変更することにより直接発生され得る。
【００３６】図４は図３の本発明によるバス仲裁装置の
動作を詳細に説明するための流れ図である。
【００３７】内部バスインタフェ−ス部１１０にＮＲＱ
信号又はＢＲＱ信号が受信されると（段階７１０）、要
求信号検出部１２２はｒｅｑ信号を発生させる（段階７
１５）。次いで、要求信号発生制御部１２６は前記ｒｅ
ｑ信号に応答してＪＯＢＳＴＡＲＴ信号を発生し、発生
されたｒｅｑ信号が解除されるとＪＯＢＥＮＤ信号を発
生させる（段階７２０）。そして、要求信号発生部１２
４は、ＪＯＢＳＴＡＲＴ又はＪＯＢＥＮＤ信号が発生さ
れたかを検査して（段階７２５）、ＪＯＢＳＴＡＲＴ信
号が発生されるとＲＥＱ信号を発生し（段階７３０）、
次いでシステムバス１５０上に該当プロセッサ固有のシ
ステム応答信号（ＳＹＳＲＥＱ＃）を発生する（段階７
３５）。
【００３８】次いで、優先順位比較部１３０は、システ
ムバス１５０から他のプロセッサのシステム応答信号
（ＳＹＳＲＥＱ＃）を受信してバスの状態を検査する
（段階７４０）。前記段階７４０で現在システムバス１
５０を要求するプロセッサがなかったり、あるいは一つ
ならば優先順位を比較部１３０は待機信号が発生された
か否かを判断する（段階７４０ａ）。この際、待機信号
はシステムバス１５０の使用を最優先順位に要求するプ
ロセッサにより発生される。したがって、このような待
機信号がシステムバス１５０上に発生された場合、前記
段階７４０から再び繰り返す。この際、該当プロセッサ
が最優先順位を要求する場合、前記段階７４０ａで待機
信号の発生の有無を判断する代わりに待機信号を発生す
る。
【００３９】次いで、優先順位比較部１３０は、前記他
のプロセッサのシステム応答信号（ＳＹＳＲＥＱ＃）と
前記ＳＬＯＴ＃信号とを比較して該当プロセッサが最優
先順位であるかを判断する（段階７４５）。該当プロセ
ッサが最優先順位なら優先順位比較部１３０はＷＩＮ信
号を発生する（段階７５０）。そして、要求信号発生部
１２６は、前記段階７３５から発生された前記システム
応答信号（ＳＹＳＲＥＱ＃）を解除する。解除後、信号
伝送部１４０はシステムバス１５０を使用するための信
号（ＰＲＯＣ＃，ＡＤＲ＃，ＴＹＰＥ＃，ＤＳＩＺＥ
＃）をシステムバス１５０上に出力する（段階７５
５）。システムバス１５０上に出力後、該当プロセッサ
がシステムバス１５０を使用したのち、システムバス１
５０を使用するための信号（ＰＲＯＣ＃，ＡＤＲ＃，Ｔ
ＹＰＥ＃及びＤＳＩＺＥ＃）を解除する（段階７６
０）。解除後、要求信号発生制御部１２６はＪＯＢＥＮ
Ｄ信号を発生する（段階７６５）。
【００４０】図５Ａ〜図５Ｊは図３の本発明によるバス
仲裁装置の各ブロックの動作波形図を示し、図５Ａはシ
ステムバス仲裁クロック信号（ＡＲＢＣＬＫ）を、図５
Ｂは内部バスクロック信号（ＬＣＬＫ）を、図５Ｃはデ
−タ伝送要求信号（ＮＲＱ又はＢＲＱ）を、図５Ｄはｒ
ｅｑ信号を、図５ＥはＪＯＢＳＴＡＲＴ信号を、図５Ｆ
はＪＯＢＥＮＤ信号を、図５ＧはＲＥＱ信号を、図５Ｈ
はＷＩＮ信号を、図５ＩはＳＹＳＲＥＱ＃信号、図５Ｊ
はシステムバス１５０を使用するための信号（ＰＲＯＣ
＃，ＡＤＲ＃，ＴＹＰＥ＃及びＤＳＩＺＥ＃）をそれぞ
れ示す波形図である。
【００４１】図６Ａ〜図６Ｈは図３の要求信号発生部１
２４がシステムバス１５０の状態を検査する動作を説明
するための動作波形図を示し、該当プロセッサのシステ
ムバス応答信号をＳＹＳＲＥＱ２とする。図６Ａはシス
テムバス仲裁クロック信号（ＡＲＢＣＬＫ）を示す波形
図であり、図６Ｂ〜図６Ｆは他のプロセッサのシステム
バス応答信号ＳＹＳＲＥＱ０，ＳＹＳＲＥＱ１，．．Ｓ
ＹＳＲＥＱＮを示す波形図であり、図６Ｇはｒｅｑ信号
を、図６ＨはＷＩＮ信号を示す波形図である。要求信号
発生部１２４はｒｅｑ信号及びＪＯＢＳＴＡＲＴ信号が
入力されると、図６Ａのシステムバス仲裁クロック信号
（ＡＲＢＣＬＫ）の一番目の立ち上がり縁部８０で他の
システムバス応答信号（ＳＹＳＲＥＱ０，ＳＹＳＲＥＱ
１，．．ＳＹＳＲＥＱＮ）が入力されて現在のシステム
バス１５０の状態を検査する。システムバス仲裁クロッ
ク信号（ＡＲＢＣＬＫ）の一番目の立ち下がり縁部８１
でシステム応答信号（ＳＹＳＲＥＱ０及びＳＹＳＲＥＱ
１）がシステムバス１５０上に現れるので、即ち、現在
システムバス１５０を要求するプロセッサが二つなの
で、要求信号発生部１２４はＲＥＱ信号を発生すること
ができない。この際、システムバス仲裁クロック信号
（ＡＲＢＣＬＫ）の二番目の立ち下がり縁部８２ではシ
ステムバス応答信号（ＳＹＳＲＥＱ１）のみがシステム
バス１５０上に現れるので、優先順位比較部１３０はＷ
ＩＮ信号を発生し、要求信号発生部１２４は自己固有の
システムバス応答信号ＳＹＳＲＥＱ2 をシステムバス仲
裁クロック信号（ＡＲＢＣＬＫ）の二番目の立ち下がり
縁部８２で解除する。
【００４２】図７Ａ〜図７Ｋは要求信号発生部１２４に
よりＲＥＱ信号が発生された後、優先順位比較部１３０
の優先順位比較動作を説明するための動作波形図を示
し、該当プロセッサのシステム応答信号がＳＹＳＲＥＱ
２とする。図７Ａはシステムバス仲裁クロック信号（Ａ
ＲＢＣＬＫ）を、図７Ｂ〜図７Ｇはシステムバス１５０
上のシステムバス応答信号ＳＹＳＲＥＱ０，ＳＹＳＲＥ
Ｑ１，ＳＹＳＲＥＱ２，．．ＳＹＳＲＥＱＮを、図７Ｈ
はＲＥＱ信号を、図７ＩはＷＩＮ信号を、図７Ｊはシス
テムバス１５０を使用するための信号（ＰＲＯＣ＃，Ａ
ＤＲ＃，ＴＹＰＥ＃及びＤＳＩＺＥ＃）を示す波形図を
示したものである。図７Ｋは待機信号を示す。優先順位
は、ＳＹＳＲＥＱＮ＞．．．＞ＳＹＳＲＥＱ２＞ＳＹＳ
ＲＥＱ１＞ＳＹＳＲＥＱ０とする。図７Ａのシステムバ
ス仲裁クロック信号（ＡＲＢＣＬＫ）の一番目の立ち下
がり縁部９１で優先順位比較部１３０は優先順位比較を
行うようになるが、まず、待機信号を検査して他のプロ
セッサが最優先順位要求をしない場合、優先順位比較を
行うようになる。もし、いずれか一つのプロセッサが待
機信号を発生して最優先順位要求をした場合、該当プロ
セッサはバス使用を譲る。したがって、待機信号を発生
したプロセッサは最優先順位要求プロセッサにビットを
貯蔵して優先順位比較時に最優先順位にバスを使用する
ことができ、最優先順位要求機能の以外にバス使用を得
たプロセッサが使用するバスを通じてデ−タを伝送する
時、正常的なプロトコル維持のために他のプロセッサの
仲裁を遅延させる機能を有している。この際、システム
バス１５０上にシステムバス応答信号（ＳＹＳＲＥＱ
１，ＳＹＳＲＥＱ２及びＳＹＳＲＥＱ３）があるので、
該当プロセッサはシステムバス１５０が使用できない。
即ち、優先順位が最も高いＳＹＳＲＥＱ３に対応される
プロセッサがシステムバス１５０の使用権を得てシステ
ムバス１５０を使用するようになる。次いで、二番目の
立ち下がり縁部９２ではＳＹＳＲＥＱ３信号が解除され
るので、次に優先順位の高いプロセッサがシステムバス
１５０を使用しうる。したがって、優先順位比較部１３
０はＷＩＮ信号を発生するようになる。次いで、信号伝
送部１４０はシステムバス１５０を使用するための信号
（ＰＲＯＣ＃，ＡＤＲ＃，ＴＹＰＥ＃及びＤＳＩＺＥ
＃）をシステムバス１５０に出力して該当プロセッサが
システムバス１５０を使用可能にする。
【００４３】
【発明の効果】以上調べたように、本発明はシステムバ
スを使用する他のプロセッサの個数を検査して所定の個
数以下の場合、該当プロセッサが優先順位比較範囲に入
るようにして該当プロセッサの優先順位に応じてシステ
ムバスを使用しうる使用権を与える。即ち、全てのプロ
セッサに同等権を与え、一定条件を満たす時各プロセッ
サの優先順位に応じてシステムバスを使用しうるように
優先権を与える。したがって、優先権のみを、あるいは
同等権のみを与える方式での一部プロセッサのシステム
バス使用待機時間が長すぎる短所を改善した。
【図面の簡単な説明】
【図１】本発明によるバス仲裁方法を説明するための流
れ図である。
【図２】図１のバス仲裁方法による本発明によるバス仲
裁器の構成を説明するための概略図である。
【図３】本発明によるバス仲裁器の構成を説明するため
のブロック図である。
【図４】図３の本発明によるバス仲裁器の動作を詳細に
説明するための流れ図である。
【図５】Ａ〜Ｊは本発明によるバス仲裁器の動作を説明
するための動作波形図である。
【図６】Ａ〜Ｈは要求信号発生部のシステムバスの状態
を検査する動作を説明するための動作波形図である。
【図７】Ａ〜Ｋは図３の優先順位比較部の優先順位比較
動作を説明するための動作波形図である。
【図８】同等権を提供する従来の技術の仲裁装置を説明
するためのブロック図である。
【図９】優先権を保障する従来の技術の他の仲裁装置を
説明するためのブロック図である。
【符号の説明】
７０ プロセッサ ８０ バス仲裁器 ９０、１５０ システムバス １１０ 内部バスインタフェース １２０ 要求信号処理部 １２２ 要求信号検出部 １２４ 要求信号発生部 １２６ 要求信号発生制御部 １３０ 優先順位比較部 １４０ 信号伝送部 １４４ システムデータ伝送形態伝送部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バス要求プロセッサから発生されるシス
    テムバス要求信号を検出する段階と、 前記システムバスを要求する他のプロセッサの個数を検
    査する段階と、 前記検査段階でシステムバスを要求するプロセッサが所
    定の個数以下の場合、前記バス要求プロセッサと他のバ
    ス要求プロセッサとの優先順位を比較する段階と、 前記優先順位を比較する段階で優先順位の高いバス要求
    プロセッサに前記システムバスを使用せしめる段階とを
    具備することを特徴とするバス仲裁方法。
  2. 【請求項２】 バス要求プロセッサから発生されるシス
    テムバス要求信号を検出する段階と、 前記システムバスを要求する他のプロセッサの個数を検
    査する段階と、 前記検査段階で前記システムバスを要求する他のプロセ
    ッサが所定の個数以下の場合、待機信号が発生されるか
    否かを判断する段階と、 前記待機信号が発生されない場合、前記バス要求プロセ
    ッサと他のバス要求プロセッサとの優先順位を比較する
    段階と、 前記優先順位を比較する段階で優先順位の高い前記バス
    要求プロセッサに前記システムバスを使用せしめる段階
    とを具備することを特徴とするバス仲裁方法。
  3. 【請求項３】 前記システムバス使用権を得たバス要求
    プロセッサがデ−タ伝送のための正常的なプロトコルを
    維持するために他のバス要求プロセッサのバス仲裁を遅
    延させる待機信号を発生する段階をさらに具備すること
    を特徴とする請求項２記載のバス仲裁方法。
  4. 【請求項４】 バス要求プロセッサから発生されるシス
    テムバス要求信号に応答してシステムバス状態信号を検
    査し前記システムバスを要求するプロセッサが所定の個
    数以下の場合、制御信号を出力する要求信号処理手段
    と、 前記制御信号に応答して前記システムバス使用に対する
    最優先順位を要求する他のバス要求プロセッサの待機信
    号が発生されるか否かを検査し、前記待機信号が発生さ
    れない場合、前記バス要求プロセッサに対応される優先
    順位決定信号と前記システムバス状態信号とを比較して
    前記バス要求プロセッサが優先順位に高い時にシステム
    バス使用信号を出力する優先順位比較手段とを具備する
    ことを特徴とするバス仲裁装置。
  5. 【請求項５】 前記要求信号処理手段はシステムバス要
    求信号を検出する要求信号検出手段と、 前記検出された信号に応答してシステムバス状態信号を
    検査し、システムバスを要求するプロセッサが所定の個
    数以下の場合、制御信号を出力する要求信号発生手段と
    を具備することを特徴とする請求項４記載のバス仲裁装
    置。
  6. 【請求項６】 前記要求信号処理手段は前記検出された
    信号に応答して前記要求信号発生手段の動作を制御する
    要求信号発生制御手段をさらに具備することを特徴とす
    る請求項５記載のバス仲裁装置。
  7. 【請求項７】 前記要求信号発生手段は前記検出された
    信号に応答してシステムバス状態信号を検査し、システ
    ムバスを要求するプロセッサが所定の個数以下の場合制
    御信号を出力し、前記バス要求プロセッサが前記システ
    ムバスを使用する場合、デ−タ伝送のための正常的なプ
    ロトコルを維持するために他のバス要求プロセッサのバ
    ス仲裁を遅延させる待機信号を発生させることを特徴と
    する請求項５記載のバス仲裁装置。
  8. 【請求項８】 前記システムバス使用信号に応答して前
    記バス要求プロセッサから伝送される信号を前記システ
    ムバス上に出力するための信号伝送手段をさらに具備す
    ることを特徴とする請求項４記載のバス仲裁装置。
  9. 【請求項９】 前記信号伝送手段は要求プロセッサ番号
    信号を伝送するための要求プロセッサ番号伝送手段と、 システムアドレス信号を伝送するためのシステムアドレ
    ス伝送手段と、 システムデ−タ伝送形態信号を伝送するためのシステム
    デ−タ伝送形態伝送手段と、 伝送されるデ−タの大きさ信号を伝送するためのデ−タ
    大きさ信号伝送手段とを具備する請求項８記載のバス仲
    裁装置。
JP7277747A 1995-01-16 1995-10-25 バス仲裁方法及びその装置 Pending JPH08263312A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950000622A KR0155269B1 (ko) 1995-01-16 1995-01-16 버스 중재방법 및 그 장치
KR1995-622 1995-01-16

Publications (1)

Publication Number Publication Date
JPH08263312A true JPH08263312A (ja) 1996-10-11

Family

ID=19406782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7277747A Pending JPH08263312A (ja) 1995-01-16 1995-10-25 バス仲裁方法及びその装置

Country Status (4)

Country Link
US (1) US5680554A (ja)
JP (1) JPH08263312A (ja)
KR (1) KR0155269B1 (ja)
CN (1) CN1095132C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768544A (en) * 1996-09-26 1998-06-16 Intel Corporation Deterministic latency characterization and mitigation
KR19980026521A (ko) * 1996-10-10 1998-07-15 조진영 멀티 포트 메모리 비동기 중재 방법
US5983299A (en) * 1996-10-18 1999-11-09 Samsung Electronics Co., Ltd. Priority request and bypass bus
US5931931A (en) * 1997-04-04 1999-08-03 International Business Machines Corporation Method for bus arbitration in a multiprocessor system
US6954812B2 (en) * 2002-03-05 2005-10-11 Hewlett-Packard Development Company, L.P. Two-stage round robin arbitration system
KR100491949B1 (ko) * 2002-11-29 2005-05-30 전자부품연구원 공용 버스 중재 방법 및 이를 이용한 인터페이서간의데이터 전송 장치
CN100505668C (zh) * 2003-05-05 2009-06-24 Nxp股份有限公司 在基于时分多址的网络节点中的差错检测和抑制
JP2006039672A (ja) * 2004-07-22 2006-02-09 Olympus Corp バス要求制御回路
US7725759B2 (en) * 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
US7447817B1 (en) * 2006-05-09 2008-11-04 Qlogic Corporation Method and system for processing arbitration requests
CN100514316C (zh) * 2007-07-11 2009-07-15 南京大学 基于片上多处理器系统的动态自适应总线仲裁器
CN101471856B (zh) * 2007-12-26 2011-01-12 无锡江南计算技术研究所 仲裁方法和仲裁器
CN114844839A (zh) * 2022-04-14 2022-08-02 重庆长安汽车股份有限公司 一种车载soa系统的服务调用请求仲裁方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320467A (en) * 1980-02-25 1982-03-16 Raytheon Company Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US4816990A (en) * 1986-11-05 1989-03-28 Stratus Computer, Inc. Method and apparatus for fault-tolerant computer system having expandable processor section
US5068782A (en) * 1987-02-02 1991-11-26 Unisys Corp. Accessing control with predetermined priority based on a feedback arrangement
US5193197A (en) * 1987-09-24 1993-03-09 Digital Equipment Corporation Apparatus and method for distributed dynamic priority arbitration for access to a shared resource
US5388228A (en) * 1987-09-30 1995-02-07 International Business Machines Corp. Computer system having dynamically programmable linear/fairness priority arbitration scheme
US5038274A (en) * 1987-11-23 1991-08-06 Digital Equipment Corporation Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5349690A (en) * 1988-05-11 1994-09-20 Digital Equipment Corporation Fair arbitration scheme for arbitrating between multiple nodes in a computer system seeking control of a common bus
US5129090A (en) * 1988-05-26 1992-07-07 Ibm Corporation System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5151994A (en) * 1989-11-13 1992-09-29 Hewlett Packard Company Distributed fair arbitration system using separate grant and request lines for providing access to data communication bus
EP0476175A1 (de) * 1990-09-20 1992-03-25 Siemens Aktiengesellschaft Einrichtung zum Betrieb eines Mehrprozessorsystems, insbesondere einer numerischen Steuerung
JPH0810445B2 (ja) * 1990-09-21 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 動的バス調停方法及び装置
US5261109A (en) * 1990-12-21 1993-11-09 Intel Corporation Distributed arbitration method and apparatus for a computer bus using arbitration groups
EP0523627A3 (en) * 1991-07-15 1993-08-25 Matsushita Electric Works, Ltd. Multi-cpu programmable controller
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
US5485586A (en) * 1992-01-10 1996-01-16 Digital Equipment Corporation Queue based arbitration using a FIFO data structure
ES2131065T3 (es) * 1992-03-27 1999-07-16 Cit Alcatel Disposicion de control de acceso.
US5307466A (en) * 1992-04-30 1994-04-26 International Business Machines Corporation Distributed programmable priority arbitration
US5420985A (en) * 1992-07-28 1995-05-30 Texas Instruments Inc. Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration
US5299196A (en) * 1992-11-12 1994-03-29 International Business Machines Corporation Distributed address decoding for bus structures
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
US5509125A (en) * 1993-09-29 1996-04-16 Silicon Graphics, Inc. System and method for fair arbitration on a multi-domain multiprocessor bus

Also Published As

Publication number Publication date
US5680554A (en) 1997-10-21
KR960029991A (ko) 1996-08-17
KR0155269B1 (ko) 1998-11-16
CN1139241A (zh) 1997-01-01
CN1095132C (zh) 2002-11-27

Similar Documents

Publication Publication Date Title
EP0581335B1 (en) Data processing system having units competing for access to shared resources and arbitration unit responsive to the status of the shared resources
US6820152B2 (en) Memory control device and LSI
US4953072A (en) Node for servicing interrupt request messages on a pended bus
US5146597A (en) Apparatus and method for servicing interrupts utilizing a pended bus
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
JPH08263312A (ja) バス仲裁方法及びその装置
US5740381A (en) Expandable arbitration architecture for sharing system memory in a computer system
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
JP2007219816A (ja) マルチプロセッサシステム
JP2007058716A (ja) データ転送バスシステム
US5038274A (en) Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
JP2007122410A (ja) バス調停回路及びバス調停方法
JP7233932B2 (ja) 仮想割り込みサービスプロバイダのためのサービス要求割り込みルータ
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
JPH10283310A (ja) マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置
JP3987750B2 (ja) メモリ制御装置及びｌｓｉ
JP2000035954A (ja) マルチプロセッサおよびそのバス調停方法
JP3094944B2 (ja) アービトレーション方法及びその装置
JP5111940B2 (ja) 情報処理装置及びアクセス制御方法
US5799160A (en) Circuit and method for controlling bus arbitration
JPH0844661A (ja) 情報処理装置
JP4190629B2 (ja) マルチプロセッサシステム
JP2000250852A (ja) バス調停装置、バスシステムおよびバス調停方法
JP2012168773A (ja) バスシステムおよびアクセス制御方法
JPH11232215A (ja) バスコントローラ、バスマスタ装置及びバス制御システムの制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704