JP2567063B2

JP2567063B2 - ポーリング方法

Info

Publication number: JP2567063B2
Application number: JP63243703A
Authority: JP
Inventors: 宗之鈴木
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1987-09-30
Filing date: 1988-09-28
Publication date: 1996-12-25
Anticipated expiration: 2011-12-25
Also published as: JPH01157145A

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、制御部に対する割込み要求が発生した際
に、該割込み要求が複数の割込み要求発生手段のいずれ
から発生されたかを特定すべく、制御部がこれら割込み
要求発生手段に対して行なうポーリングの方法に関し、
特に、上記割込み要求発生手段の数が非常に多数に及ぶ
場合であれ、上記割込み要求を発した割込み要求発生手
段の特定を短時間のうちに効率良く達成する方法に関す
る。

（従来の技術）割込み要求が複数の割込み要求発生手段のいずれから
発生されたかを特定する必要のある装置として、例えば
高速マルチメディア多重化装置がある。

この多重化装置は、電話機端末やデータ端末等の各種
の端末装置の出力情報をパケット化して高速ディジタル
回線に時分割多重で送り出し、相手端末装置に送信する
ものである。第10図にこの多重化装置の概略構成を示
す。

この第10図に示されるように、こうした高速マルチメ
ディア多重化装置は、プロセッサ（CPU）が内蔵される
制御部１と、バス中継部２（21〜2M）により分配・中継
されるアドレスバスAB、制御バスCBおよびデータバスDB
および多重化データバスhDを介して上記制御部１にバス
ライン接続される複数の（図示の例ではＮ個（Ｎ＞Ｍ）
の）端末インタフェース部３（31,32,…３（Ｋ−１）,3
K,…3N）と、上記多重化データバスhDを通じて採取され
る端末インタフェース部３からの出力データを多重化し
てこの多重化データを高速ディジタル回線HDへ送り出す
回線インタフェース部４と、をそれぞれ具えて構成され
る。

ここで、端末インタフェース部３は、上記電話機端末
やデータ端末等の各種端末装置（図示せず）と接続され
て、前記の割込み要求発生手段として機能するインタフ
ェース部であり、これら端末装置に１）．動作の立ち上り。

２）．シグナリング情報（電話番号情報）の送出。

３）．状態変化。

等々、の割込み要因が生じたとき、その各対応する端末
インタフェース部が、この旨検知して、上記制御部１に
対する所定の割込み要求を発生する。

制御部１では、端末インタフェース部３のいずれかか
ら、こうして割込み要求が発生されたことを条件に、先
頭の端末インタフェース部31から順に各端末インタフェ
ース部に対するポーリングを行なって、割込み要求を発
生した端末インタフェース部を特定し、この特定に基づ
いて前述したデータ採取のための所定の割込み処理を実
行する。

以下に、制御部１が行なう上記ポーリングについてそ
の動作態様を更に詳述する。

いま、上記端末インタフェース部３（第10図）のう
ち、第Ｋ番目の端末インタフェース部3Kに対応した端末
装置に割込み要因が発生したとすると、この第Ｋ番目の
端末インタフェース部3Kから上記制御部１に対する割込
み要求が発生されるようになることは上述した通りであ
る。こうした割込み要求の発生は制御バスCBを通じて行
なわれる。また、上記端末インタフェース部３を構成す
る各端末インタフェース部は、ベクタレジスタと称され
る割込み発生時の制御部１に対する参照番号指示用のレ
ジスタがそれぞれ内蔵されており、当の第Ｋ番目の端末
インタフェース部3Kにおいては、こうした割込み要求の
発生動作に際して、その内蔵するベクタレジスタに自ら
の固有の番地に対応したベクタ番号をセットする動作も
併せ行なわれる。

制御部１は、上記割込み要求の発生に応じてポーリン
グを開始する。

このポーリングに際し、同制御部１では、アドレスバ
スABを通じて上記端末インタフェース部３のうちの第１
番目のインタフェースである端末インタフェース部31を
まず指定して、これに内蔵されるベクタレジスタの内容
をデータバスDBを通じて読み出し、その内容にベクタ番
号が含まれていなければ、次に第２番目の端末インタフ
ェース部32を指定して、これと同様の操作を繰り返す。
制御部１は、こうしてアドレスバスABを通じて端末イン
タフェース部を順次指定しつつ、データバスDBを通じて
そのベクタレジスタの内容を読み出す操作を繰り返し、
第Ｋ番目の端末インタフェース部3Kを指定して、そのベ
クタレジスタの内容を読み出したとき、これに上記のベ
クタ番号が含まれていることを検知して、割込み要求を
発生した端末インタフェース部がこの第Ｋ番目の端末イ
ンタフェース部3Kである旨特定する。

このように、第10図に例示される多重化装置にあって
は、各対応する端末の割込み要求の発生に応じて制御部
１に対し割込み要求を発生する端末インタフェース部
が、その内蔵するベクタレジスタに自らの固有の番地に
対応したベクタ番号をセットすることから、これら各端
末インタフェース部の物理アドレスとそのベクタ番号と
は１対１に対応するようになり、制御部１では、上記の
ポーリングによってベクタ番号を読み出すことができさ
えすれば、その端末インタフェース部、すなわち割込み
要求を発生した端末インタフェース部を特定することが
可能となる。

なおこの場合、制御部１は、各端末インタフェース部
の物理位置（物理アドレス）と割込み要求とを１対１に
対応させたルックアップテーブルを有しており、割込み
要求を発生した端末インタフェース部の物理位置を特定
することで、その対応する割込み要因がいかなる要因か
を知る。同多重化装置にあっては、割込み要因に応じて
端末インタフェース部がそれぞれ割り当てられている。

（発明が解決しようとする課題）ところで、この第10図に示した多重化装置の上述した
ポーリング方法では、複数の端末インタフェース部を１
つずつ順番に指定してその割込み要求発生の有無を確認
していくものであることから、例えば１ポーリングにか
かるサイクル時間が400nsであるとするときに、上記端
末インタフェース部の数が128個（Ｎ＝128）程度であれ
ば、全体のポーリング所要時間も、 400ns×128＝51.2μｓ程度の時間で済むことになるが、装置の規模が大きくな
って、例えば2048個の端末インタフェース部が必要とさ
れるような場合（Ｎ＝2048）には、全体のポーリング所
要時間に 400ns×2048＝819.2μｓといった非常に長い時間を要することとなる。

したがって、同ポーリング方法によれば、上記端末イ
ンタフェース部の数が比較的少なくて済む場合や、端末
インタフェース部の数が多くとも制御部１による割込み
処理に時間的制約が設けられないような場合には、割込
み要求発生源についてのなお有効な特定も可能である
が、上記割込み処理のための時間が制限される多重化装
置において上記端末インタフェース部が数多く必要とさ
れるような場合には、こうした割込み要求発生源の特定
を常に適正に維持することができなくなる。

この発明は、上述した実情に鑑みてなされたものであ
り、割込み要求発生手段である上記端末インタフェース
部の数がいかに多数に及ぶ場合があれ、短時間のうちに
効率良く割込み要求発生源の特定を行なうことのできる
ポーリング方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）こうした目的を達成すべく、この発明では、上記割込
み要求発生手段である複数の端末インタフェース部をい
くつかずつにまとめたグループの単位でこれら端末イン
タフェース部のポーリングを行なって、まず割込み要求
発生源（割込み要求を発生している端末インタフェース
部）が含まれるグループを特定し、次いでこの特定した
グループに含まれる端末インタフェース部のみの集中的
なポーリングを行なって、所望とされる割込み要求発生
源を特定するようにする。

（作用）これにより、全体のポーリング所要時間は、｛（グループ数）＋（１グループ当りの端末インタフェース部数）｝ ×（１ポーリングのサイクル時間）によって決定されることになり、いかに端末インタフェ
ース部の数が多数に及ぼうとも、適宜な数ずつのグルー
プ化によって、同ポーリング所要時間は大幅に短縮され
るようになる。

なお、上記グループは、更にこれが階層的に複数段階
にグループ化されたものであってもよく、この場合上記
特定されるグループとは、上記割込み要求発生源が含ま
れるグループに係わる階層的に最も上位のグループから
最も下位のグループまでを意味する。これによれば、上
記ポーリング所要時間の短縮化も更に促進されることと
なる。

またこの発明では、割込み要求の発生に伴なって当該
端末インタフェース部にセットされる前記ベクタとし
て、端末インタフェース部の物理アドレスとは無関係
に、各該当する割込み要因の内容を示すデータ（コー
ド）を用いるものとする。因みに従来は、このベクタ
（ベクタ番号）と端末インタフェース部の物理アドレス
とを１対１に対応させていたために、ベクタ（ベクタ番
号）で表わすことのできる範囲内にこの端末インタフェ
ース部の物理アドレスが限定され、ひいては端末インタ
フェース部の接続数にも自ずと限界が生じる不都合があ
ったが、ベクタ番号を、このように割込み要因別に割当
てるようにすれば、端末インタフェース部に割当てる物
理アドレスの制約を無くすことが可能となる。

（実施例）第１図は、この発明にかかるポーリング方法の一実施
例が適用される高速マルチメディア多重化装置について
その構成の概略を示すものである。

この第１図に示す多重化装置において、100は、プロ
セッサ（CPU）が内蔵されて該多重化装置としての動作
を統括的に制御する制御部、５は、この制御部100から
導出されるアドレスバスAB、制御バスCBおよびデータバ
スDBおよび多重化データバスhDの各バスラインをこの例
ではそれぞれ16路に分岐する分岐ボード、６（601〜61
6）は、この分岐ボード５によって分岐される各バスラ
インに図示の如く分け配されて、各々対応するバスライ
ンを更に前記の端末インタフェース部３に分配中継する
分配ユニット、をそれぞれ示す。端末インタフェース部
３が、電話機端末やデータ端末等の各種端末装置（図示
せず）と接続されて、前記割込み要求発生手段として機
能すること、および回線インタフェース部４が、制御部
100を通じて採取される端末インタフェース部３からの
出力データを多重化してこの多重化データを高速ディジ
タル回線HDへ送り出すよう機能すること、は先の第10図
に示した多重化装置の場合と同様である。

はじめに、この多重化装置の概要について説明する。

同第１図に示されるように、この例では、2048個の端
末インタフェース部３（30001〜32048）を具えるととも
に、これら端末インタフェース部３を、128個ずつ16の
グループに分割して、上記16個の分配ユニット６（601
〜616）により分配中継される各バスライン（アドレス
バスAB、制御バスCB、データバスDB）にそれぞれグルー
プ単位で共通接続している。すなわち、第１のユニット
601が端末インタフェース部30001〜30128からなる第１
の端末インタフェース部グループを統括し、第２の分配
ユニット602が端末インタフェース部30129〜30255から
なる第２の端末インタフェース部グループを統括し、以
下同様に、第16の分配ユニット616が端末インタフェー
ス部31921〜32048からなる第16の端末インタフェース部
グループを統括する形となる。

また、上記端末インタフェース部３（30001〜32048）
が、その各対応する端末装置の１）．動作の立ち上り。

２）．シグナリング情報（電話番号情報）の送出。

３）．状態変化。

等々、の割込み要因の発生に応じて、その内蔵するベク
タレジスタにベクタセットすることも前述した通りであ
るが、ここでは特に、このベクタレジスタにセットする
ベクタとして、これら1.）〜３）．等々の割込み要因
（ベクタ種類）を直接に識別指示するためのデータ（コ
ード）を用いる。すなわち、これら端末インタフェース
部３の内部にセットされるベクタデータは、同端末イン
タフェース部３の各物理アドレスとは無関係の内容とな
っている。

これら端末インタフェース部３（30001〜32048）の物
理アドレスは、上記分配ユニット６（601〜616）との兼
ね合いで、別途、次表のように定められる。

この表に示されるように、該実施例では、上記分配ユ
ニット６（601〜616）とこれに対応して16のグループに
分割された端末インタフェース部３（30001〜32048）と
の各物理アドレスを、分配ユニット６に係わる上位４ビ
ットのデータと端末インタフェース部３に係わる下位８
ビットのデータとの合計12ビットからなるアドレスデー
タをもって表現する。これらアドレスデータは、制御部
100からアドレスバスABを介して各分配ユニット６ある
いは各端末インタフェース部３に伝達されるものであ
り、例えば、「（0001）（00000000）」といったアドレ
スデータによれば第２の分配ユニット602が指定され、
また「（0001）（00000010）」といったアドレスデータ
によれば第２の端末インタフェース部グループに属する
端末インタフェース部30130が指定されることを意味す
る。

第２図〜第４図は、ここで実施しようとするポーリン
グ方法を具現するための装置についてその具体構成例を
示したものである。この装置は、同第２図〜第４図に示
される態様で上記制御部100、分配ユニット６および端
末インタフェース部３のそれぞれに分割して搭載され
る。

以下に、これら第２図〜第４図を併せ参照して、該多
重化装置のポーリングにかかる動作を詳述する。

いま、ある端末装置に前述したいずれかの割込み要因
が発生したとすると、これに対応した端末インタフェー
ス部がこの旨検知して、制御部100に対する割込み要求
を発生する。

端末インタフェース部３の各々は第４図に示される構
成を有するもので、この割込み要因が発生した端末装置
に対応した端末インタフェース部は、こうした割込み要
因の発生を端末装置監視回路3aを通じて検出する。この
検出結果は割込み要求発生回路3bに加えられる。

割込み要求発生回路3bは、制御バスCBに割込み要求IR
Qを出力する回路であるとともに、当該端末インタフェ
ース部に割当てられた端末装置に応じてこれに発生され
る割込み要因を示すベクタデータを予め保持した回路で
あり、上記端末装置監視回路3aによる割込み要因発生の
検出に基づいて、上記割込み要求IRQを出力し、かつ上
記保持するベクタデータをベクタレジスタ3cにセットす
る。この出力された割込み要求IRQは制御バスCBを介し
て、またベクタレジスタ3cにセットされたベクタデータ
はデータバスDBを介して、当該端末インタフェース部グ
ループの、対応する分配ユニットへと伝達される。

分配ユニット６の各々は第３図に示される構成を有す
るもので、上記出力された割込み要求IRQが伝達される
分配ユニットは、その割込み要求検出・発生回路6aを通
じて、自らが統括する端末インタフェース部グループに
割込み要求IRQが発生したことを検知する。

割込み要求検出・発生回路6aは、制御バスCBを介して
上記割込み要求IRQが加えられたとき、その旨検出し
て、ベクタレジスタ6bに、対応するデータバスDBに伝達
される上記ベクタデータを取り込ませてこれを貯蔵させ
るとともに、その分岐ボード５側（制御部100側）の制
御バスCBに新たに割込み要求IRQを出力する回路であ
り、この該当する分配ユニットの割込み要求検出・発生
回路6aから出力された割込み要求IRQが、分岐ボード５
を介して制御部100に伝達される。

制御部100は第２図に示される構成を有するもので、
上記分配ユニットから（正確にはその割込み要求検出・
発生回路6aから）出力された割込み要求IRQは、制御バ
スCBを介して内部コントローラ102に加えられる。

内部コントローラ102は、該制御部100の主にポーリン
グにかかる動作を制御するコントローラであり、プロセ
ッサ（CPU）101からポーリング許可ステータスSTが与え
られていること、および制御バスCBを通じて割込み要求
IRQが加えられたこと、を条件にまずアドレスカウンタ1
03に第１の計数命令C1を与えてこれを起動するよう動作
する。

アドレスカウンタ103は、この例では先の表に示した
アドレスデータに対応した12ビットのカウンタであり、
内部コントローラ102から上記第１の計数命令C1が与え
られることにより、所定の周期（ポーリング周期）でそ
の上位４ビットに関しての２進計数を実行する。すなわ
ちこれにより、アドレスバスABを介して、分配ユニット
６が、その第１のユニット601から順に指定されること
となる。

このとき、分配ユニット６の各々では、そのアドレス
判別回路6c（第３図参照）を通じて、上記アドレスバス
ABに伝達されるアドレスデータが自らを指定しているも
のか否かを判別する。

アドレス判別回路6cは、各分配ユニットに割当てられ
た物理アドレスを示すデータがその内部に予設定され、
上記アドレスバスABに都度伝達されるアドレスデータと
この予設定されたデータとの比較のもとにこうした指定
の有無についての判別を行なうものであり、自らの分配
ユニットが指定された旨判別したとき、ベクタレジスタ
6b（第３図）に読み出し指令を与えて、そのレジスタ内
容をデータバスDBに出力させる。これにより、制御部10
0からの上述した分配ユニットの順次の指定に応じて、
これら分配ユニットのレジスタ内容がデータバスDBを介
して順に制御部100に取り込まれるようになる。

制御部100では、こうして取り込まれる各分配ユニッ
トの（正確には各ベクタレジスタ6bの）レジスタ内容
を、ベクタ判別回路105（第２図）を通じて監視する。

ベクタ判別回路105は、上記データバスDBに順次伝達
される内容、すなわち各ベクタレジスタ6bのレジスタ内
容が、前記何らかの割込み要因を示すベクタデータであ
るか否かを判別する回路であり、特にこの例におけるベ
クタ判別回路105は、伝達されたレジスタ内容がベクタ
データのいずれかを示している旨判別した時点で、上記
内部コントローラ102にこの旨伝達するとともに、アド
レスレジスタ104にそのときのアドレスデータ、すなわ
ちベクタデータを出力した分配ユニットの物理アドレス
を示すアドレスデータを取り込ませ、かつベクタレジス
タ106にこの判別したベクタデータを貯蔵する。なお、
１回目のベクタデータは記憶しなくともよい。

制御部100としての以上の処理により、前記割込み要
求IRQを出力した端末インタフェース部までは特定でき
ないにしろ、この端末インタフェース部が属する端末イ
ンタフェース部グループについてはこれを特定できたこ
とになる。

さて、ベクタ判別回路105からベクタデータが判別さ
れた旨伝達された上記内部コントローラ102では、次
に、アドレスカウンタ103に第２の計数命令C2を与えて
これを起動するよう動作する。

これによりアドレスカウンタ103は、前記12ビット中
下位８ビットに関しての２進計数を先と同様所定の周期
で実行する。なお、この計数動作に際して、上位４ビッ
トは、上記アドレスレジスタ104に取り込まれたアドレ
スデータ、すなわち上記特定された端末インタフェース
部グループ（分配ユニット）のアドレスデータが固定的
に用いられる。

こうしたアドレスレジスタ104およびアドレスカウン
タ103によるアドレス指定動作によれば、アドレスバスA
Bを介して、今度は、上記特定された端末インタフェー
ス部グループに属する端末インタフェース部が、その物
理アドレスを示す番号の若いものから順に指定されるこ
ととなる。

このとき、これら端末インタフェース部の各々では、
そのアドレス判別回路3d（第４図参照）を通じて、上記
アドレスバスABに伝達されるアドレスデータが自らを指
定しているものか否かを判別する。

アドレス判別回路3dは、先の分配ユニット６における
アドレス判別回路6cと同様、各端末インタフェース部に
割当てられた物理アドレスを示すデータがその内部に予
設定され、上記アドレスバスABに都度伝達されるアドレ
スデータとこの予設定されたデータとの比較のもとにこ
うした指定の有無についての判別を行なうものであり、
自らの端末インタフェース部が指定された旨判別したと
き、ベクタレジスタ3c（第４図）に読み出し指令を与え
て、そのレジスタ内容をデータバスDBに出力させる。こ
れにより、制御部100からの上述した端末インタフェー
ス部の順次の指定に応じて、これら端末インタフェース
部のレジスタ内容がデータバスDBを介して順に制御部10
0に取り込まれるようになる。

制御部100では、こうして取り込まれる各端末インタ
フェース部の（正確には各ベクタレジスタ3cの）レジス
タ内容についても、これをベクタ判別回路105（第２
図）を通じて監視するものであり、該ベクタ判別回路10
5では、先と同様、伝達されたレジスタ内容がベクタデ
ータのいずれかを示している旨判別した時点で、内部コ
ントローラ102にこの旨伝達し、アドレスレジスタ104に
そのときのアドレスデータ、すなわちベクタデータを出
力した端末インタフェース部の物理アドレスを示すアド
レスデータを取り込ませ、かつベクタレジスタ106にこ
の判別したベクタデータを貯蔵する。

こうしてベクタ判別回路105から２度目のベクタデー
タが判別された旨伝達された内部コントローラ102は、
同制御部100内の割込み要求発生回路107を起動して割込
み要求IRQ′を発生させ、プロセッサ（CPU）101に対し
て、割込み要求発生源（割込み要求IRQを出力した端末
インタフェース部）が特定できた旨報告する。

報告を受けたプロセッサ（CPU）101では、その後、信
号AC1によりベクタレジスタ106をアクセスしてベクタデ
ータを読み取り、また信号AC2によりアドレスレジスタ1
04をアクセスしてアドレスデータを読み取って、この特
定された端末インタフェース部に関する所定の割込み処
理を実行する。

第１図〜第４図に例示した多重化装置のこうしたポー
リング動作を、第５図に参考までに一覧する。

このように、上述したポーリング方法によれば、端末
インタフェース部をいくつかずつ（上記の例では128個
ずつ）にまとめたグループの単位でこれら端末インタフ
ェース部の（正確にはグループ統括手段である分配ユニ
ットの）ポーリングを行なって、まず割込み要求発生源
（割込み要求を発生している端末インタフェース部）が
含まれるグループを特定し、次いでこの特定したグルー
プに含まれる端末インタフェース部に対するポーリング
を行なって、当の割込み要求発生源を特定するものであ
ることから、そのポーリング所要時間は、全体でも｛（グループ数）＋（１グループ当りの端末インタフェース部数）｝ ×（１ポーリングのサイクル時間）すなわち、１ポーリングのサイクル時間を400nsとして
上記の例では（16＋128）×400ns＝57.6μｓとなり、前述した従来のポーリング方法による場合と比
較して明らかなように、大幅な時間短縮が図られるよう
になる。

なお、上記複数の端末インタフェース部のグループ化
の態様は任意であり、例えば上述した例などでは、更に
グループ数を増やして、「32」グループに分割するよう
にしたり（この場合１グループ当りの端末インタフェー
ス部数は「64」となる）、あるいはこの分割したグルー
プを階層的に複数段階に更にグループ化したりするよう
にすれば、ポーリング所要時間も更に短縮されるように
なる。

また、上記分配ユニットに対する次回のポーリング開
始点、すなわち上位４ビットのアドレス指定に基づく次
回のポーリングの開始点についてもその設定態様は任意
である。例えば、アドレスレジスタ104にセットされて
いるアドレスデータの上位４ビットの内容に基づき、そ
の次の値に対応する分配ユニット、すなわち上記特定さ
れた分配ユニットの次の物理アドレスを有する分配ユニ
ットから次回のポーリングが開始されるようにしてもよ
いし、あるいは同アドレスレジスタ104の内容をリセッ
トして、常に先頭の分配ユニット601から同ポーリング
が開始されるようにしてもよい。

ところで、上記第１の実施例では、全ての割込み要因
を平等にとらえて、その都度最初に割込み要求IRQを出
力した端末インタフェース部を特定するようにしたが、
次に示す第２の実施例では、上記割込み要因のシステム
運用上の優先度に配慮し、同時に、あるいはグループ一
巡のポーリング時間内に、複数の端末インタフェース部
から割込み要求IRQが出力された場合に、前記ベクタデ
ータを参照比較して、より優先度の高い割込み要因に対
応した割込み要求発生源が含まれるグループを先に特定
し、ひいては、より優先度の高い割込み要因に対応した
割込み要求発生源を先に特定するようにする。

第６図Ａは、こうしたポーリング方法を具現するため
の装置について、その具体構成例を示したものである。
ただしこの装置も、多重化装置としての全体の構成は第
１図に共通し、また分配ユニット６および端末インタフ
ェース部３の構成はそれぞれ第３図および第４図に共通
するものであり、ここでは制御部100に配される部分に
ついてのみその構成を示す。またこの第６図Ａにおい
て、先の第２図に示される要素と同一あるいは対応関係
にある要素には同一あるいは対応する符号を付して示し
ており、重複する説明は省略する。

さてこの装置によれば、制御部100は、同第６図Ａに
示されるように、アドレスレジスタ104として第１およ
び第２のアドレスレジスタ104aおよび104bの２つのレジ
スタを有するとともに、ベクタレジスタ106としても第
１および第２のベクタレジスタ106aおよび106bの２つの
レジスタを有している。

これら各レジスタは、同制御部100内に配されるコン
パレータ108の比較出力に基づいて、各々その第１のレ
ジスタへの貯蔵データのシフトが行なわれる。

すなわちコンパレータ108は、上記第１および第２の
ベクタレジスタ106aおよび106bにそれぞれ貯蔵されるベ
クタデータ内容を比較して、第２のベクタレジスタ106b
のベクタデータよりも第１のベクタレジスタ106aのベク
タデータのほうが高い優先度に対応した割込み要因を示
す場合に、所定の検出信号を出力して、第２のアドレス
レジスタ104bの内容を第１のアドレスレジスタ104aの内
容によって更新するとともに、第２のベクタレジスタ10
6bの内容を第１のベクタレジスタ106aの内容によって更
新するよう動作する。

なお、上記ベクタデータが、割込み要因１）．動作の立ち上り。

２）．シグナリング情報（電話番号情報）の送出。

３）．状態変化。

等々、に対応してこれらを識別指示するデータであるこ
とは前述した通りであるが、ここでは特に、これら割込
み要因のシステム運用上の優先度に応じて、優先度の高
い割込み要因に対応するものから順に、数値的に大きな
値を示すデータが割付けられるものとする。これによ
り、コンパレータ108による上記第１および第２のベク
タレジスタ106aおよび106bのレジスタ内容（ベクタデー
タ）についての優先度の高・低の比較は、単に、これら
レジスタ内容（ベクタデータ）の数値的な大・小の比較
によって達成されるようになる。

また、この装置にあって制御部100のポーリングにか
かる動作を制御する内部コントローラ109が、プロセッ
サ（CPU）101からポーリング許可ステータスSTが与えら
れていること、および制御バスCBを通じて割込み要求IR
Qが加えられたこと、を条件にまずアドレスカウンタ103
に第１の計数命令C1を与えて、その上位４ビットに関す
る２進計数を開始せしめるよう動作することは、先の第
２図に示した内部コントローラ102と同様であるが、こ
の内部コントローラ109の場合は特に、上記の上位４ビ
ットに関するアドレス指定動作に際しては、ベクタ判別
回路105から前記のベクタデータ判別にかかる報告信号
が出力されても、これを受理せずに、アドレスカウンタ
103を通じたその４ビット分の一巡のアドレス指定動作
（すなわち16個の分配ユニット601〜616の全てに対する
順次のアドレス指定動作）を継続して行ない、この上位
４ビット分の一巡のアドレス指定動作を終えた後に、同
アドレスカウンタ103に第２の計数命令C2を与え、その
下位８ビットに関する２進計数を開始せしめるよう動作
する。なお、このアドレスカウンタ103による下位８ビ
ットの計数動作に際して、上位４ビットは、上記第２の
アドレスレジスタ104bに取り込まれたアドレスデータ、
すなわち一巡のアドレス指定に際して最も優先度の高い
ベクタデータを出力した分配ユニットに対応したアドレ
スデータが固定的に用いられる。

その後内部コントローラ109は、この下位８ビットに
関するアドレス指定動作に際してベクタ判別回路105か
ら出力される前記ベクタデータ判別にかかる報告信号を
アンドゲート110を通じて受入するとともに、この受入
タイミングをもって割込み要求発生回路107を起動して
割込み要求IRQ′を発生させ、プロセッサ（CPU）101に
対して、割込み要求発生源が特定できた旨報告する。

また内部コントローラ109では、アドレスカウンタ103
に対して上記第１および第２の計数命令C1およびC2を与
える都度、前記第２のベクタレジスタ106bをクリアとし
て、上位４ビットおよび下位８ビットに関するアドレス
指定動作に際し、それぞれ最初に第１のベクタレジスタ
106aにセットされたデータがより大きい値を示すデータ
として無条件に第２のベクタレジスタにシフトされるよ
うにしている。こうしたシフト動作は、第１および第２
のアドレスレジスタ104aおよび104bの間においても同様
に行なわれる。

この内部コントローラ109から上記の報告を受けたプ
ロセッサ（CPU）101が、その後、信号AC1により第２の
ベクタレジスタ106bをアクセスしてベクタデータを読み
取り、また信号AC2により第２のアドレスレジスタ104b
をアクセスしてアドレスデータを読み取って、この特定
された端末インタフェース部に関する所定の割込み処理
を実行することは、先の第２図〜第４図に示した装置の
場合と同様である。

このように、第６図Ａに示した装置によれば、分配ユ
ニットの一巡分のポーリングを行なって、このうち最も
優先度の高いベクタデータを出力した分配ユニットをア
ドレスデータに基づき、該最も優先度の高いベクタデー
タを出力して割込み要求IRQを発生した端末インタフェ
ース部が含まれる端末インタフェース部グループを優先
して特定し、その後該端末インタフェース部グループに
含まれる端末インタフェース部に対して集中的にポーリ
ングを行なって、当の最も優先度の高いベクタデータを
出力して割込み要求IRQを発生した端末インタフェース
部を特定するようにしたことから、先の第２図〜第４図
に示した装置と同様、ポーリング所要時間の大幅な短縮
が図られるようになることは勿論、複数の端末インタフ
ェース部グループから、同時に、あるいは分配ユニット
一巡分のポーリング時間にかかる近時間に、上記の割込
み要求IRQが出力された場合でも、システムの運用効率
を最大限に維持した最も好ましい態様で、こうした大幅
な時間短縮を可能とする高能率ポーリングが実現される
ようになる。

なお、この第６図Ａに示した装置では、アドレスレジ
スタとして上述のように第１および第２の２つのアドレ
スレジスタ104aおよび104bを用いるようにしたが、他に
例えば、第６図Ｂに示すように、上記コンパレータ108
の比較出力に基づいてアドレスバスAB上のアドレスデー
タを取り込むようにすれば、同アドレスレジスタとして
第６図Ｂに示すような単一のアドレスレジスタ104を用
いて、上記と同等の装置を構成することもできる。

ところで、上記の如く割込み要因の優先度に応じてポ
ーリングを行なうには、予め該優先度に対応した複数の
制御バスを設けておくとともに、前記割込み要求も、そ
の割込み要因の優先度に応じて、これら複数の制御バス
のうちの対応する優先度のものに選択的に出力されるよ
うにし、割込み要求発生源の特定に際しては、より優先
度の高い制御バスを通じて割込み要求を出力した割込み
要求発生源から（正確にはその含まれるグループから）
先に特定するといった方法も有効である。

第７図〜第９図は、こうした第３の実施例を具現する
ための装置について、その具体構成例を示したものであ
る。この装置も、多重化装置としての基本的な構成は第
１図に示される構成に共通する。そして、同第７図〜第
９図に示される態様で、前記制御部100、分配ユニット
６および端末インタフェース部３のそれぞれに分割搭載
される。また、これら第７図〜第９図においても、先の
第２図〜第４図に示される要素と同一あるいは対応関係
にある要素には同一あるいは対応する符号を付して示し
ており、重複する説明は省略する。

さてこの装置によれば、同第７図〜第９図に示される
ように、制御バスCBとして第１および第２の制御バスCB
1およびCB2の２つの制御バスが配されているとともに、
分配ユニット６（第８図）の各々は、ベクタレジスタ6b
として第１および第２のベクタレジスタ6b1および6b2の
２つのレジスタ、またアドレス判別回路6cとしても第１
および第２のアドレス判別回路6c1および6c2の２つの判
別回路を有し、更に端末インタフェース部３（第９図）
の各々も、ベクタレジスタ3cとして第１および第２のベ
クタレジスタ3c1および3c2の２つのレジスタ、アドレス
判別回路3dとしても第１および第２のアドレス判別回路
3d1および3d2の２つの判別回路を有して構成される。

ここで、上記第１の制御バスCB1、端末インタフェー
ス部３における第１のベクタレジスタ3c1および第１の
アドレス判別回路3d1、そして分配ユニット６における
第１のベクタレジスタ6b1および第１のアドレス判別回
路6c1は、それぞれ高い優先度を持たせようとする割込
み要求並びにベクタデータに対応して配され、他方の上
記第２の制御バスCB2、端末インタフェース部３におけ
る第１のベクタレジスタ3c2および第２のアドレス判別
回路3d2、そして分配ユニット６における第２のベクタ
レジスタ6b2および第２のアドレス判別回路6c2は、それ
ぞれ上記に比べて優先度が低くともよい割込み要求並び
にベクタデータに対応して配されるものとする。

すなわちこの装置においては、各端末インタフェース
部に配される割込み要求発生回路3b′は、その対応する
端末装置監視回路3a′からの割込み要因検出結果に応じ
て、この割込み要因がシステム運用上優先度の高いもの
であれば、第１の制御バスCB1を通じて割込み要求IRQ1
を出力するとともに、第１のベクタレジスタ3c1に対し
てその対応するベクタデータをセットし、またこれを統
括する分配ユニットにおいても、その割込み要求検出・
発生回路6a′は、上記第１の制御バスCB1を通じて割込
み要求IRQ1が検出された場合には、同様に第１の制御バ
スCB1を通じて制御部100に対する割込み要求IRQ1を出力
するとともに、第１のベクタレジスタ6b1に対してその
伝達されるベクタデータをセットする。逆に、優先度の
比較的低い割込み要因に対しては、他方の第２の制御バ
スCB2、第２のベクタレジスタ3c2および第２のベクタレ
ジスタ6b2がそれぞれ用いられる。

端末インタフェース部３および分配ユニット６のこう
した第１および第２の２系統のベクタレジスタに対応す
べく、この装置では、先のアドレスデータ（前記表参
照）として、例えば追加される先頭の１ビットの論理内
容によってこれら第１および第２の系統の別を示す（例
えば論理値「０」→第１の系統、論理値「１」→第２の
系統）合計13ビットのデータが用いられる。

すなわち同装置の制御部100（第７図）は、ある端末
インタフェース部からの割込み要求に対し、こうした13
ビットのアドレスデータのうち、先頭の１ビットによっ
て上記第１および第２の系統のうちの一方を指定し（以
下に述べるように、この指定に際しては第１の系統が優
先される）、この先頭の１ビットを除く上位４ビットに
よるポーリングによって割込み要求源が含まれる端末イ
ンタフェース部グループ（分配ユニット）を特定し、最
後の下位８ビットによるポーリングによって当の割込み
要求源である端末インタフェース部を特定するように動
作する。

また、分配ユニット６（第８図）および端末インタフ
ェース部３（第９図）では、制御部100によるこうした
ポーリングに際し、上記13ビットのアドレスデータの先
頭ビットによって第１の系統が指定されているときは、
それぞれ第１のアドレス判別回路6c1（分配ユニット）
および第１のアドレス判別回路3d1（端末インタフェー
ス部）がこの旨判別して、自らの分配ユニットあるいは
端末インタフェース部が指定されたとき、各対応する第
１のベクタレジスタ6b1（分配ユニット）あるいは第１
のベクタレジスタ3c1（端末インタフェース部）に対し
そのレジスタ内容を読み出し出力するように指令し、同
13ビットのアドレスデータの先頭ビットによって第２の
系統が指定されているときは、それぞれ第２のアドレス
判別回路6c2（分配ユニット）および第２のアドレス判
別回路3d2（端末インタフェース部）がこの旨判別し
て、自らの分配ユニットあるいは端末インタフェース部
が指定されたとき、各対応する第２のベクタレジスタ6b
2（分配ユニット）あるいは第２のベクタレジスタ3c2
（端末インタフェース部）に対しそのレジスタ内容を読
み出し出力するように指令する。

以下に、この装置のこうしたポーリングにかかる動作
について、制御部（第７図）内の内部コントローラ111
による制御動作を中心に更に詳述する。

内部コントローラ111は、プロセッサ（CPU）101から
ポーリング許可ステータスSTが与えられていること、並
びに制御バスCB1およびCB2のいずれかを通じて割込み要
求IRQ1およびIRQ2のいずれかが加えられたこと、を条件
に、ここでは13ビットの計数容量を有するアドレスカウ
ンタ112を起動する。

ただしこの起動に際して、該内部コントローラ11は、
上記２つの制御バスCB1およびCB2のうち、優先される割
込み要因に対応して割込み要求が出力される第１の制御
バスCB1を優先して監視し、この制御バスCB1のみに割込
み要求が生じた場合はもとより、これら制御バスCB1お
よびCB2の双方に割込み要求が生じた場合でも、この第
１の制御バスCB1を介して加えられる割込み要求IRQ1を
選択的に取り込む。そしてこの割込み要求IRQ1を取り込
んだ内部コントローラ111は、上記アドレスカウンタ112
に対し、優先計数命令coを通じてその先頭ビットの論理
値を例えば「０」として、前記第１の系統を指定した
後、第１の計数命令c1を与えて、その先頭ビットを除く
上位４ビットに関する２進計数を開始せしめる。

これにより、前述した分配ユニット６（端末インタフ
ェース部）についてのポーリングが、上記アドレスデー
タの先頭ビットにより指定された第１の系統を通じて実
施されることとなり、各分配ユニットでは、その各第１
のアドレス判別回路6c1を通じて、アドレスバスABに順
次伝達されるアドレスデータが自らを指定しているもの
か否かを判別するとともに、この判別に応じて、その各
第１のベクタレジスタ6b1のレジスタ内容をデータバスD
Bに順次出力する。こうして順次出力される各レジスタ
内容が制御部100のベクタ判別回路105に取り込まれ、該
ベクタ判別回路105によるベクタデータの判別に基づい
て、上記割込み要求IRQ1の発生源が含まれる端末インタ
フェース部グループが特定されるようになることは、先
の第２〜第４図に示した装置の場合と同様である。そし
て、この特定された端末インタフェース部グループ（分
配ユニット６）の物理アドレス、並びに前記２つの系統
のうち現在指定されている系統（ここでは第１の系統）
の別を示す13ビットのアドレスデータがアドレスレジス
タ104′に一旦セットされる。

こうして端末インタフェース部グループの特定を終え
ると、内部コントローラ111は次に、アドレスカウンタ1
12に第２の計数命令c2を与えて、該アドレスカウンタ11
2に上記13ビット中下位８ビットに関する２進計数を開
始せしめる。この計数に際しては、上記アドレスレジス
タ104′にセットされたアドレスデータのうち、先頭ビ
ットを含む上位５ビットのデータが固定的に用いられ
る。

これにより、上記特定された端末インタフェース部グ
ループに含まれる各端末インタフェース部についてのポ
ーリングが、上記アドレスデータの先頭ビットにより指
定された第１の系統を通じて実施されることとなり、こ
の該当する各端末インタフェース部では、その各第１の
アドレス判別回路3d1を通じて、アドレスバスABに順次
伝達されるアドレスデータが自らを指定しているものか
否かを判別するとともに、この判別に応じて、その各第
１のベクタレジスタ3c1のレジスタ内容をデータバスDB
に順次出力する。こうして順次出力される各レジスタ内
容が制御部100のベクタ判別回路105に取り込まれ、該ベ
クタ判別回路105によるベクタデータの判別に基づい
て、当の割込み要求IRQ1を出力した端末インタフェース
部が特定されるようになることも、先の第２〜第４図に
示した装置の場合と同様である。そして、この特定され
た端末インタフェース部の物理アドレス、並びに前記２
つの系統のうち現在指定されている系統（ここでは第１
の系統）の別を示す13ビットのアドレスデータがアドレ
スレジスタ104′に新たにセットされ、同端末インタフ
ェース部の割込み要因に対応したベクタデータがベクタ
レジスタ106にセットされる。

他方、前記第２の制御バスCB2のみに割込み要求（割
込み要求IRQ2）が生じた場合には、内部コントローラ11
1は、この割込み要求IRQ2を取り込んで、アドレスカウ
ンタ112に対し、前記優先計数coを通じてその先頭ビッ
トの論理値を例えば「１」として、前記第２の系統を指
定する。第１の計数命令c1に基づく分配ユニット６（端
末インタフェース部グループ）についてのポーリングに
よって、上記割込み要求IRQ2の発生源が含まれる端末イ
ンタフェース部グループを特定する動作、並びにその後
の第２の計数命令c2に基づく上記特定端末インタフェー
ス部グループに含まれる各端末インタフェース部につい
てのポーリングによって、当の割込み要求IRQ2を出力し
た端末インタフェース部を特定する動作、は先の場合と
同様である。ただしこの場合、上記の各ポーリングは、
上記アドレスデータの先頭ビットにより指定される第２
の系統を通じて実施される。この結果、上記特定された
端末インタフェース部の物理アドレス、並びにその指定
された系統（第２の系統）の別を示す13ビットのアドレ
スデータがアドレスレジスタ104′にセットされ、かつ
同端末インタフェース部の当該割込み要因に対応したベ
クタデータがベクタレジスタ106にセットされる。

これらいずれの場合であれ、内部コントローラ111に
よる割込み要求発生回路107を介した特定完了報告（割
込み要求IRQ′）に応じて、プロセッサ（CPU）101が、
信号AC1によりベクタレジスタ106をアクセスしてベクタ
データを読み取り、また信号AC2によりアドレスレジス
タ104′をアクセスしてアドレスデータを読み取って、
この特定された端末インタフェース部に関する所定の割
込み処理を実行するようになることは、前述した各装置
の場合と同様である。

このように、この第７図〜第９図に示した装置によっ
ても、先の第２図〜第４図に示した装置と同様、ポーリ
ング所要時間の大幅な短縮が図られるようになることは
勿論、複数の端末インタフェース部から同時に割込み要
求が出力される場合でも、高い優先度を持たせようとす
る割込み要因に対応して該割込み要求を発した端末イン
タフェース部が優先して特定されるようになる。

なお、上記の例においては、説明の便宜上、制御バス
CB並びに分配ユニット６および端末インタフェース部３
にそれぞれ配されるベクタレジスタおよびアドレス判別
回路を２系統とした場合について示したが、これら各要
素の各々を更に多系統として、更に緻密に優先度を設定
する場合でも、こうしたポーリング方法が同様に適用で
きることは勿論である。

また、上記各実施例では、マルチメディア多重化装置
を例に挙げて説明したが、この発明にかかるポーリング
方法および装置が複数の端末インタフェースからの割込
み要求を特定する装置の全てに全く同様に適用できるこ
とはいうまでもない。

〔発明の効果〕

以上説明したように本発明によれば、割込み要求を発
生した端末インタフェースを特定する所要時間が大幅に
短くなり、割込み処理を短時間のうちに実施できる。従
って、割込み処理時間に制限がある端末インタフェース
であっても容易に接続することが可能であり、システム
としての機能を大幅に充実させることができる。

また、実施例のようにベクタ番号を端末インタフェー
スのアドレスとは無関係の割込み要因別に割当てるよう
に構成した場合には、ベクタ番号によって端末インタフ
ェースの物理アドレスが制約を受けることもなくなり、
アドレス空間を拡張することができる利点がある。

【図面の簡単な説明】

第１図は、この発明にかかるポーリング方法の一実施例
についてこれを具現するポーリング装置を高速マルチメ
ディ多重化装置に適用した場合の多重化装置全体の構成
例を示すブロック図、第２図は、第１図に示される制御
部の内部構成例を示すブロック図、第３図は、第１図に
示される分配ユニットの内部構成例を示すブロック図、
第４図は、第１図に示される端末インタフェース部の内
部構成例を示すブロック図、第５図は、この発明にかか
るポーリング方法の一実施例についてその処理手順を示
すシーケンス説明図、第６図ＡおよびＢは、それぞれこ
の発明にかかるポーリング方法の他の実施例を具現する
ポーリング装置の一例であって、第１図に示される制御
部の他の内部構成例を示すブロック図、第７図は、この
発明にかかるポーリング方法の更に他の実施例を具現す
るポーリング装置の一例であって、第１図に示される制
御部の更に別の内部構成例を示すブロック図、第８図
は、第７図に示される制御部構成に対応して配される分
配ユニットの構成例を示すブロック図、第９図は、第７
図に示される制御部構成および第８図に示される分配ユ
ニット構成に対応して配される端末インタフェース部の
構成例を示すブロック図、第10図は、従来のポーリング
方法が採用される従来の高速マルチメディア多重化装置
の構成例を示すブロック図である。 100……制御部、３……端末インタフェース部、４……
回線インタフェース部、５……分岐ボード、６……分配
ユニット。

Claims

(57)【特許請求の範囲】

【請求項１】制御部に対する割込み要求が発生した際
に、該割込み要求が複数の割込み要求発生手段のいずれ
から発生されたかを特定すべく、制御部がこれら割込み
要求発生手段に対して行うポーリングの方法であって、前記複数の割込み要求発生手段をいくつかずつにまとめ
たグループの単位でこれら割込み要求発生手段をポーリ
ングして、前記割込み要求を発生している割込み要求発
生手段が含まれるグループを特定する第１の手順と、この特定したグループに含まれる割込み要求発生手段を
常にポーリングして、前記割込み要求を発生している割
込み要求発生手段を特定する第２の手順とを具備したことを特徴とするポーリング方法。