JPH01157145A - ポーリング方法 - Google Patents

ポーリング方法

Info

Publication number
JPH01157145A
JPH01157145A JP24370388A JP24370388A JPH01157145A JP H01157145 A JPH01157145 A JP H01157145A JP 24370388 A JP24370388 A JP 24370388A JP 24370388 A JP24370388 A JP 24370388A JP H01157145 A JPH01157145 A JP H01157145A
Authority
JP
Japan
Prior art keywords
terminal interface
address
interrupt request
polling
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24370388A
Other languages
English (en)
Other versions
JP2567063B2 (ja
Inventor
Muneyuki Suzuki
宗之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63243703A priority Critical patent/JP2567063B2/ja
Publication of JPH01157145A publication Critical patent/JPH01157145A/ja
Application granted granted Critical
Publication of JP2567063B2 publication Critical patent/JP2567063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、制御部に対する割込み要求が発生した際に
、該割込み要求が複数の割込み要求発生手段のいずれか
ら発生されたかを特定すべく、制御部がこれら割込み要
求発生手段に対して行なうポーリングの方法に関し、特
に、上記割込み要求発生手段の数が非常に多数に及ぶ場
合であれ、上記割込み要求を発した割込み要求発生手段
の特定を短時間のうちに効率良く達成する方法に関する
(従来の技術) 割込み要求が複数の割込み要求発生手段のいずれから発
生されたかを特定する必要のある装置として、例えば高
速マルチメディア多重化装置がある。
この多重化装置は、電話機端末やデータ端末等の各種の
端末装置の出力情報をパケット化して高速ディジタル回
線に時分割多重で送り出し、相手端末装置に送信するも
のである。第10図にこの多重化装置の概略構成を示す
この第10図に示されるように、こうした高速マルチメ
ディア多重化装置は、プロセッサ(CPU)が内蔵され
る制御部1と、バス中継部2(21〜2M)により分配
・中継されるアドレスバスAB、制御バスCBおよびデ
ータバスDBおよび多重化データバスhDを介して上記
制御部1にパスライン接続される複数の(図示の例では
N個(N>M)の)端末インタフェース部3(31゜3
2、・・・3 (K−1)、3に、・・・3N)と、上
記多重化データバス9Dを通じて採取される端末インタ
フェース部3からの出力データを多重化してこの多重化
データを高速ディジタル回線HDへ送り出す回線インタ
フェース部4と、をそれぞれ具えて構成される。
ここで、1末インタフェース部3は、上記電話機端末や
データ端末等の各種端末装置(図示せず)と接続されて
、前記の割込み要求発生手段として機能するインタフェ
ース部であり、これら端末装置に 1)、動作の立ち上り。
2)、シグナリング情報(電話番号情報)の送出。
3)、状態変化。
等々、の割込み要因が生じたとき、その各対応する端末
インタフェース部が、この雪検知して、上記制御部1に
対する所定の割込み要求を発生する。
制御部1では、端末インタフェース部3のいずれかから
、こうして割込み要求が発生されたことを条件に、先頭
の端末インタフェース部31から順に各端末インタフェ
ース部に対するポーリングを行なって、割込み要求を発
生した端末インタフェース部を特定し、この特定に基づ
いて前述したデータ採取のための所定の割込み処理を実
行する。
以下に、制御部1が行なう上記ポーリングについてその
動作態様を更に詳述する。
いま、上記端末インタフェース部3(第10図)のうち
、第に番目の端末インタフェース部3Kに対応した端末
装置に割込み要因が発生したとすると、この第に番目の
端末インタフェース部3Kから上記制御部1に対する割
込み要求が発生されるようになることは上述した通りで
ある。こうした割込み要求の発生は制御バスCBを通じ
て行なわれる。また、上記端末インタフェース部3を構
成する各端末インタフェース部は、ベクタレジスタと称
される割込み発生時の制御部1に対する参照番号指示用
のレジスタがそれぞれ内蔵されており、当の第に番目の
端末インタフェース部3Kにおいては、こうした割込み
要求の発生動作に際して、その内蔵するベクタレジスタ
に自らの個有の番地に対応したベクタ番号をセットする
動作も併せ行なわれる。
制御部1は、上記割込み要求の発生に応じてポーリング
を開始する。
このポーリングに際し、同制御部1では、アドレスバス
ABを通じて上記端末インタフェース部3のうちの第1
番目のインタフェースである端末インタフェース部31
をまず指定して、これに内蔵されるベクタレジスタの内
容をデータバスDBを通じて読み出し、その内容にベク
タ番号が含まれていなければ、次に第2番目の端末イン
タフェース部32を指定して、これと同様の操作を繰り
返す。制御部1は、こうしてアドレスバスABを通じて
端末インタフェース部を順次指定しつつ、データバスD
Bを通じてそのベクタレジスタの内容を読み出す操作を
繰り返し、第に番目の端末インタフェース部3Kを指定
して、そのベクタレジスタの内容を読み出したとき、こ
れに上記のベクタ番号が含まれていることを検知して、
割込み要求を発生した端末インタフェース部カ(この第
に番目の端末インタフェース部3にである旨特定する。
このよ、うに、第10図に例示される多重化装置にあっ
ては、各対応する端末の割込み要求の発生に応じて制御
部1に対し割込み要求を発生する端末インタフェース部
が、その内蔵するベクタレジスタに自らの個有の番地に
対応したベクタ番号をセットすることから、これら各端
末インタフェース部の物理アドレスとそのベクタ番号と
は1対1に対応するようになり、制御部1では、上記の
ポ−リングによってベクタ番号を読み出すことができさ
えすれば、その端末インタフェース部、すなわち割込み
要求を発生した端末インタフェース部を特定することが
可能となる。
なおこの場合、制御部1は、各端末インタフェース部の
物理位置(物理アドレス)と割込み要求とを1対1に対
応させたルックアップテーブルを有しており、割込み要
求を発生した端末インタフェース部の物理位置を特定す
ることで、その対応する割込み要因がいかなる要因かを
知る。同多重化装置にあっては、割込み要因に応じて端
末インタフェース部がそれぞれ割り当てられている。
(発明が解決しようとする課題) ところで、この第10図に示した多重化装置の上述した
ポーリング方法では、複数の端末インタフェース部を1
つずつ順番に指定してその割込み要求発生の有無を確認
していくものであることから、例えば1ポーリングにか
かるサイクル時間が400nsであるとするときに、上
記端末インタフェース部の数が128個(N−128)
程度であれば、全体のポーリング所要時間も、400n
sX128−51.2us 程度の時間で済むことになるが、装置の規模が大きくな
って、例えば2048個の端末インタフェース部が必要
とされるような場合(N−2048)には、全体のポー
リング所要時間に 400nSX2048=819.2μSといった非常に
長い時間を要することとなる。
したがって、同ポーリング方法によれば、上記端末イン
タフェース部の数が比較的少なくて済む場合や、端末イ
ンタフェース部の数が多くとも制御部1による割込み処
理に時間的制約が設けられないような場合には、割込み
要求発生源についてのなお有効な特定も可能であるが、
上記割込み処理のための時間が制限される多重化装置に
おいて上記端末インタフェース部が数多く必要とされる
ような場合には、こうした割込み要求発生源の特定を常
に適正に維持することができなくなる。
この発明は、上述した実情に鑑みてなされたものであり
、割込み要求発生手段である上記端末インタフェース部
の数がいかに多数に及ぶ場合であれ、短時間のうちに効
率良く割込み要求発生源の特定を行なうことのできるポ
ーリング方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) こうした目的を達成すべく、この発明では、上記割込み
要求発生手段である複数の端末インタフェース部をいく
つかずつにまとめたグループの単位でこれら端末インタ
フェース部のポーリングを行なって、まず割込み要求発
生源(割込み要求を発生している端末インタフェース部
)が含まれるグループを特定し、次いでこの特定したグ
ループに含まれる端末インタフェース部のみの集中的な
ポーリングを行なって、所望とされる割込み要求発生源
を特定するようにする。
(作用) これにより、全体のポーリング所要時間は、((グルー
プ数)+(1グループ当りの端末インタフェース部数)
IX(1ポーリングのサイクル時間) によって決定されることになり、いかに端末インタフェ
ース部の数が多数に及ぼうとも、適宜な数ずつのグルー
プ化によって、同ポーリング所要時間は大幅に短縮され
るようになる。
なお、上記グループは、更にこれが階層的に複数段階に
グループ化されたものであってもよく、この場合上記特
定されるグループとは、上記割込み要求発生源が含まれ
るグループに係わる階層的に最も上位のグループから最
も下位のグループまでを意味する。これによれば、上記
ポーリング所要時間の短縮化も更に促進されることとな
る。
またこ・の発明では、割込み要求の発生に伴なって当該
端末インタフェース部にセットされる前記ベクタとして
、端末インタフェース部の物理アドレスとは無関係に、
各該当する割込み要因の内容を示すデータ(コード)を
用いるものとする。因みに従来は、このベクタ(ベクタ
番号)と端末インタフェース部の物理アドレスとを1対
1に対応させていたために、ベクタ(ベクタ番号)で表
わすことのできる範囲内にこの端末インタフェース部の
物理アドレスが限定され、ひいては端末インタフェース
部の接続数にも自ずと限界が生じる不都合があったが、
ベクタ番号を、このように割込み要因別に割当てるよう
にすれば、端末インタフェース部に割当てる物理アドレ
スの制約を無くすことが可能となる。
(実施例) 第1図は、この発明にかかるポーリング方法の一実施例
が適用される高速マルチメディア多重化装置についてそ
の構成の概略を示すものである。
この第1図に示す多重化装置において、100は、プロ
セッサ(CPU)が内蔵されて該多重化装置としての動
作を統括的に制御する制御部、5は、この制御部100
から導出されるアドレスバスAB、制御バスCBおよび
データバスDBおよび多重化データバスhDの各パスラ
インをこの例ではそれぞれ16路に分岐する分岐ボード
、6(601〜616)は、この分岐ボード5によって
分岐される各パスラインに図示の如く分は配されて、各
々対応するパスラインを更に前記の端末インタフェース
部3に分配中継する分配ユニット、をそれぞれ示す。端
末インタフェース部3が、電話機端末やデータ端末等の
各種端末装置(図示せず)と接続されて、前記割込み要
求発生手段として機能すること、および回線インタフェ
ース部4が、制御部100を通じて採取される端末イン
タフェース部3からの出力データを多重化してこの多重
化データを高速ディジタル回線HDへ送り出すよう機能
すること、は先の第10図に示した多重化装置の場合と
同様である。
はじめに、この多重化装置の概要について説明する。− 同第1図に示されるように、この例では、2048個の
端末インタフェース部3 (30001〜32048)
を具えるとともに、これら端末インタフェース部3を、
128個ずつ16のグループに分割して、上記16個の
分配ユニット6(601〜616)により分配中継され
る各パスライン(アドレスバスAB、制御バスCB、デ
ータバスDB)にそれぞれグループ単位で共通接続して
いる。すなわち、第1のユニット601が端末インタフ
ェース部30001〜30128からなる第1の端末イ
ンタフェース部グループを統括し、第2の分配ユニット
602が端末インタフェース部30129〜30255
からなる第2の端末インタフェース部グループを統括し
、以下同様に、第16の分配ユニット616が端末イン
タフェース部31921〜32048からなる第16の
端末インタフェース部グループを統括する形となる。
また、上記端末インタフェース部3 (30001〜3
2048)が、その各対応する端末装置の1)、動作の
立ち上り。
2)、シグナリング情報(電話番号情報)の送出。
3)、状態変化。
等々、の割込み要因の発生に応じて、その内蔵するベク
タレジスタにベクタセットすることも前述した通りであ
るが、ここでは特に、このベクタレジスタにセットする
ベクタとして、これら1)。
〜3)1等々の割込み要因(ベクタ種類)を直接に識別
指示するためのデータ(コード)を用いる。
すなわち、これら端末インタフェース部3の内部にセッ
トされるベクタデータは、同端末インタフェース部3の
各物理アドレスとは無関係の内容となっている。
これら端末インタフェース部3 (30001〜320
48)の物理アドレスは、上記分配ユニット6(601
〜616)との兼ね合いで、別途、この表に示されるよ
うに、該実施例では、上記分配ユニット6(601〜6
16)とこれに対応して16のグループに分割された端
末インタフェース部3(30001〜32048)との
各物理アドレスを、分配ユニット6に係わる上位4ビツ
トのデータと端末インタフェース部3に係わる下位8ビ
ツトのデータとの合計12ビツトからなるアドレスデー
タをもって表現する。これらアドレスデータは、制御部
100からアドレスバスABを介して各分配ユニット6
あるいは各端末インタフェース部3に伝達されるもので
あり、例えば、r(0001)(00000000)J
といったアドレスデータによれば第2の分配ユニット6
02が指定され、またr (0001)(000000
10)Jといったアドレスデータによれば第2の端末イ
ンタフェース部グループに属する端末インタフェース部
30130が指定されることを意味する。
第2図〜第4図は、ここで実施しようとするポーリング
方法を具現するための装置についてその具体構成例を示
したものである。この装置は、同第2図〜第4図に示さ
れる態様で上記制御部100、分配ユニット6および端
末インタフェース部3のそれぞれに分割して搭載される
以下に、これら第2図〜第4図を併せ参照して、該多重
化装置のポーリングにかかる動作を詳述する。
いま、ある端末装置に前述したいずれかの割込み要因が
発生したとすると、これに対応した端末インタフェース
部がこの旨検知して、制御部100に対する割込み要求
を発生する。
端末インタフェース部3の各々は第4図に示される構成
を有するもので、この割込み要因が発生した端末装置に
対応した端末インタフェース部は、こうした割込み要因
の発生を端末装置監視回路3aを通じて検出する。この
検出結果は割込み要求発生回路3bに加えられる。
割込み要求発生回路3bは、制御バスCBに割込み要求
IRQを出力する回路であるとともに、当該端末インタ
フェース部に割当てられた端末装置に応じてこれに発生
される割込み要因を示すベクタデータを予め保持した回
路であり、上記端末装置監視回路3aによる割込み要因
発生の検出に基づいて、上記割込み要求IRQを出力し
、かつ上記保持するベクタデータをベクタレジスタ3C
にセットする。この出力された割込み要求IRQは制御
バスCBを介して、またベクタレジスタ3Cにセットさ
れたベクタデータはデータバスDBを介して、当該端末
インタフェース部グループの、対応する分配ユニットへ
と伝達される。
分配ユニット6の各々は第3図に示される構成を有する
もので、上記出力された割込み要求IRQが伝達される
分配ユニットは、その割込み要求検出・発生回路6aを
通じて、自らが統括する端末インタフェース部グループ
に割込み要求IRQが発生したことを検知する。
割込み要求検出・発生回路6aは、制御バスCBを介し
て上記割込み要求IRQが加えられたとき、その旨検出
して、ベクタレジスタ6bに、対応するデータバスDB
に伝達される上記ベクタデ−夕を取り込ませてこれを貯
蔵させるとともに、その分岐ボード5側(制御部100
側)の制御バスCBに新たに割込み要求IRQを出力す
る回路であり、この該当する分配ユニットの割込み要求
検出・発生回路6aから出力された割込み要求IRQが
、分岐ボード5を介して制御部100に伝達される。
制御部100は第2図に示される構成を有するもので、
上記分配ユニットから(正確にはその割込み要求検出・
発生回路6aから)出力された割込み要求IRQは、制
御バスCBを介して内部コントローラ102幌加えられ
る。
内部コントローラ102は、該制御部100の主にポー
リングにかかる動作を制御するコントローラであり、プ
ロセッサ(CPU)101からポーリング許可ステータ
スSTが与えられていること、および制御バスCBを通
じて割込み要求IRQが加えられたこと、を条件にまず
アドレスカウンタ102に第1の計数命令C1を与えて
これを起動するよう動作する。
アドレスカウンタ103は、この例では先の表に示した
アドレスデータに対応した12ビ・ソトのカウンタであ
り、内部コントローラ102から上記第1の計数命令C
1が与えられることにより、所定の周期(ポーリング周
期)でその上位4ビツトに関しての2進計数を実行する
。すなわちこれにより、アドレスバスABを介して、分
配ユニット6が、その第1のユニット601から順に指
定されることとなる。
このとき、分配ユニット6の各々では、そのアドレス判
別回路6c(第3図参照)を通じて、上記アドレスバス
ABに伝達されるアドレスデータが自らを指定している
ものか否かを判別する。
アドレス判別回路6Cは、各分配ユニットに割当てられ
た物理アドレスを示すデータがその内部に予設定され、
上記アドレスバスABに都度伝達されるアドレスデータ
とこの予設定されたデータとの比較のもとにこうした指
定の有無についての判別を行なうものであり、自らの分
配ユニットが指定された旨判別したとき、ベクタレジス
タ6b(第3図)に読み出し指令を与えて、そのレジス
タ内容をデータバスDBに出力させる。これにより、制
御部100からの上述した分配ユニットの順次の指定に
応じて、これら分配ユニットのレジスタ内容がデータバ
スDBを介して順に制御部100に取り込まれるように
なる。
制御部100では、こうして取り込まれる各分配ユニッ
トの(正確には各ベクタレジスタ6bの)レジスタ内容
を、ベクタ判別回路105(第2図)を通じて監視する
ベクタ判別回路105は、上記データバスDBに順次伝
達される内容、すなわち各ベクタレジスタ6bのレジス
タ内容が、前記何らかの割込み要因を示すベクタデータ
であるか否かを判別する回路であり、特にこの例におけ
るベクタ判別回路105は、伝達されたレジスタ内容が
ベクタデータのいずれかを示している旨判別した時点で
、上記内部コントローラ102にこの旨伝達するととも
に、アドレスレジスタ104にそのときのアドレスデー
タ、すなわちベクタデータを出力した分配ユニットの物
理アドレスを示すアドレスデータを取り込ませ、かつベ
クタレジスタ106にこの判別したベクタデータを貯蔵
する。なお、1回目のベクタデータは記憶しなくともよ
い。
制御部100としての以上の処理により、前記割込み要
求IRQを出力した端末インタフェース部までは特定で
きないにしろ、この端末インタフェース部が属する端末
インタフェース部グループについてはこれを特定できた
ことになる。
さて、ベクタ判別回路105からベクタデータが判別さ
れた旨伝達された上記内部コントローラ102では、次
に、アドレスカウンタ103に第2の計数命令C2を与
えてこれを起動するよう動作する。
これによりアドレスカウンタ103は、前記12ビット
中下位8ビットに関しての2進計数を先と同様所定の周
期で実行する。なお、この計数動作に際して、上位4ビ
ツトは、上記アドレスレジスタ104に取り込まれたア
ドレスデータ、すなわち上記特定された端末インタフェ
ース部グル−プ(分配ユニット)のアドレスデータが固
定的に用いられる。
こうしたアドレスレジスタ104およびアドレスカウン
タ103によるアドレス指定動作によれば、アドレスバ
スABを介して、今度は、上記特定された端末インタフ
ェース部グループに属する端末インタフェース部が、そ
の物理アドレスを示す番号の若いものから順に指定され
ることとなる。
このとき、これら端末インタフェース部の各々では、そ
のアドレス判別回路3d(第4図参照)を通じて、上記
アドレスバスABに伝達されるアドレスデータが自らを
指定しているものか否かを判別する。
アドレス判別回路3dは、先の分配ユニット6における
アドレス判別回路6cと同様、各端末インタフェース部
に割当てられた物理アドレスを示すデータがその内部に
予設定され、上記アドレスバスABに都度伝達されるア
ドレスデータとこの予設定されたデータとの比較のもと
にこうした指定の有無についての判別を行なうものであ
り、自らの端末インタフェース部が指定された旨判別し
たとき、ベクタレジスタ3c(第4図)に読み出し指令
を与えて、そのレジスタ内容をデータバスDBに出力さ
せる。これにより、制御部100からの上述した端末イ
ンタフェース部の順次の指定に応じて、これら端末イン
タフェース部のレジスタ内容がデータバスDBを介して
順に制御部100に取り込まれるようになる。
制御部100では、こうして取り込まれる各端末インタ
フェース部の(正確には各ベクタレジスタ3cの)レジ
スタ内容についても、これをベクタ判別回路105(第
2図)を通じて監視するものであり2、該ベクタ判別回
路105では、先と同様、伝達されたレジスタ内容がベ
クタデータのいずれかを示している旨判別した時点で、
内部コントローラ102にこの旨伝達し、アドレスレジ
スタ104にそのときのアドレスデータ、すなわちベク
タデータを出力した端末インタフェース部の物理アドレ
スを示すアドレスデータを取り込ませ、かつベクタレジ
スタ106にこの判別したベクタデータを貯蔵する。
こうしてベクタ判別回路105から2度目のベクタデー
タが判別された旨伝達された内部コントローラ102は
、同制御部100内の割込み要求発生回路107を起動
して割込み要求IRQ’を発生させ、プロセッサ(CP
U)101に対・して、割込み要求発生源(割込み要求
IRQを出力した端末インタフェース部)が特定できた
旨報告する。
報告を受けたプロセッサ(CPU)101では、その後
、信号ACIによりベクタレジスタ106をアクセスし
てベクタデータを読み取り、また信号AC2によりアド
レスレジスタ104をアクセスしてアドレスデータを読
み取って、この特定された端末インタフェース部に関す
る所定の割込み処理を実行する。
第1図〜第4図に例示した多重化装置のこうしたポーリ
ング動作を、第5図に参考までに一覧する。
このように、上述したポーリング方法によれば、端末イ
ンタフェース部をいくつかずつ(上記の例では128個
ずつ)にまとめたグループの単位でこれら端末インタフ
ェース部の(正確にはグループ統括手段である分配ユニ
ットの)ポーリングを行なって、まず割込み要求発生源
(割込み要求を発生している端末インタフェース部)が
含まれるグループを特定し、次いでこの特定したグルー
プに含まれる端末インタフェース部に対するポーリング
を行なって、当の割込み要求発生源を特定するものであ
ることから、そのポーリング所要時間は、全体でも 1(グループ数)+(1グループ当りの端末インタフェ
ース部数)IX(1ポーリングのサイクル時間)。
すなわち、1ポーリングのサイクル時間を400nsと
して上記の例では (16+128)X400ns−57,6μsとなり、
前述した従来のポーリング方法による場合と比較して明
らかなように、大幅な時間短縮が図られるようになる。
なお、上記複数の端末インタフェース部のグル−ブ化の
態様は任意であり、例えば上述した例などでは、更にグ
ループ数を増やして、「32」グループに分割するよう
にしたり(この場合1グループ当りの端末インタフェー
ス部数は「64」となる)、あるいはこの分割したグル
ープを階層的に複数段階に更にグループ化したりするよ
うにすれば、ポーリング所要時間も更に短縮されるよう
になる。
また、上記分配ユニットに対する次回のポーリング開始
点、すなわち上位4ビツトのアドレス指定に基づく次回
のポーリングの開始点についてもその設定態様は任意で
ある。例えば、アドレスレジスタ104にセットされて
いるアドレスデータの上位4ビツトの内容に基づき、そ
の次の値に対応する分配ユニット、すなわち上記特定さ
れた分配ユニットの次の物理アドレスを有する分配ユニ
ットから次回のポーリングが開始されるようにしてもよ
いし、あるいは同アドレスレジスタ104の内容をリセ
ットして、常に先頭の分配ユニット601から同ポーリ
ングが開始されるようにしてもよい。
ところで、上記第1の実施例では、全ての割込み要因を
平等にとらえて、その都度最初に割込み要求IRQを出
力した端末インタフェース部を特定するようにしたが、
次に示す第2の実施例では、上記割込み要因のシステム
運用上の優先度に配慮し、同時に、あるいはグループ−
巡のポーリング時間内に、複数の端末インタフェース部
から割込み要求IRQが出力された場合に、前記ベクタ
データを参照比較して、より優先度の高い割込み要因に
対応した割込み要求発生源が含まれるグループを先に特
定し、ひいては、より優先度の高い割込み要因に対応し
た割込み要求発生源を先に特定するようにする。
第6図Aは、こうしたポーリング方法を具現するための
装置について、その具体構成例を示したものである。た
だしこの装置も、多重化装置としての全体の構成は第1
図に共通し、また分配ユニット6および端末インタフェ
ース部3の構成はそれぞれ第3図および第4図に共通す
るものであり、ここでは制御部100に配される部分に
ついてのみその構成を示す。またこの第6図Aにおいて
、先の第2図に示される要素と同一あるいは対応関係に
ある要素には同一あるいは対応する符号を付して示して
おり、重複する説明は省略する。
さてこの装置によれば、制御部100は、同第6図Aに
示されるように、アドレスレジスタ104として第1お
よび第2のアドレスレジスタ104aおよび104bの
2つのレジスタを有するとともに、ベクタレジスタ10
6としても第1および第2のベクタレジスタ106aお
よび106bの2つのレジスタを有している。
これら各レジスタは、同制御部100内に配されるコン
パレータ108の比較出力に基づいて、各々その第1の
レジスタへの貯蔵データのシフトが行なわれる。
すなわちコンパレータ108は、上記第1および第2の
ベクタレジスタ106aおよび106bにそれぞれ貯蔵
されるベクタデータ内容を比較して、第2のベクタレジ
スタ106bのベクタデータよりも第1のベクタレジス
タ106aのベクタデータのほうが高い優先度に対応し
た割込み要因を示す場合に、所定の検出信号を出力して
、第2のアドレスレジスタ104bの内容を第1のアド
レスレジスタ104aの内容によって更新するとともに
、第2のベクタレジスタ106bの内容を第1のベクタ
レジスタ106aの内容によって更新するよう動作する
なお、上記ベクタデータが、割込み要因1)、動作の立
ち上り。
2)、シグナリング情報(電話番号情報)の送出。
3)、、状態変化。
等々、に対応してこれらを識別指示するデータであるこ
とは前述した通りであるが、ここでは特に、これら割込
み要因のシステム運用上の優先度に応じて、優先度の高
い割込み要因に対応するものから順に、数値的に大きな
値を示すデータが割付けられるものとする。これにより
、コンパレータ108による上記第1および第2のベク
タレジスタ106aおよび106bのレジスタ内容(ベ
クタデータ)についての優先度の高・低の比較は、単に
、これらレジスタ内容(ベクタデータ)の数値的な大・
小の比較によって達成されるようになる。
また、この装置にあって制御部100のポーリングにか
かる動作を制御する内部コントローラ109が、プロセ
ッサ(CPU)101からポーリング許可ステータスS
Tが与えられていること、および制御バスCBを通じて
割込み要求IRQが加えられたこと、を条件にまずアド
レスカウンタ103に第1の計数命令C1を与えて、そ
の上位4ビツトに関する?進計数を開始せしめるよう動
作することは、先の第2図に示した内部コントローラ1
02と同様であるが、この内部コントローラ109の場
合は特に、上記の上位4ビツトに関するアドレス指定動
作に際しては、ベクタ判別回路105から前記のベクタ
データ判別にかかる報告信号が出力されても、これを受
理せずに、アドレスカウンタ103を通じたその4ビツ
ト分の一巡のアドレス指定動作(すなわち16個の分配
ユニット601〜616の全てに対する順次のアドレス
指定動作)を継続して行ない、この上位4ビット分の一
巡のアドレス指定動作を終えた後に、同アドレスカウン
タ103に第2の計数命令C2を与え、その下位8ビツ
トに関する2進計数を開始せしめるよう動作する。なお
、このアドレスカウンタ103による下位8ビツトの計
数動作に際して、上位4ビツトは、上記第2のアドレス
レジスタ104bに取り込まれたアドレスデータ、すな
わち−巡のアドレス指定に際して最も優先度の高いベク
タデータを出力した分配ユニットに対応したアドレスデ
ータが固定的に用いられる。
その後内部コントローラ109は、この下位8ビツトに
関するアドレス指定動作に際してベクタ判別回路105
から出力される前記ベクタデータ判別にかかる報告信号
をアンドゲート110を通じて受入するとともに、この
受入タイミングをもって割込み要求発生回路107を起
動して割込み要−求IRQ’を発生させ、プロセッサ(
CPU)101に対して、割込み要求発生源が特定でき
た旨報告する。
また内部コントローラ109では、アドレスカウンタ1
03に対して上記第1および第2の計数命令C1および
C2を与える都度、前記第2のベクタレジスタ106b
をクリアとして、上位4ビツトおよび下位8ビツトに関
するアドレス指定動作に際し、それぞれ最初に第1のベ
クタレジスタ106aにセットされたデータがより大き
い値を示すデータとして無条件に第2のベクタレジスタ
にシフトされるようにしている。こうしたシフト動作は
、第1および第2のアドレスレジスタ104aおよび1
04bの間においても同様に行なわれる。
この内部コントローラ109から上記の報告を受けたプ
ロセッサ(CPU)101が、その後、信号ACIによ
り第2のベクタレジスタ106bをアクセスしてベクタ
データを読み取り、また信号AC2により第2のアドレ
スレジスタ104bをアクセスしてアドレスデータを読
み取って、この特定された端末インタフェース部に関す
る所定の割込み処理を実行することは、先の第2図〜第
4図に示した装置の場合と同様である。
このように、第6図Aに示した装置によれば、分配ユニ
ットの一巡分のポーリングを行なって、このうち最も優
先度の高いベクタデータを出力した分配ユニットのアド
レスデータに基づき、該最も優先度の高いベクタデータ
を出力して割込み要求IRQを発生した端末インタフェ
ース部か含まれる端末インタフェース部グループを優先
して特定し、その後該端末インタフェース部グループに
含まれる端末インタフェース部に対して集中的にポーリ
ングを行なって、当の最も優先度の高いベクタデータを
出力して割込み要求IRQを発生した端末インタフェー
ス部を特定するようにしたことから、先の第2図〜第4
図に示した装置と同様、ポーリング所要時間の大幅な短
縮が図られるようになることは勿論、複数の端末インタ
フェース部グループから、同時に、あるいは分配ユニッ
ト−巡分のポーリング時間にかかる近時間に、上記の割
込み要求IRQが出力された場合でも、システムの運用
効率を最大限に維持した最も好ましい態様で、こうした
大幅な時間短縮を可能とする高能率ポーリングが実現さ
れるようになる。
なお、この第6図Aに示した装置では、アドレスレジス
タとして上述のように第1および第2の2つのアドレス
レジスタ104aおよび104bを用いるようにしたが
、他に例えば、第6図Bに示すように、上記コンパレー
タ108の比較出力に基づいてアドレスレスタB上のア
ドレスデータを取り込むようにすれば、同アドレスレジ
スタとして第6図Bに示すような単一のアドレスレジス
タ104を用いて、上記と同等の装置を構成することも
できる。
ところで、上記の如く割込み要因の優先度に応じてポー
リングを行なうには、予め該優先度に対応した複数の制
御バスを設けておくとともに、前記割込み要求も、その
割込み要因の優先度に応じて、これら複数の制御バスの
うちの対応する優先度のものに選択的に出力されるよう
にし、割込み要求発生源の特定に際しては、より優先度
の高い制御バスを通じて割込み要求を出力した割込み要
求発生源から(正確にはその含まれるグループから)先
に特定するといった方法も有効である。
第7図〜第9図は、こうした第3の実施例を具現するた
めの装置について、その具体構成例を示したものである
。この装置も、多重化装置としての基本的な構成は第1
図に示される構成に共通する。そして、同第7図〜第9
図に示される態様で、前記制御部100、分配ユニット
6および端末インタフェース部3のそれぞれに分割搭載
される。
また、これら第7図〜第9図においても、先の第2図〜
第4図に示される要素と同一あるいは対応関係にある要
素には同一あるいは対応する符号を付して示しており、
重複する説明は省略する。
さてこの装置によれば、同第7図〜第9図に示されるよ
うに、制御バスCBとして第1および第2の制御ハスC
B1およびCB2の2つの制御バスが配されているとと
もに、分配ユニット6(第8図)の各々は、ベクタレジ
スタ6bとして第1および第2のベクタレジスタ6bl
および6b2の2つのレジスタ、またアドレス判別回路
6Cとしても第1および第2のアドレス判別回路6cl
および6c2の2つの判別回路を存し、更に端末インタ
フェース部3(第9図)の各々も、ベクタレジスタ3C
として第1および第2のベクタレジスタ3clおよび3
c2の2つのレジスタ、アドレス判別回路3dとしても
第1および第2のアドレス判別回路3d1および3d2
の2つの判別回路を有して構成される。
ここで、上記第1の制御バスCB1、端末インタフェー
ス部3における第1のベクタレジスタ3c1および第1
のアドレス判別回路3dl、そして分配ユニット6にお
ける第1のベクタレジスタ6blおよび第1のアドレス
判別回路6clは、それぞれ高い優先度を持たせようと
する割込み要求並びにベクタデータに対応して配され、
他方の上記第2の制御バスCB2、端末インタフェース
部3における第1のベクタレジスタ3c2および第2の
アドレス判別回路3d2、そして分配ユニット6におけ
る第2のベクタレジスタ6b2および第2のアドレス判
別回路6c2は、それぞれ上記に比べて優先度が低くと
もよい割込み要求並びにベクタデータに対応して配され
るものとする。
すなわちこの装置においては、各端末インタフェース部
に配される割込み要求発生回路3b’は、その対応する
端末装置監視回路3a’からの割込み要因検出結果に応
じて、この割込み要因がシステム運用上優先度の高いも
のであれば、第1の制御バスCBIを通じて割込み要求
IRQ1を出力するとともに、第1のベクタレジスタ3
clに対してその対応するベクタデータをセットし、ま
たこれを統括する分配ユニットにおいても、その割込み
要求検出・発生回路6a’ は、上記第1の制御バスC
BIを通じて割込み要求IRQIが検出された場合には
、同様に第1の制御バスCBIを通じて制御部100に
対する割込み要求IRQIを出力するとともに、第1の
ベクタレジスタ6b1に対してその伝達されるベクタデ
ータをセットする。逆に、優先度の比較的低い割込み要
因に対しては、他方の第2の制御バスCB2、第2のべ
フタレジスタ3c2および第2のベクタレジスタ6b2
がそれぞれ用いられる。
端末インタフェース部3および分配ユニット6のこうし
た第1および第2の2系統のベクタレジスタに対応すべ
く、この装置では、先のアドレスデータ(前記表参照)
として、例えば追加される先頭の1ビツトの論理内容に
よってこれら第1および第2の系統の別を示す(例えば
論理値「0」−第1の系統、論理値「1」−第2の系統
)合計13ビツトのデータが用いられる。
すなわち同装置の制御部100(第7図)は、ある端末
インタフ丹−ス部からの割込み要求に対し、こうした1
3ビツトのアドレスデータのうち、先頭の1ビツトによ
って上記第1および第2の系統のうちの一方を指定しく
以下に述べるように、この指定に際しては第1の系統が
優先される)、この先頭の1ビツトを除く上位4ビツト
によるポーリングによって割込み要求源が含まれる端末
インタフェース部グループ(分配ユニット)を特定し、
最後の下位8ビツトによるポーリングにょうて当の割込
み要求源である端末インタフェース部部を特定するよう
動作する。
また、分配ユニット6(第8図)および端末インタフェ
ース部3(第9図)では、制御部100によるこうした
ポーリングに際し、上記13ビツトのアドレスデータの
先頭ビットによって第1の系統が指定されているときは
、それぞれ第1のア ′ドレス判別回路6C1(分配ユ
ニット)および第1のアドレス判別回路3d1(端末イ
ンタフェース部)がこの旨判別して、自らの分配ユニッ
トあるいは端末インタフェース部が措定されたとき、各
対応する第1のベクタレジスタ6b1(分配ユニット)
、あるいは第1のベクタレジスタ3c1(端末インタフ
ェース部)に対しそのレジスタ内容を読み出し出力する
ように指令し、同13ビツトのアドレスデータの先頭ビ
ットによって第2の系統が指定されているときは、それ
ぞれ第2のアドレス判別回路6c2(分配ユニット)お
よび第2のアドレス判別回路3d2(端末インタフェー
ス部)がこの旨判別して、自らの分配ユニットあるいは
端末インタフェース部が指定されたとき、各対応する第
2のベクタレジスタ6b2(分配ユニット)あるいは第
2のベクタレジスタ3c2(端末インタフェース部)に
対しそのレジスタ内容を読み出し出力するように指令す
る。
以下に、この装置のこうしたポーリングにががる動作に
ついて、制御部(第7図)内の内部コントローラ111
による制御動作を中心に更に詳述する。
内部コントローラ111は、プロセッサ(CPU)10
1からポーリング許可ステータスSTが与えられている
こと、並びに制御バスCB1およびCB2のいずれかを
通じて割込み要求IRQIおよびIRQ2のいずれかが
加えられたこと、を条件に、ここでは13ビツトの計数
容量を有するアドレスカウンタ112を起動する。
ただしこの起動に際して、該内部コントローラ11は、
上記2つの制御バスCB1およびCB2のうち、優先さ
れる割込み要因に対応して割込み要求が出力される第1
の制御バスCB1を優先して監視し、この制御バスCB
Iのみに割込み要求が生じた場合はもとより、これら制
御バスCBIおよびCB2の双方に割込み要求が生じた
場合でも、この第1の制御バスCBIを介して加えられ
る割込み要求IRQIを選択的に取り込む。そしてこの
割込み要求IRQIを取り込んだ内部コントローラ11
1は、上記アドレスカウンタ112に対し、優先計数命
令coを通じてその先頭ビットの論理値を例えば「0」
として、前記第1の系統を指定した後、第1の計数命令
c1を与えて、その先頭ビットを除く上位4ビツトに関
する2進゛計数を開始せしめる。
これにより、前述した分配ユニット6(端末インタフェ
ース部)についてのポーリングが、上記アドレスデータ
の先頭ビットにより指定された第1の系統を通じて実施
されることとなり、各分配ユニットでは、その各第1の
アドレス判別回路6c1を通じて、アドレスバスABに
順次伝達されるアドレスデータが自らを指定しているも
のか否かを判別するとともに、この判別に応じて、その
各第1のベクタレジスタ6blのレジスタ内容をデータ
バスDBに順次出力する。こうして順次出力される各レ
ジスタ内容が制御部100のベクタ判別回路105に取
り込まれ、該ベクタ判別回路105によるベクタデータ
の判別に基づいて、上記割込み要求IRQIの発生源が
含まれる端末インタフェース部グループが特定されるよ
うになることは、先の第2〜第4図に示した装置の場合
と同様である。そして、この特定された端末インタフェ
ース部グループ(分配ユニット6)の物理アドレス、並
びに前記2つの系統のうち現在指定されている系統(こ
こでは第1の系統)の別を示す13ビツトのアドレスデ
ータがアドレスレジスタ104′に一旦セットされる。
こうして端末インタフェース部グループの特定を終える
と、内部コントローラ111は次に、アドレスカウンタ
112に第2の計数命令C2を与えて、該アドレスカウ
ンタ112に上記13ビット中下位8ビットに関する2
進計数を開始せしめる。この計数に際しては、上記アド
レスレジスタ104′にセットされたアドレスデータの
うち、先頭ビットを含む上位5ビツトのデータが固定的
に用いられる。
これにより、上記特定された端末インタフェース部グル
ープに含まれる各端末インタフェース部についてのポー
リングが、上記アドレスデータの先頭ビットにより指定
された第1の系統を通じて実施されることとなり、この
該当する各端末インタフェース部では、その各第1のア
ドレス判別回路3dlを通じて、アドレスバスABに順
次伝達されるアドレスデータが自らを指定しているもの
か否かを判別するとともに、この判別に応じて、その各
第1のベクタレジスタ3clのレジスタ内容をデータバ
スDBに順次出力する。こうして順次出力される各レジ
スタ内容が制御部100のベクタ判別回路105に取り
込まれ、該ベクタ判別回路105によるベクタデータの
判別に基づいて、当の割込み要求IRQIを出力した端
末インタフェース部が特定されるようになることも、先
の第2〜第4図に示した装置の場合と同様である。そし
て、この特定された端末インタフェース部の物理アドレ
ス、並びに前記2つの系統のうち現在指定されている系
統(ここでは第1の系統)の別を示す13ビツトのアド
レスデータがアドレスレジスタ104′に新たにセット
され、同端末インタフェース部の割込み要因に対応した
ベクタデータがベクタレジスタ106にセットされる。
他方、前記第2の制御バスCB2のみに割込み要求(割
込み要求IRQ2)が生じた場合には、内部コントロー
ラ111は、この割込み要求IRQ2を取り込んで、ア
ドレスカウンタ112に対し、前記優先計数coを通じ
てその先頭ビットの論理値を例えば「1」として、前記
第2の系統を指定する。第1の計数命令c1に基づく分
配ユニット6(端末インタフェース部グループ)につい
てのポーリングによって、上記割込み要求IRQ2の発
生源が含まれる端末インタフェース部グループを特定す
る動作、並びにその後の第2の計数命令c2に基づく上
記特定端末インタフェース部グループに含まれる各端末
インタフェース部についてのポーリングによって、当の
割込み要求IRQ2を出力した端末インタフェース部を
特定する動作、は先の場合と同様である。ただしこの場
合、上記の各ポーリングは、上記アドレスデータの先頭
ビットにより指定される第2の系統を通じて実施される
。この結果、上記特定された端末インタフェース部の物
理アドレス、並びにその指定された系統(第2の系統)
の別を示す13ビツトのアドレスデータがアドレスレジ
スタ104′にセットされ、かつ同端末インタフェース
部の当該割込み要因に対応したベクタデータがベクタレ
ジスタ106にセットされる。
これらいずれの場合であれ、内部コントローラ111に
よる割込み要求発生回路107を介した特定完了報告(
割込み要求IRQ’)に応じて、プロセッサ(CPU)
101が、信号Ac1によりベクタレジスタ106をア
クセスしてベクタデータを読み取り、また信号AC2に
よりアドレスレジスタ104′をアクセスしてアドレス
データを読み取って、この特定された端末インタフェー
ス部に関する所定の割込み処理を実行するようになるこ
とは、前述した各装置の場合と同様である。
このように、この第7図〜第9図に示した装置によって
も、先の第2図〜第4図に示した装置と同様、ポーリン
グ所要時間の大幅な短縮が図られるようになることは勿
論、複数の端末インタフェース部から同時に割込み要求
が出力される場合でも、高い優先度を持たせようとする
割込み要因に対応して該別込み要求を発した端末インタ
フェース部が優先して特定されるようになる。
なお、上記の例においては、説明の便宜上、制御バスC
B並びに分配ユニット6および端末インタフェース部3
にそれぞれ配されるベクタレジスタおよびアドレス判別
回路を2系統とした場合について示したが、これら各要
素の各々を更に多系統として、更に緻密に優先度を設定
する場合でも、こうしたポーリング方法が同様に適用で
きることは勿論である。
また、上記各実施例では、マルチメディア多重化装置を
例に挙げて説明したが、この発明にかかるポーリング方
法および装置が複数の端末インタフェースからの割込み
要求を特定する装置の全てに全く同様に適用できること
はいうまでもない。
〔発明の効果〕
以上説明したように本発明によれば、割込み要求を発生
した端末インタフェースを特定する所要時間が大幅に短
くなり、割込み処理を短時間のうちに実施できる。従っ
て、割込み処理時間に制限がある端末インタフェースで
あっても容易に接続することが可能であり、システムと
しての機能を大幅に充実させることができる。
また、実施例のようにベクタ番号を端末インタフェース
のアドレスとは無関係の割込み要因別に割当てるように
構成した場合には、ベクタ番号によって端末インタフェ
ースの物理アドレスが制約を受けることもなくなり、ア
ドレス空間を拡張することができる利点がある。
【図面の簡単な説明】
第1図は、この発明にかかるポーリング方法の一実施例
についてこれを具現するポーリング装置を高速マルチメ
ディ多重化装置に適用した場合の多重化装置全体の構成
例を示すブロック図、第2図は、第1図に示される制御
部の内部構成例を示すブロック図、第3図は、第1図に
示される分配ユニットの内部構成例を示すブロック図、
第4図は、第1図に示される端末インタフェース部の内
部構成例を示すブロック図、第5図は、この発明にかか
るポーリング方法の一実施例についてその処理手順を示
すシーケンス説明図、第6図AおよびBは、それぞれこ
の発明にかかるポーリング方法の他の実施例を具現する
ポーリング装置の一例であって、第1図に示される制御
部の他の内部構成例を示すブロック図、第7図は、この
発明にかかるポーリング方法の更に他の実施例を具現す
るポーリング装置の一例であって、第1図に示される制
御部の更に別の内部構成例を示すブロック図、第8図は
、第7図に示される制御部構成に対応して配される分配
ユニットの構成例を示すブロック図、第9図は、第7図
に示される制御部構成および第8図に示される分配ユニ
ット構成に対応して配される端末インタフェース部の構
成例を示すブロック図、第10図は、従来のポーリング
方法が採用される従来の高速マルチメディア多重化装置
の構成例を示すブロック図である。 100・・・制御部、3・・・端末インタフェース部、
4・・・回線インタフェース部、5・・・分岐ボード、
6・・・分配ユニット。 第3図

Claims (1)

  1. 【特許請求の範囲】 制御部に対する割込み要求が発生した際に、該割込み要
    求が複数の割込み要求発生手段のいずれから発生された
    かを特定すべく、制御部がこれら割込み要求発生手段に
    対して行なうポーリングの方法であって、 前記複数の割込み要求発生手段ををいくつかずつにまと
    めたグループの単位でこれら割込み要求発生手段をポー
    リングして、前記割込み要求を発生している割込み要求
    発生手段が含まれるグループを特定する第1の手順と、 この特定したグループに含まれる割込み要求発生手段を
    ポーリングして、前記割込み要求を発生している割込み
    要求発生手段を特定する第2の手順と、 を具えてなるポーリング方法。
JP63243703A 1987-09-30 1988-09-28 ポーリング方法 Expired - Fee Related JP2567063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63243703A JP2567063B2 (ja) 1987-09-30 1988-09-28 ポーリング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24678787 1987-09-30
JP62-246787 1987-09-30
JP63243703A JP2567063B2 (ja) 1987-09-30 1988-09-28 ポーリング方法

Publications (2)

Publication Number Publication Date
JPH01157145A true JPH01157145A (ja) 1989-06-20
JP2567063B2 JP2567063B2 (ja) 1996-12-25

Family

ID=26536387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63243703A Expired - Fee Related JP2567063B2 (ja) 1987-09-30 1988-09-28 ポーリング方法

Country Status (1)

Country Link
JP (1) JP2567063B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174842A (ja) * 1989-09-14 1991-07-30 Matsushita Electric Works Ltd 時分割多重伝送システムの割込処理方式
JPH056493A (ja) * 1990-09-06 1993-01-14 Hochiki Corp 防災監視装置
JPH056492A (ja) * 1990-09-06 1993-01-14 Hochiki Corp 防災監視装置及び方法
JPH10242965A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 通信装置の監視制御方式

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148452A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Works Ltd 遠隔監視システム
JPS62147835A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd 時分割多重伝送システム
JPS62147834A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd 時分割多重伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148452A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Works Ltd 遠隔監視システム
JPS62147835A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd 時分割多重伝送システム
JPS62147834A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd 時分割多重伝送システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174842A (ja) * 1989-09-14 1991-07-30 Matsushita Electric Works Ltd 時分割多重伝送システムの割込処理方式
JPH056493A (ja) * 1990-09-06 1993-01-14 Hochiki Corp 防災監視装置
JPH056492A (ja) * 1990-09-06 1993-01-14 Hochiki Corp 防災監視装置及び方法
JPH10242965A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 通信装置の監視制御方式

Also Published As

Publication number Publication date
JP2567063B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
US4409656A (en) Serial data bus communication system
US4829297A (en) Communication network polling technique
US6192442B1 (en) Interrupt controller
US5283869A (en) Interrupt structure for network interface circuit
US5101199A (en) Polling method and apparatus
US5056011A (en) Direct memory access controller with expedited error control
KR20030057574A (ko) 상호 통신 프리프로세서
CN110875867B (zh) 一种总线访问仲裁装置及方法
JPH01157145A (ja) ポーリング方法
JP3936408B2 (ja) 情報処理方法及び情報処理装置
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
US5202999A (en) Access request prioritization and summary device
JP3457432B2 (ja) プロセッサ間通信の方法およびそれに用いるプロセッサ
JPH04322353A (ja) バス・システム
JP2972557B2 (ja) データ転送制御装置および制御方法
JPH0237458A (ja) 冗長バス構成のバス制御方式
JPH0380353A (ja) 割り込み処理方法とデータチャネル装置
JPH0576821B2 (ja)
JP2000010934A (ja) マルチcpuシステムのバス調停システム
JPH06337796A (ja) プライオリティアクセス制御装置
JP3903688B2 (ja) バンク切替システム
JPH0728392A (ja) プログラマブルコントローラ
JPH04284550A (ja) 共有メモリ制御方式
JPH11249714A (ja) プログラマブルコントローラ
JPS63208122A (ja) コンソ−ル制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees