JP3936408B2 - 情報処理方法及び情報処理装置 - Google Patents
情報処理方法及び情報処理装置 Download PDFInfo
- Publication number
- JP3936408B2 JP3936408B2 JP07675995A JP7675995A JP3936408B2 JP 3936408 B2 JP3936408 B2 JP 3936408B2 JP 07675995 A JP07675995 A JP 07675995A JP 7675995 A JP7675995 A JP 7675995A JP 3936408 B2 JP3936408 B2 JP 3936408B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- response
- error
- buffer
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は情報処理方法及び情報処理装置に係り、特に、複数の情報処理部間で共通のバスを介して情報の転送を行ない、情報を受信した際に送信元に対して応答情報を送信する情報処理方法及び情報処理装置に関する。
【０００２】
近年の情報処理装置は、処理能力にバス転送能力が大きく関わっている。
この向上の為に、バスの多ビット化、高サイクル化が行われているが、その有効手段にバスのパケット化が進められている。
パケットバスは通常のバスと異なり、通常のバスではデータ要求元（マスタ）から要求先（スレーブ）にアクセスし、スレーブがデータ応答をするまで、バスを要求元が専有しており（スレーブの応答速度に依存）他のマスタがアクセスしたくてもなかなか使用することが出来なかったが、パケットバスでは、マスタからの要求パケットをスレーブに送出する期間と、スレーブからデータ応答を受ける期間のみバスを専有するだけで一連のアクセスが終了し、その応答までの空き期間に他のマスタもバスにアクセス出来、スレーブの応答速度に関係なくバスが有効活用でき、非常に効率の良い転送が行える事が可能となっている。
【０００３】
しかし、処理能力を上げるために、多数のマスタからの要求パケットを、スレーブは受信し、それぞれの処理を行わなくてならず複数の要求パケットを抱え込む事となり、その内のいくつかのパケットにエラーが検出された場合、早期に要求元に通知することにより、システムの異常処理をいち早く処理し、信頼性及びメンテナンスを行えるようにする事が望まれている。
【０００４】
【従来の技術】
図１８に従来の一例のブロック図を示す。従来のパケット形式でデータの転送を行なう情報処理装置９０は情報処理部９１，９２を共通のパケットバス９３で接続しておき、パケットバス９３の使用状況をバス制御モジュール９４により管理し、情報処理部９１，９２によるパケットバス９３の使用を制御していた。
【０００５】
従来の情報処理装置９０では、マスタ側情報処理部９２が、スレーブ側情報処理部９１にデータ要求パケットを送信すると、
要求パケットにて指示されたスレーブ側情報処理装置９１は、エラー検出部９５でチェックして受信バッファ９６に格納する。
【０００６】
受信バッファ９６に格納されたパケットは、データ処理部９７へ通知され、パケットの内容を処理する。
処理されたパケットは、応答パケット生成部９８に通知され、正常応答パケットを生成する。
【０００７】
生成された応答パケットは、応答バッファ９９に格納すると共に、バスマスタシーケンス部１００へ通知する。
通知されたバスマスタシーケンス部１００は、バス制御モジュール９４へバス使用許可要求（ＢＲＱ）を出力する。
【０００８】
バス制御モジュール９４は、バス許可信号ＢＧＲＴをスレーブ側情報処理部９１へ通知する。
バス許可信号ＢＧＲＴを検出したスレーブ側情報処理部９１は、応答バッファ９９から正常応答パケットをパケットバス９３へ出力する。
【０００９】
出力された、正常応答パケットはマスタ側情報処理部９２へ通知され、アクセスは完了する。
また、スレーブ側情報処理部９１が受信できるパケットは、受信バッファ９６の空きがある間、複数のパケットを受信できる。
【００１０】
複数のパケットを受信した場合、データ処理部９７への通知は順番に行われ、１つの処理が終了した時点（応答パケット生成部９８に通知）で、次のパケットがデータ処理部９２に通知される。
ここで、エラー検出部９５で、エラーを検出した場合を説明する。
【００１１】
パケットに、エラーを検出したエラー検出部９５は、受信バッファ９６にパケットを格納すると共に、エラー情報も格納する。
受信バッファ９６に格納されたパケットは、データ処理部９７へ通知されるがエラーパケットの為、処理をしない。
【００１２】
未処理のパケットは、応答パケット生成部９８に通知され、異常応答パケットを生成し、正常応答パケットと同様にマスタ側情報処理部９２に送信されていた。
このように従来は、受信パケットの順番に処理し、その順番で応答パケットを送出しており、エラー検出部９５で検出したパケットに対する異常応答パケットは、未送信パケットの順番待ちとされていた。
【００１３】
【発明が解決しようとする課題】
しかるに、従来のこの種の情報処理装置では受信した順にデータを処理し、対応するデータに対する応答データを送信しており、エラー等に対するエラー応答データも通常の応答データと同じように処理されていたため、エラーを検出してからエラーを知らせるエラー応答データを送信するまでに時間がかかり、エラーに対する対応が遅くなり、信頼性が損なわれる等の問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたもので、エラーが発生した場合にエラーに対する対応を迅速に行なえる情報処理方法及び情報処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
図１に本発明の原理図を示す。図１（Ａ）においてエラー検出過程Ｓ１-1は受信した情報のエラーを検出する。
【００１６】
応答情報生成過程Ｓ１-2はエラー検出過程Ｓ１-1でエラーを検出した受信情報に対してエラー応答情報を生成し、エラー検出過程Ｓ１-1でエラーを検出されなかった受信情報に対して通常応答情報を生成する。
情報送信過程Ｓ１-3は応答情報生成過程で生成されたエラー応答情報を通常応答情報に優先して送信する。
【００１７】
図１（Ｂ）においてエラー検出手段１は受信情報のエラーを検出する。応答情報生成手段２はエラー検出手段１でエラーが検出された受信情報に対してエラー応答情報を生成し、エラー検出手段１でエラーが検出されなかった受信情報に対して通常応答情報を生成する。情報送信手段３は応答情報生成手段２で生成されたエラー応答情報を通常応答情報に優先して送信する。
【００１８】
請求項３は、応答バッファに応答情報を供給された順に記憶させ、記憶された順に送信すると共に、応答バッファにエラー応答情報が記憶されているときには応答バッファから通常応答情報に優先してエラー応答情報を読み出し、送信することを特徴とする。
【００１９】
請求項４は、応答バッファが、通常応答情報を記憶する通常応答バッファと、エラー応答情報を記憶するエラー応答バッファとを有し、制御手段は、エラー応答バッファにエラー応答情報が記憶されたときにはエラー応答バッファに記憶されたエラー応答情報を通常応答バッファに記憶された通常応答情報に優先して出力させることを特徴とする。
【００２０】
請求項５は、制御手段により、エラー応答情報及び通常応答情報に夫々を区別する識別子を付与して応答バッファに記憶させ、識別子に応じてエラー応答情報か、通常応答情報かを識別し、応答バッファよりエラー応答情報を通常応答情報に優先して送信させることを特徴とする。
【００２１】
請求項６は、制御手段により、エラー検出手段でエラーが検出された受信情報に対してエラー応答情報を生成するエラー応答情報生成手段と、受信バッファに記憶された受信情報のうちエラー検出手段でエラーが検出されなかった受信情報に対して通常応答情報を生成する通常情報生成手段とを有することを特徴とする。
【００２２】
請求項７は、エラー検出手段により、エラーが検出された受信情報とエラーが検出されない受信情報とを識別する識別子を受信情報に付与して受信バッファに記憶させ、制御手段により、受信バッファから順に読み出された受信情報に付与された前記識別子を参照して、エラーが検出された識別子のときにはエラー応答情報を生成し、エラーが検出されない識別子のときには通常応答情報を生成することを特徴とする。
【００２３】
請求項８は、受信バッファを、受信情報のうちエラー検出手段でエラーが検出された受信情報を記憶するエラー受信バッファと、受信情報のうちエラー検出手段でエラーが検出されない受信情報を記憶する通常受信バッファとで構成し、制御手段により、エラー受信バッファから読み出される受信情報を通常受信バッファから読み出される受信情報に優先して応答情報を生成することを特徴とする。
【００２５】
【作用】
本発明によれば、受信した情報にエラーを検出した場合には情報を送信した情報処理部に対して他の応答情報に優先してエラーが検出された情報に対する応答情報であるエラー応答情報を送信するため、送信側で、送信した情報がエラー情報であることを早く認識でき、エラーが発生した情報の再送信の対応を迅速に行え、従って、必要とする情報をできるだけ速く入手できるため、効率的な情報処理が行なえる。
【００３３】
【実施例】
図２に本発明の第１実施例のブロック構成図を示す。本実施例は複数の情報処理部が共通のバスで接続され、情報処理部間のデータのやりとりをパケット形式のデータにより行なう情報処理装置である。
【００３４】
本実施例の情報処理装置１１は夫々に内蔵されたプログラムに従ってデータを処理する情報処理部１２，１３，情報処理部１２，１３間に接続され、情報処理部１２，１３間でのパケットデータの送信を行なうパケットバス１４，情報処理部１２，１３からのパケットの送信要求に応じてパケットバス１４の使用を制御するバス制御モジュール１５より構成される。
【００３５】
本実施例では情報処理部１２から情報処理部１３にデータの要求があり、情報処理部１３は情報処理部１２からデータの要求等の情報を受信した後、情報処理部１３に対して応答情報を送信する場合について説明する。
情報処理部１２は内部処理において情報処理部１３のデータが必要となると必要な情報を要求するデータにデータ要求先等の情報を付与したパケット形式のデータを生成し、バス制御モジュール１５にバス使用許可要求ＢＲＱを供給する。
【００３６】
バス制御モジュール１５は情報処理部１２からのバス使用許可要求ＢＲＱに応じて他の情報処理部１３等によるパケットバス１４の使用状況を見て、先に要求があったものから順にパケットバス１４の使用を許可し、情報処理部１２からの使用順になると情報処理部１２にバス使用許可信号ＢＧＲＴを供給する。
【００３７】
情報処理部１２はバス制御モジュール１５からバス使用許可信号ＢＧＲＴが供給されると、データをパケットバス１４に供給する。
情報処理部１３は情報処理部１２からパケットバス１４に供給されたデータを解析して自機宛てのデータであれば、データを取り込み、応答データを情報処理部１２の送信動作と同様にして送信し、情報処理部１２に応答する。
【００３８】
情報処理部１３はパケットバス１４から取り込んだ自機宛てのデータを保持する受信バッファ１６，パケットバス１４から取り込んだ自機宛てのデータ中のパリティエラー等のエラーを検出し、エラーである旨のデータを受信バッファ１６に供給するエラー検出部１７，受信バッファ１６に保持されたデータを入力順に読み出し、予め記憶されたプログラムに従って処理するデータ処理部１８，データ処理部１８で処理されたデータに送信先宛先等のデータを付与し、パケット形式の応答データを生成する応答パケット生成部１９，応答パケット生成部１９で生成された応答パケット１９を生成順に保持する応答バッファ２０，応答パケット生成部１９で応答パケット生成毎に生成される応答パケット生成信号に応じてバス制御モジュール１５に対してバス要求信号ＢＲＱを送信すると共に、バス制御モジュール１５からのバス使用許可信号ＢＧＲＴに応じて応答バッファ２０に保持された応答パケットをエラー応答パケットを通常の応答パケットに優先してパケットバス１４に出力すべく制御を行なうバスマスタシーケンス部２１より構成される。
【００３９】
受信バッファ１６は受信情報をパケットバス１４から入力された自機宛てのデータを入力順に順次記憶する。
エラー検出部１７は受信パケットを取り込み、取り込んだ受信パケットのパリティエラー等をチェックし、エラーを検出すると取り込んだ受信パケットにエラーである旨を知らせるデータを付与して受信バッファ１６に書き込む。
【００４０】
図３にエラー検出部１７の動作フローチャートを示す。エラー検出部１７では受信パケットを入力し、パリティエラー等のパケットのエラーをチェックする（ステップＳ２-1，Ｓ２-2）。次にエラー検出部１７はエラーが検出されたか否かを判断する（ステップＳ２-3）。ステップＳ２-3でエラーが検出された場合にはエラーを示すデータを受信バッファ１６に供給し、受信データに付与する（ステップＳ２-3，Ｓ２-4）。
【００４１】
また、ステップＳ２-3でエラーが検出されない場合にはエラーを示すデータは出力されず、受信データがそのまま受信バッファ１６に記憶される。
データ処理部１８は受信バッファ１６と接続され、受信バッファ１６からデータを取り込み、取り込んだデータを予め設定されたプログラムに従って処理し、処理結果を応答パケット生成部１９に供給する。
【００４２】
図４にデータ処理部１８の動作フローチャートを示す。データ処理部１８は、まず、受信バッファ１６より受信バッファ１６に保持されたパケットのうち最初のパケットを取り込む（ステップＳ２-1）。
次にデータ処理部１８はエラー検出部１７で付与されたデータに基づいて受信したパケットのエラーの有無を判断し、エラーが無ければ内蔵されたプログラムに応じて取り込んだパケットを解析し、内容に応じた処理を行なう（ステップＳ３-2，Ｓ３-3）。
【００４３】
次にデータ処理部１８はステップＳ３-3での処理結果を応答パケット生成部１９に供給する（ステップＳ３-4）。
また、ステップＳ３-2でエラー検出部１７によりエラーを示すデータが付与されたパケットが供給されたときにはエラーに応じたデータを応答パケット生成部１９に供給する（ステップＳ３-5）。
【００４４】
次にデータ処理部１８は受信バッファ１６の内容を参照してデータがなければ処理を終了し、パケットがあれば、処理したパケットの次に供給されたパケットを受信バッファ１６から取り込む（ステップＳ３-6，Ｓ３-7）。
ステップＳ３-2〜Ｓ３-7をくり返して受信バッファ１６に記憶されたパケットを次々に処理する。
【００４５】
応答パケット生成部１９はデータ処理部１８から正常なデータを受け取ると正常応答パケットを生成し、エラー等のデータを受けとると異常応答パケットを生成し、データ処理部１８から受け取った順に応答バッファ２０に応答パケットを記憶させる。
【００４６】
図５に応答パケット生成部１９の動作フローチャートを示す。
応答パケット生成部１９はデータ処理部１８から処理結果が供給されると、供給されたデータがエラーデータか否かを判断する（ステップＳ４-1，Ｓ４-2）。ステップＳ４-2で入力データが正常のデータであれば、正常応答パケットを生成し、生成した正常応答パケットを応答バッファ２０に格納すると共に正常応答パケット要求をハイレベルとし、バスマスタシーケンス部２１に正常応答パケットの送信を要求する（ステップＳ４-3，Ｓ４-4，Ｓ４-5）。
【００４７】
また、ステップＳ４-2で入力データが異常（エラー）を示すデータであれば、異常応答パケットを生成し、生成した異常応答パケットを応答バッファ２０に格納すると共に異常応答パケット要求をハイレベルとし、バスマスタシーケンス部２１に異常応答パケットの送信を要求する（ステップＳ４-6，Ｓ４-7，Ｓ４-8）。
【００４８】
応答バッファ２０には、応答パケット生成部１９でのデータの受付順に応答パケットが格納される。
図６に本発明の第１実施例のバスマスタシーケンス部２１のブロック構成図を示す。
【００４９】
バスマスタシーケンス部２１は送信動作開始指示信号を生成する送信動作開始指示信号生成部２２，及び、送信動作開始指示信号生成部２２で生成された送信動作開始指示信号に応じて応答バッファ２０のデータの読み出しを制御する送信制御部２３より構成される。
【００５０】
送信動作開始指示信号生成部２２には応答パケット生成部１９から正常情報に対する応答パケット生成時にハイレベルとなる正常応答パケット要求、及びエラー等の異常情報に対する応答パケット生成時にハイレベルとなる異常パケット要求とが供給され、正常応答パケット要求及び異常パケット要求に応じてバス制御モジュール１５にバス使用許可要求ＢＲＱを供給すると共に、バス制御モジュール１５からバス使用許可信号ＢＧＲが供給され、バス制御モジュール１５からのバス使用許可信号ＢＧＲに応じて正常応答パケット送信動作開始時にハイレベルとなる正常応答パケット送信動作開始指示信号を生成すると共に異常応答パケット送信動作開始時にハイレベルとなる異常応答パケット送信動作開始指示信号を生成する。
【００５１】
送信動作開始指示信号生成部２２は応答パケット生成部２１より正常応答パケット要求及び異常応答パケット要求が供給され、正常応答パケット要求と異常応答パケット要求との論理和をとるＯＲゲート２２ａ，ＯＲゲート２２ａで得られた論理和をパケットの送信まで保持し、バス制御モジュール１５にバス使用許可要求ＢＲＱとして供給するフリップフロップ２２ｂ，正常応答パケット要求が供給され、正常応答パケット要求の状態（ハイ又はロー）をバス使用許可信号がハイレベルになったときに保持する状態ホールド回路２２ｃ，異常応答パケット要求が供給され、異常応答パケット要求の状態（ハイ又はロー）をバス使用許可信号がハイレベルになったときの状態に保持する状態ホールド回路２２ｄのホールド信号、状態ホールド回路２２ｄの反転ホールド信号、バス制御モジュール１５からのバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート２２ｅ，状態ホールド回路２２ｄの非反転ホールド信号及びバス制御モジュール１５からのバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート２２ｆより構成される。
【００５２】
送信動作開始指示信号生成部２２はＯＲゲート２２ａにより正常応答パケット要求又は異常応答パケット要求のいずれかがハイレベルとなるとバス制御モジュール１５にバス要求ＢＲＱを供給し、バスの使用を求める。
また、バス制御モジュール１５からバス使用許可信号ＢＧＲが供給されたときには正常応答パケット要求及び異常パケット要求の状態に応じて正常応答パケット送信動作開始指示信号及び異常応答パケット送信動作開始指示信号を生成する。
【００５３】
図７に本発明の第１実施例のバスマスタシーケンス部２１の送信動作開始指示信号生成部２２の動作波形図を示す。図６（Ａ）は正常応答パケット要求ａ，（Ｂ）は異常応答パケット要求ｂ，（Ｃ）はバス要求ＢＲＱ，（Ｄ）はホールド回路２２ｃのホールド信号ｄ，（Ｅ）はホールド回路２２ｄの反転ホールド信号ｅ，（Ｆ）はホールド回路２２ｄの非反転ホールド信号ｆ，（Ｇ）はバス制御モジュール１５からのバス使用許可信号ＢＧＲ：ｇ，（Ｈ）は正常応答パケット送信動作開始指示信号ｈ，（Ｉ）は異常応答パケット送信動作開始指示信号ｉの波形図を示す。
【００５４】
図６において実線は正常応答パケット要求がハイレベルとなったとき、破線は異常応答パケット要求がハイレベルとなったときの動作波を示す。
図に実線で示すように正常応答パケット要求がハイレベルとなったときには正常応答パケット送信動作開始指示信号はハイレベル、異常応答パケット送信動作開始指示信号はローレベルとなり、また、破線で示すように異常応答パケット要求ｂがハイレベルとなったときには正常応答パケット送信動作開始指示信号はローレベル、異常応答パケット送信動作開始指示信号はハイレベルとなる。
【００５５】
さらに、正常応答パケット要求がハイレベルとなり、バス要求ＢＲＱをハイレベルとし、かつ、バス使用許可信号ＢＧＲがローレベルの状態、つまり、バス使用許可待機中に異常応答パケット要求があり、ハイレベルとなると、バス使用許可信号ＢＧＲがハイレベルとなり、バス使用許可となったときには異常応答パケット送信動作開始指示信号はハイレベルとなり、異常応答パケットの送信を指示する。
【００５６】
送信動作開始指示信号生成部２２で生成された信号は送信制御部２３に供給される。
送信制御部２３は正常応答パケット送信動作開始指示信号がハイレベルのときには応答バッファ２０から正常応答パケットを検索して送信し、異常応答パケット送信動作開始指示信号がハイレベルのときには応答バッファ２０から応答パケットを検索して送信する。
【００５７】
図８に送信制御部２３の動作フローチャートを示す。送信制御部２３は送信動作開始指示信号を入力し、正常又は異常応答パケット要求のどちらが有効かを判断する（ステップＳ５-1，Ｓ５-2）。ステップＳ５-2で、異常応答パケット要求が有効であると判断した場合には応答バッファ２０に格納された応答パケットより異常応答パケットを検索して送信する（ステップＳ５-3）。
【００５８】
また、ステップＳ５-2で正常応答パケット要求が有効であると判断した場合には応答バッファ２０に格納された応答パケットを格納された順に順次送信する（ステップＳ５-4）。
以上のように本実施例によれば、異常応答パケットが生成された場合には応答バッファ２０に格納された応答パケットより異常応答パケットが検索され、正常応答パケットに優先して送信されるため、情報処理部１２は異常応答パケットを優先的に受信でき、エラーの発生を迅速に認識できる。
【００５９】
このため、エラーに応じたメンテナンス等の対応をいち早く実施でき、システムの信頼性を向上させることができる。
図９に本発明の第２実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００６０】
本実施例は第１実施例とはバスマスタシーケンス部及びバス制御モジュールの制御の内容が異なっており、バスマスタシーケンス部からバス制御モジュールに異常応答パケット用のバス要求を正常応答パケット用のバス要求ＢＲＱとは別に発生し、バス制御モジュールにより異常応答パケットが発生した情報処理部に優先的にパケットバス１４の使用許可を与えることによってより迅速に異常の通知を可能としたものである。
【００６１】
本実施例の情報処理装置３０は情報処理部３１，３２のバスシーケンスマスタ３３は応答パケット生成部１９からの正常応答パケット要求及び異常応答パケット要求に応じて正常応答パケット送信用のバス要求ＢＲＱをバス制御モジュール３４に供給すると共に異常応答パケット要求に応じて異常応答パケット送信用のバス要求ＢＲＥをバス制御モジュール３４に供給する。
【００６２】
図１０にバスマスタシーケンス部３３のブロック構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
バスマスタシーケンス部３３は応答パケット生成部１９からの正常応答パケット要求及び異常応答パケット要求の状態（ハイ又はロー）に応じて正常応答パケット送信用バス要求ＢＲＱ及び異常応答パケット送信用バス要求ＢＲＥを生成すると共にバス使用許可信号ＢＧＲに応じて正常及び異常応答パケット送信動作開始指示信号の状態（ハイ又はロー）を設定する送信動作開始指示信号生成部３５の構成が第１実施例とは異なる。
【００６３】
本実施例の送信動作開始指示信号生成部３５は正常応答パケット要求の状態を応答パケット送信まで保持し、バス要求ＢＲＱとして出力するフリップフロップ３５ａ，異常応答パケット要求の状態を応答パケット送信まで保持し、バス要求ＢＲＥとして出力するフリップフロップ３５ｂ，正常応答パケット要求の状態をホールドする状態ホールド回路３５ｃ，異常応答パケット要求の状態をホールドし、ホールド信号の反転及び非反転出力する状態ホールド回路３５ｄ，状態ホールド回路３５ｃの出力ホールド信号、状態ホールド回路３５ｄの出力反転ホールド信号、バス制御モジュール３４のバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート３５ｅ，状態ホールド回路３５ｄの出力非反転ホールド信号及びバス制御モジュール３４のバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート３５ｆより構成される。
【００６４】
図１１に送信動作開始指示信号生成部３５の動作波形図を示す。図１１（Ａ）は正常応答パケット要求ａ，（Ｂ）は異常応答パケット要求ｂ，（Ｃ）はバス要求ＢＲＱ：ｃ，（Ｄ）はバス要求ＢＲＥ：ｄ，（Ｅ）は状態ホールド回路３５ｃの出力ホールド信号ｅ，（Ｆ）は状態ホールド回路３５ｄの出力反転ホールド信号ｆ，（Ｇ）は状態ホールド回路３５ｄの出力非反転ホールド信号ｇ，（Ｈ）はバス制御モジュール３４のバス使用許可信号ＢＧＲ：ｈ，（Ｉ）は正常応答パケット送信動作開始指示信号ｉ，（Ｊ）は異常応答パケット送信動作開始指示信号ｊの動作波形図を示す。
【００６５】
図１１（Ａ），（Ｃ）に示すように正常応答パケット要求ａに応じてバス要求ＢＲＱ：ｃがバス制御モジュール３４に供給されている状態でも図１１（Ｈ）に示すバス要求ＢＲＱ：ｃに対するバス使用許可信号ＢＧＲ：ｈが供給される前であれば、図１１（Ｂ），（Ｄ）に示すように異常応答パケット要求ｂに応じてバス要求ＢＲＥ：ｄがバス制御モジュール３４に供給されると、図１１（Ｈ）に示すバス使用許可信号ＢＧＲ：ｈが供給された時点で図１１（Ｊ）に示すように異常応答パケット送信動作開始指示信号ｊをハイレベルとすることにできる。
【００６６】
以上により第１実施例と同様に正常応答パケット送信動作開始指示信号ｊ及び異常応答パケット送信動作開始指示信号ｊが得られ、第１実施例と同様に正常応答パケットに優先して異常応答パケットを送信できる。
また、バス制御モジュール３４では情報処理部からバス要求ＢＲＥが供給されると、他の情報処理部からのバス要求ＢＲＱに優先してバス使用許可信号ＢＧＲをバス要求ＢＲＥがあった情報処理部に対して供給する。
【００６７】
図１２にバス制御モジュール３４の動作フローチャートを示す。
バス制御モジュール３４はバス要求を受信すると受信したバス要求が異常応答パケット送信用バス要求ＢＲＥか否かを判断する（ステップＳ６-1，Ｓ６-2）。ステップＳ６-2で受信したバス要求がＢＲＥのときにはバス要求ＢＲＱに優先してバス要求ＢＲＥが供給された情報処理部に対してバス使用許可信号ＢＧＲを提供する（ステップＳ６-3）。
【００６８】
また、ステップＳ６-2で受信したバス要求が正常のバス要求ＢＲＱのときにはバス使用許可順位をバス要求ＢＲＱの最下位に設定し、バス使用許可順位になるまで待機し、バス使用許可順位となったところで、対応する情報処理部に対してバス使用許可信号ＢＧＲを供給する（ステップＳ６-4，Ｓ６-5，Ｓ６-6，Ｓ６-7）。
【００６９】
以上により、異常応答パケットが発生した情報処理部に対して、正常応答パケットのバス要求しか持たない情報処理部に優先してバス使用許可信号ＢＧＲを供給できるため、異常応答パケットをその送信先に迅速に送信でき、異常をいち早く知らせることが可能となる。
【００７０】
図１３に本発明の第３実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。。
本実施例は応答パケット生成部で応答パケットが正常か、異常かを識別子を付与した応答バッファに格納し、識別子に応じて応答バッファより異常応答パケットを正常応答パケットに優先して読み出す。
【００７１】
本実施例の情報処理装置４０の情報処理部４１，４２は応答パケット生成部４３，バスマスタシーケンス部４４，応答バッファ４５及び、識別フラグ認識部４６，マルチプレクサ４７が第１実施例と異なる。
応答パケット生成部４３はデータ処理部１８からの処理結果に応じて応答パケットを生成すると共に識別フラグ付加部４７を内蔵し、生成した応答パケットが正常であれば“０”異常であれば“１”となり、正常応答パケットと異常応答パケットとを識別する識別フラグを生成した応答パケットに付加する。
【００７２】
応答バッファ４５は応答パケット生成部４３で生成された応答パケットを格納する応答パケット格納部４５ａと格納された応答パケットが正常か異常かを識別する識別子を付与する識別フラグ格納部４５ｂとを有し、応答パケット生成部４３で生成された応答パケット及び識別フラグを格納する。
【００７３】
識別フラグ認識部４６には応答バッファ４５から識別フラグが供給されており、バスマスタシーケンス部４４から供給される送信指示に応じて、識別フラグが“１”，つまり異常応答パケットが選択されるようにマルチプレクサ４７を制御する。マルチプレクサ４７には応答バッファ４５に格納された応答パケットが供給されていて、識別フラグ認識部４６からの選択信号に応じて一つの応答パケットを選択してパケットバス１４に供給し、送信する。
【００７４】
本実施例によれば、異常応答パケットと正常応答パケットとの識別が容易に行なえ、送信をより高速に行なえる。
図１４に本発明の第４実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００７５】
本実施例は応答バッファを正常応答パケットを格納する正常応答バッファと異常応答パケットを格納する異常応答バッファとに分離し、異常応答パケットが異常応答バッファに格納されたときに異常応答バッファに格納された異常応答パケットを先に送信することにより異常応答パケットを優先して送信する構成としてなる。
【００７６】
本実施例の情報処理装置５０の情報処理部５１は第１実施例とは応答パケット生成部５１，異常応答バッファ５２，正常応答バッファ５３，異常応答パケット検出部５４，マルチプレクサ５５が異なる。応答パケット生成部５１はデータ処理部１８の処理結果により異常応答パケット及び正常応答パケットを生成し、異常応答パケットは異常応答バッファ５２，正常応答パケットは正常応答バッファ５３に格納する。
【００７７】
異常応答パケット検出部５４，異常応答バッファ５３を監視しており、異常応答バッファ５３に異常応答パケットが格納されていればバスマスタシーケンス部４４からの送信許可信号に応じてマルチプレクサ５５を制御して異常応答バッファ５２を選択し、異常応答バッファ５２に格納された応答パケットを送信し、異常応答パケットが全て送信された後に正常応答バッファ５３を選択し、正常応答バッファ５３に格納された応答パケットを送信すると共に異常応答バッファ５２に異常応答パケットが格納されていなければ、バスマスタシーケンス部４４からの送信許可信号に応じてマルチプレクサ５５を制御して正常応答バッファ５２を選択して正常応答パケットを送信する。
【００７８】
図１５に本発明の第５実施例のブロック構成図を示す。同図中、図１４と同一構成部分には同一符号を付し、その説明は省略する。
本実施例はエラーを検出した時点で異常応答パケットを生成することによりより迅速に異常応答パケットを生成できる構成としてなる。
【００７９】
本実施例の情報処理装置６０の情報処理部６１，６２はエラー検出部１７でエラーを検出した際にエラーを検出した受信パケットに対応した異常応答パケットを生成し、異常応答バッファ５２に格納する異常応答パケット生成部６３，データ処理部１８からの処理結果のうち、正常パケットに対応した正常応答パケットのみを生成し、正常応答バッファ５３に格納する正常応答パケット生成部６４を有してなる。
【００８０】
本実施例によれば、異常応答パケットはエラー検出部１７でエラーが検出された直後に生成されるため、いち早く異常応答パケットを送信できる。
図１６は本発明の第６実施例のブロック構成図を示す。同図中、図１８と同一構成部分には同一符号を付し、その説明は省略する。
【００８１】
本実施例の情報処理装置７０は受信パケットに正常と異常とを識別する識別フラグを付与して受信バッファに格納し、この識別フラグに従って受信パケットのデータ処理部に読み出す順序を制御することにより異常応答パケットを正常応答パケットに優先して送信する構成としてなる。
【００８２】
本実施例の情報処理部７１，７２は受信パケットからパリティエラー等のエラーを検出し、受信パケットが正常か、異常かを識別する識別フラグを付与するエラー検出部７３，受信パケット及び識別フラグをセットで格納する受信バッファ７４，受信バッファ７４に格納したパケットから一つのパケットを選択してデータ処理部に供給するマルチプレクサ７５，受信バッファ７４に格納された識別フラグに応じてマルチプレクサ７５を制御する識別フラグ認識部７６を有する。
【００８３】
なお、データ処理部、応答パケット生成部、バスシーケンス部、応答バッファは図１８に示した従来のものと同じであるため説明は省略する。
エラー検出部７３はパケットバス１４からの受信パケットを受け、受信パケットのデータを解析してパリティエラー等のエラーをチェックし、エラーがあれば、識別フラグに“１”，エラーがなければ識別フラグに“０”を生成して受信バッファ７４に供給する。
【００８４】
受信バッファ７４は受信パケットを格納する受信パケット格納域７４ａと格納された受信パケットに対応する識別フラグを格納する識別フラグ格納域７４ｂを有し、受信パケットと識別フラグとが対応するように格納する。
マルチプレクサ７５には受信バッファ７４より受信パケットが供給されていて、識別フラグ認識部７６から供給される選択制御信号に応じて一つの受信パケットを選択してデータ処理部９７に供給する。
【００８５】
識別フラグ認識部７６はデータ処理部９７からのデータ読み込み信号毎に受信バッファ７４から供給されている識別フラグに応じてマルチプレクサ７５に選択制御信号を供給する。
識別フラグ認識部７６は異常受信パケットを識別する識別フラグ“１”を認識すると識別フラグ“１”の受信パケットを受信バッファ１４への入力順に順次選択し、データ処理部９７に供給する。
【００８６】
従って、本実施例ではエラー等の異常のある受信パケットがエラー等のない正常の受信パケットに優先してデータ処理部９７に供給され、処理され、応答パケットとして送信されることになるため、異常受信パケットに対する異常応答パケットをいち早く送信できる。
【００８７】
従って、エラー等の異常に対する対応を迅速に行なえる。
図１７に本発明の第７実施例のブロック構成図を示す。同図中、図１６と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の情報処理装置８０は受信バッファを異常受信パケットを格納する異常受信バッファと正常受信パケットと正常受信パケットとを別々に格納しておき、異常受信パケットが検出された場合には異常受信バッファに格納された受信パケットを優先して処理することにより異常応答パケットを正常応答パケットに優先して送信している。
【００８８】
本実施例の情報処理部８１，８２はパケットバス１４から供給された受信パケットのエラーを検出して異常受信パケットと正常受信パケットとを選択するエラー検出部８３，エラー検出部８３で選別された受信パケットのうち正常受信パケットを格納する正常受信バッファ８４，エラー検出部８３で選別された受信パケットのうち異常受信パケットを格納する異常受信バッファ８５，正常受信バッファ８４又は異常受信バッファ８５を選択し、いずれかに格納された受信パケットを選択するマルチプレクサ８６，異常受信バッファ８５を参照して異常受信バッファ８５に異常受信パケットが存在するときにはマルチプレクサ８６が異常受信バッファ８５に格納された受信パケットをデータ処理部９７に供給するように制御信号をマルチプレクサ８６に供給するエラーパケット検出部８７を有する。
【００８９】
エラー検出部８３はパケットバス１４から情報処理部８１宛てのパケットを受信し、受信パケットを解析して、パリティエラー等のエラーを検出し、受信パケットにエラーが検出されなければ正常受信バッファ８４に格納し、エラーが検出されたときには異常受信バッファ８５に格納する。
【００９０】
このため、正常受信パケットは正常受信バッファ８４，異常受信パケットは異常受信バッファ８５に供給される。
マルチプレクサ８６には正常受信バッファ８４及び異常受信バッファ８５が接続されており、エラーパケット検出部８７からの切換制御信号に応じて正常受信バッファ８４又は異常受信バッファ８５をデータ処理部９７に接続する。
【００９１】
エラーパケット検出部８７は異常受信バッファ８５を参照しており、異常受信バッファ８５に異常受信パケットが格納されたときにこれを検出して、マルチプレクサ８６に異常受信バッファ８５とデータ処理部９７とが接続されるように切換制御信号を供給し、異常受信バッファ８５内に異常受信パケットを検出できなければ、正常受信バッファ８４とデータ処理部９７とが接続されるように切換制御信号を供給する。
【００９２】
以上により、第６実施例同様に異常受信パケットを先にデータ処理部９７に供給して処理できるため、異常受信パケットに対応した異常応答パケットを正常応答パケットに優先して送信でき、従って、エラーの発生をいち早く認識できるため、エラーに対する対応を迅速に行なえる。
【００９３】
【発明の効果】
上述の如く、本発明によれば、受信した情報にエラーを検出した場合には情報を送信した情報処理部に対して他の応答情報に優先してエラーが検出された情報に対する応答情報であるエラー応答情報を送信するため、送信側で、送信した情報がエラー情報であることを早く認識でき、エラーが発生した情報の再送信の対応を迅速に行え、従って、必要とする情報をできるだけ速く入手できるため、効率的な情報処理が行なえる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施例のブロック構成図である。
【図３】本発明の第１実施例のエラー検出部の動作フローチャートである。
【図４】本発明の第１実施例のデータ処理部の動作フローチャートである。
【図５】本発明の第１実施例の応答パケット生成部の動作フローチャートである。
【図６】本発明の第１実施例のバスマスタシーケンス部のブロック構成図である。
【図７】本発明の第１実施例のバスマスタシーケンス部の動作波形図である。
【図８】本発明の第１実施例の送信制御部の動作フローチャートである。
【図９】本発明の第２実施例のブロック構成図である。
【図１０】本発明の第２実施例のバスマスタシーケンス部のブロック構成図である。
【図１１】本発明の第２実施例のバスマスタシーケンス部のブロック構成図である。
【図１２】本発明の第２実施例のバス制御モジュールのブロック構成図である。
【図１３】本発明の第３実施例のブロック構成図である。
【図１４】本発明の第４実施例のブロック構成図である。
【図１５】本発明の第５実施例のブロック構成図である。
【図１６】本発明の第６実施例のブロック構成図である。
【図１７】本発明の第７実施例のブロック構成図である。
【図１８】従来の一例のブロック構成図である。
【符号の説明】
Ｓ１-1 エラー検出過程
Ｓ１-2 応答情報生成過程
Ｓ１-3 情報送信過程
１ エラー検出手段
２ 応答情報生成手段
３ 情報送信手段
１１ 情報処理装置
１２，１３ 情報処理部
１４ パケットバス
１５ バス制御モジュール
【産業上の利用分野】
本発明は情報処理方法及び情報処理装置に係り、特に、複数の情報処理部間で共通のバスを介して情報の転送を行ない、情報を受信した際に送信元に対して応答情報を送信する情報処理方法及び情報処理装置に関する。
【０００２】
近年の情報処理装置は、処理能力にバス転送能力が大きく関わっている。
この向上の為に、バスの多ビット化、高サイクル化が行われているが、その有効手段にバスのパケット化が進められている。
パケットバスは通常のバスと異なり、通常のバスではデータ要求元（マスタ）から要求先（スレーブ）にアクセスし、スレーブがデータ応答をするまで、バスを要求元が専有しており（スレーブの応答速度に依存）他のマスタがアクセスしたくてもなかなか使用することが出来なかったが、パケットバスでは、マスタからの要求パケットをスレーブに送出する期間と、スレーブからデータ応答を受ける期間のみバスを専有するだけで一連のアクセスが終了し、その応答までの空き期間に他のマスタもバスにアクセス出来、スレーブの応答速度に関係なくバスが有効活用でき、非常に効率の良い転送が行える事が可能となっている。
【０００３】
しかし、処理能力を上げるために、多数のマスタからの要求パケットを、スレーブは受信し、それぞれの処理を行わなくてならず複数の要求パケットを抱え込む事となり、その内のいくつかのパケットにエラーが検出された場合、早期に要求元に通知することにより、システムの異常処理をいち早く処理し、信頼性及びメンテナンスを行えるようにする事が望まれている。
【０００４】
【従来の技術】
図１８に従来の一例のブロック図を示す。従来のパケット形式でデータの転送を行なう情報処理装置９０は情報処理部９１，９２を共通のパケットバス９３で接続しておき、パケットバス９３の使用状況をバス制御モジュール９４により管理し、情報処理部９１，９２によるパケットバス９３の使用を制御していた。
【０００５】
従来の情報処理装置９０では、マスタ側情報処理部９２が、スレーブ側情報処理部９１にデータ要求パケットを送信すると、
要求パケットにて指示されたスレーブ側情報処理装置９１は、エラー検出部９５でチェックして受信バッファ９６に格納する。
【０００６】
受信バッファ９６に格納されたパケットは、データ処理部９７へ通知され、パケットの内容を処理する。
処理されたパケットは、応答パケット生成部９８に通知され、正常応答パケットを生成する。
【０００７】
生成された応答パケットは、応答バッファ９９に格納すると共に、バスマスタシーケンス部１００へ通知する。
通知されたバスマスタシーケンス部１００は、バス制御モジュール９４へバス使用許可要求（ＢＲＱ）を出力する。
【０００８】
バス制御モジュール９４は、バス許可信号ＢＧＲＴをスレーブ側情報処理部９１へ通知する。
バス許可信号ＢＧＲＴを検出したスレーブ側情報処理部９１は、応答バッファ９９から正常応答パケットをパケットバス９３へ出力する。
【０００９】
出力された、正常応答パケットはマスタ側情報処理部９２へ通知され、アクセスは完了する。
また、スレーブ側情報処理部９１が受信できるパケットは、受信バッファ９６の空きがある間、複数のパケットを受信できる。
【００１０】
複数のパケットを受信した場合、データ処理部９７への通知は順番に行われ、１つの処理が終了した時点（応答パケット生成部９８に通知）で、次のパケットがデータ処理部９２に通知される。
ここで、エラー検出部９５で、エラーを検出した場合を説明する。
【００１１】
パケットに、エラーを検出したエラー検出部９５は、受信バッファ９６にパケットを格納すると共に、エラー情報も格納する。
受信バッファ９６に格納されたパケットは、データ処理部９７へ通知されるがエラーパケットの為、処理をしない。
【００１２】
未処理のパケットは、応答パケット生成部９８に通知され、異常応答パケットを生成し、正常応答パケットと同様にマスタ側情報処理部９２に送信されていた。
このように従来は、受信パケットの順番に処理し、その順番で応答パケットを送出しており、エラー検出部９５で検出したパケットに対する異常応答パケットは、未送信パケットの順番待ちとされていた。
【００１３】
【発明が解決しようとする課題】
しかるに、従来のこの種の情報処理装置では受信した順にデータを処理し、対応するデータに対する応答データを送信しており、エラー等に対するエラー応答データも通常の応答データと同じように処理されていたため、エラーを検出してからエラーを知らせるエラー応答データを送信するまでに時間がかかり、エラーに対する対応が遅くなり、信頼性が損なわれる等の問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたもので、エラーが発生した場合にエラーに対する対応を迅速に行なえる情報処理方法及び情報処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
図１に本発明の原理図を示す。図１（Ａ）においてエラー検出過程Ｓ１-1は受信した情報のエラーを検出する。
【００１６】
応答情報生成過程Ｓ１-2はエラー検出過程Ｓ１-1でエラーを検出した受信情報に対してエラー応答情報を生成し、エラー検出過程Ｓ１-1でエラーを検出されなかった受信情報に対して通常応答情報を生成する。
情報送信過程Ｓ１-3は応答情報生成過程で生成されたエラー応答情報を通常応答情報に優先して送信する。
【００１７】
図１（Ｂ）においてエラー検出手段１は受信情報のエラーを検出する。応答情報生成手段２はエラー検出手段１でエラーが検出された受信情報に対してエラー応答情報を生成し、エラー検出手段１でエラーが検出されなかった受信情報に対して通常応答情報を生成する。情報送信手段３は応答情報生成手段２で生成されたエラー応答情報を通常応答情報に優先して送信する。
【００１８】
請求項３は、応答バッファに応答情報を供給された順に記憶させ、記憶された順に送信すると共に、応答バッファにエラー応答情報が記憶されているときには応答バッファから通常応答情報に優先してエラー応答情報を読み出し、送信することを特徴とする。
【００１９】
請求項４は、応答バッファが、通常応答情報を記憶する通常応答バッファと、エラー応答情報を記憶するエラー応答バッファとを有し、制御手段は、エラー応答バッファにエラー応答情報が記憶されたときにはエラー応答バッファに記憶されたエラー応答情報を通常応答バッファに記憶された通常応答情報に優先して出力させることを特徴とする。
【００２０】
請求項５は、制御手段により、エラー応答情報及び通常応答情報に夫々を区別する識別子を付与して応答バッファに記憶させ、識別子に応じてエラー応答情報か、通常応答情報かを識別し、応答バッファよりエラー応答情報を通常応答情報に優先して送信させることを特徴とする。
【００２１】
請求項６は、制御手段により、エラー検出手段でエラーが検出された受信情報に対してエラー応答情報を生成するエラー応答情報生成手段と、受信バッファに記憶された受信情報のうちエラー検出手段でエラーが検出されなかった受信情報に対して通常応答情報を生成する通常情報生成手段とを有することを特徴とする。
【００２２】
請求項７は、エラー検出手段により、エラーが検出された受信情報とエラーが検出されない受信情報とを識別する識別子を受信情報に付与して受信バッファに記憶させ、制御手段により、受信バッファから順に読み出された受信情報に付与された前記識別子を参照して、エラーが検出された識別子のときにはエラー応答情報を生成し、エラーが検出されない識別子のときには通常応答情報を生成することを特徴とする。
【００２３】
請求項８は、受信バッファを、受信情報のうちエラー検出手段でエラーが検出された受信情報を記憶するエラー受信バッファと、受信情報のうちエラー検出手段でエラーが検出されない受信情報を記憶する通常受信バッファとで構成し、制御手段により、エラー受信バッファから読み出される受信情報を通常受信バッファから読み出される受信情報に優先して応答情報を生成することを特徴とする。
【００２５】
【作用】
本発明によれば、受信した情報にエラーを検出した場合には情報を送信した情報処理部に対して他の応答情報に優先してエラーが検出された情報に対する応答情報であるエラー応答情報を送信するため、送信側で、送信した情報がエラー情報であることを早く認識でき、エラーが発生した情報の再送信の対応を迅速に行え、従って、必要とする情報をできるだけ速く入手できるため、効率的な情報処理が行なえる。
【００３３】
【実施例】
図２に本発明の第１実施例のブロック構成図を示す。本実施例は複数の情報処理部が共通のバスで接続され、情報処理部間のデータのやりとりをパケット形式のデータにより行なう情報処理装置である。
【００３４】
本実施例の情報処理装置１１は夫々に内蔵されたプログラムに従ってデータを処理する情報処理部１２，１３，情報処理部１２，１３間に接続され、情報処理部１２，１３間でのパケットデータの送信を行なうパケットバス１４，情報処理部１２，１３からのパケットの送信要求に応じてパケットバス１４の使用を制御するバス制御モジュール１５より構成される。
【００３５】
本実施例では情報処理部１２から情報処理部１３にデータの要求があり、情報処理部１３は情報処理部１２からデータの要求等の情報を受信した後、情報処理部１３に対して応答情報を送信する場合について説明する。
情報処理部１２は内部処理において情報処理部１３のデータが必要となると必要な情報を要求するデータにデータ要求先等の情報を付与したパケット形式のデータを生成し、バス制御モジュール１５にバス使用許可要求ＢＲＱを供給する。
【００３６】
バス制御モジュール１５は情報処理部１２からのバス使用許可要求ＢＲＱに応じて他の情報処理部１３等によるパケットバス１４の使用状況を見て、先に要求があったものから順にパケットバス１４の使用を許可し、情報処理部１２からの使用順になると情報処理部１２にバス使用許可信号ＢＧＲＴを供給する。
【００３７】
情報処理部１２はバス制御モジュール１５からバス使用許可信号ＢＧＲＴが供給されると、データをパケットバス１４に供給する。
情報処理部１３は情報処理部１２からパケットバス１４に供給されたデータを解析して自機宛てのデータであれば、データを取り込み、応答データを情報処理部１２の送信動作と同様にして送信し、情報処理部１２に応答する。
【００３８】
情報処理部１３はパケットバス１４から取り込んだ自機宛てのデータを保持する受信バッファ１６，パケットバス１４から取り込んだ自機宛てのデータ中のパリティエラー等のエラーを検出し、エラーである旨のデータを受信バッファ１６に供給するエラー検出部１７，受信バッファ１６に保持されたデータを入力順に読み出し、予め記憶されたプログラムに従って処理するデータ処理部１８，データ処理部１８で処理されたデータに送信先宛先等のデータを付与し、パケット形式の応答データを生成する応答パケット生成部１９，応答パケット生成部１９で生成された応答パケット１９を生成順に保持する応答バッファ２０，応答パケット生成部１９で応答パケット生成毎に生成される応答パケット生成信号に応じてバス制御モジュール１５に対してバス要求信号ＢＲＱを送信すると共に、バス制御モジュール１５からのバス使用許可信号ＢＧＲＴに応じて応答バッファ２０に保持された応答パケットをエラー応答パケットを通常の応答パケットに優先してパケットバス１４に出力すべく制御を行なうバスマスタシーケンス部２１より構成される。
【００３９】
受信バッファ１６は受信情報をパケットバス１４から入力された自機宛てのデータを入力順に順次記憶する。
エラー検出部１７は受信パケットを取り込み、取り込んだ受信パケットのパリティエラー等をチェックし、エラーを検出すると取り込んだ受信パケットにエラーである旨を知らせるデータを付与して受信バッファ１６に書き込む。
【００４０】
図３にエラー検出部１７の動作フローチャートを示す。エラー検出部１７では受信パケットを入力し、パリティエラー等のパケットのエラーをチェックする（ステップＳ２-1，Ｓ２-2）。次にエラー検出部１７はエラーが検出されたか否かを判断する（ステップＳ２-3）。ステップＳ２-3でエラーが検出された場合にはエラーを示すデータを受信バッファ１６に供給し、受信データに付与する（ステップＳ２-3，Ｓ２-4）。
【００４１】
また、ステップＳ２-3でエラーが検出されない場合にはエラーを示すデータは出力されず、受信データがそのまま受信バッファ１６に記憶される。
データ処理部１８は受信バッファ１６と接続され、受信バッファ１６からデータを取り込み、取り込んだデータを予め設定されたプログラムに従って処理し、処理結果を応答パケット生成部１９に供給する。
【００４２】
図４にデータ処理部１８の動作フローチャートを示す。データ処理部１８は、まず、受信バッファ１６より受信バッファ１６に保持されたパケットのうち最初のパケットを取り込む（ステップＳ２-1）。
次にデータ処理部１８はエラー検出部１７で付与されたデータに基づいて受信したパケットのエラーの有無を判断し、エラーが無ければ内蔵されたプログラムに応じて取り込んだパケットを解析し、内容に応じた処理を行なう（ステップＳ３-2，Ｓ３-3）。
【００４３】
次にデータ処理部１８はステップＳ３-3での処理結果を応答パケット生成部１９に供給する（ステップＳ３-4）。
また、ステップＳ３-2でエラー検出部１７によりエラーを示すデータが付与されたパケットが供給されたときにはエラーに応じたデータを応答パケット生成部１９に供給する（ステップＳ３-5）。
【００４４】
次にデータ処理部１８は受信バッファ１６の内容を参照してデータがなければ処理を終了し、パケットがあれば、処理したパケットの次に供給されたパケットを受信バッファ１６から取り込む（ステップＳ３-6，Ｓ３-7）。
ステップＳ３-2〜Ｓ３-7をくり返して受信バッファ１６に記憶されたパケットを次々に処理する。
【００４５】
応答パケット生成部１９はデータ処理部１８から正常なデータを受け取ると正常応答パケットを生成し、エラー等のデータを受けとると異常応答パケットを生成し、データ処理部１８から受け取った順に応答バッファ２０に応答パケットを記憶させる。
【００４６】
図５に応答パケット生成部１９の動作フローチャートを示す。
応答パケット生成部１９はデータ処理部１８から処理結果が供給されると、供給されたデータがエラーデータか否かを判断する（ステップＳ４-1，Ｓ４-2）。ステップＳ４-2で入力データが正常のデータであれば、正常応答パケットを生成し、生成した正常応答パケットを応答バッファ２０に格納すると共に正常応答パケット要求をハイレベルとし、バスマスタシーケンス部２１に正常応答パケットの送信を要求する（ステップＳ４-3，Ｓ４-4，Ｓ４-5）。
【００４７】
また、ステップＳ４-2で入力データが異常（エラー）を示すデータであれば、異常応答パケットを生成し、生成した異常応答パケットを応答バッファ２０に格納すると共に異常応答パケット要求をハイレベルとし、バスマスタシーケンス部２１に異常応答パケットの送信を要求する（ステップＳ４-6，Ｓ４-7，Ｓ４-8）。
【００４８】
応答バッファ２０には、応答パケット生成部１９でのデータの受付順に応答パケットが格納される。
図６に本発明の第１実施例のバスマスタシーケンス部２１のブロック構成図を示す。
【００４９】
バスマスタシーケンス部２１は送信動作開始指示信号を生成する送信動作開始指示信号生成部２２，及び、送信動作開始指示信号生成部２２で生成された送信動作開始指示信号に応じて応答バッファ２０のデータの読み出しを制御する送信制御部２３より構成される。
【００５０】
送信動作開始指示信号生成部２２には応答パケット生成部１９から正常情報に対する応答パケット生成時にハイレベルとなる正常応答パケット要求、及びエラー等の異常情報に対する応答パケット生成時にハイレベルとなる異常パケット要求とが供給され、正常応答パケット要求及び異常パケット要求に応じてバス制御モジュール１５にバス使用許可要求ＢＲＱを供給すると共に、バス制御モジュール１５からバス使用許可信号ＢＧＲが供給され、バス制御モジュール１５からのバス使用許可信号ＢＧＲに応じて正常応答パケット送信動作開始時にハイレベルとなる正常応答パケット送信動作開始指示信号を生成すると共に異常応答パケット送信動作開始時にハイレベルとなる異常応答パケット送信動作開始指示信号を生成する。
【００５１】
送信動作開始指示信号生成部２２は応答パケット生成部２１より正常応答パケット要求及び異常応答パケット要求が供給され、正常応答パケット要求と異常応答パケット要求との論理和をとるＯＲゲート２２ａ，ＯＲゲート２２ａで得られた論理和をパケットの送信まで保持し、バス制御モジュール１５にバス使用許可要求ＢＲＱとして供給するフリップフロップ２２ｂ，正常応答パケット要求が供給され、正常応答パケット要求の状態（ハイ又はロー）をバス使用許可信号がハイレベルになったときに保持する状態ホールド回路２２ｃ，異常応答パケット要求が供給され、異常応答パケット要求の状態（ハイ又はロー）をバス使用許可信号がハイレベルになったときの状態に保持する状態ホールド回路２２ｄのホールド信号、状態ホールド回路２２ｄの反転ホールド信号、バス制御モジュール１５からのバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート２２ｅ，状態ホールド回路２２ｄの非反転ホールド信号及びバス制御モジュール１５からのバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート２２ｆより構成される。
【００５２】
送信動作開始指示信号生成部２２はＯＲゲート２２ａにより正常応答パケット要求又は異常応答パケット要求のいずれかがハイレベルとなるとバス制御モジュール１５にバス要求ＢＲＱを供給し、バスの使用を求める。
また、バス制御モジュール１５からバス使用許可信号ＢＧＲが供給されたときには正常応答パケット要求及び異常パケット要求の状態に応じて正常応答パケット送信動作開始指示信号及び異常応答パケット送信動作開始指示信号を生成する。
【００５３】
図７に本発明の第１実施例のバスマスタシーケンス部２１の送信動作開始指示信号生成部２２の動作波形図を示す。図６（Ａ）は正常応答パケット要求ａ，（Ｂ）は異常応答パケット要求ｂ，（Ｃ）はバス要求ＢＲＱ，（Ｄ）はホールド回路２２ｃのホールド信号ｄ，（Ｅ）はホールド回路２２ｄの反転ホールド信号ｅ，（Ｆ）はホールド回路２２ｄの非反転ホールド信号ｆ，（Ｇ）はバス制御モジュール１５からのバス使用許可信号ＢＧＲ：ｇ，（Ｈ）は正常応答パケット送信動作開始指示信号ｈ，（Ｉ）は異常応答パケット送信動作開始指示信号ｉの波形図を示す。
【００５４】
図６において実線は正常応答パケット要求がハイレベルとなったとき、破線は異常応答パケット要求がハイレベルとなったときの動作波を示す。
図に実線で示すように正常応答パケット要求がハイレベルとなったときには正常応答パケット送信動作開始指示信号はハイレベル、異常応答パケット送信動作開始指示信号はローレベルとなり、また、破線で示すように異常応答パケット要求ｂがハイレベルとなったときには正常応答パケット送信動作開始指示信号はローレベル、異常応答パケット送信動作開始指示信号はハイレベルとなる。
【００５５】
さらに、正常応答パケット要求がハイレベルとなり、バス要求ＢＲＱをハイレベルとし、かつ、バス使用許可信号ＢＧＲがローレベルの状態、つまり、バス使用許可待機中に異常応答パケット要求があり、ハイレベルとなると、バス使用許可信号ＢＧＲがハイレベルとなり、バス使用許可となったときには異常応答パケット送信動作開始指示信号はハイレベルとなり、異常応答パケットの送信を指示する。
【００５６】
送信動作開始指示信号生成部２２で生成された信号は送信制御部２３に供給される。
送信制御部２３は正常応答パケット送信動作開始指示信号がハイレベルのときには応答バッファ２０から正常応答パケットを検索して送信し、異常応答パケット送信動作開始指示信号がハイレベルのときには応答バッファ２０から応答パケットを検索して送信する。
【００５７】
図８に送信制御部２３の動作フローチャートを示す。送信制御部２３は送信動作開始指示信号を入力し、正常又は異常応答パケット要求のどちらが有効かを判断する（ステップＳ５-1，Ｓ５-2）。ステップＳ５-2で、異常応答パケット要求が有効であると判断した場合には応答バッファ２０に格納された応答パケットより異常応答パケットを検索して送信する（ステップＳ５-3）。
【００５８】
また、ステップＳ５-2で正常応答パケット要求が有効であると判断した場合には応答バッファ２０に格納された応答パケットを格納された順に順次送信する（ステップＳ５-4）。
以上のように本実施例によれば、異常応答パケットが生成された場合には応答バッファ２０に格納された応答パケットより異常応答パケットが検索され、正常応答パケットに優先して送信されるため、情報処理部１２は異常応答パケットを優先的に受信でき、エラーの発生を迅速に認識できる。
【００５９】
このため、エラーに応じたメンテナンス等の対応をいち早く実施でき、システムの信頼性を向上させることができる。
図９に本発明の第２実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００６０】
本実施例は第１実施例とはバスマスタシーケンス部及びバス制御モジュールの制御の内容が異なっており、バスマスタシーケンス部からバス制御モジュールに異常応答パケット用のバス要求を正常応答パケット用のバス要求ＢＲＱとは別に発生し、バス制御モジュールにより異常応答パケットが発生した情報処理部に優先的にパケットバス１４の使用許可を与えることによってより迅速に異常の通知を可能としたものである。
【００６１】
本実施例の情報処理装置３０は情報処理部３１，３２のバスシーケンスマスタ３３は応答パケット生成部１９からの正常応答パケット要求及び異常応答パケット要求に応じて正常応答パケット送信用のバス要求ＢＲＱをバス制御モジュール３４に供給すると共に異常応答パケット要求に応じて異常応答パケット送信用のバス要求ＢＲＥをバス制御モジュール３４に供給する。
【００６２】
図１０にバスマスタシーケンス部３３のブロック構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
バスマスタシーケンス部３３は応答パケット生成部１９からの正常応答パケット要求及び異常応答パケット要求の状態（ハイ又はロー）に応じて正常応答パケット送信用バス要求ＢＲＱ及び異常応答パケット送信用バス要求ＢＲＥを生成すると共にバス使用許可信号ＢＧＲに応じて正常及び異常応答パケット送信動作開始指示信号の状態（ハイ又はロー）を設定する送信動作開始指示信号生成部３５の構成が第１実施例とは異なる。
【００６３】
本実施例の送信動作開始指示信号生成部３５は正常応答パケット要求の状態を応答パケット送信まで保持し、バス要求ＢＲＱとして出力するフリップフロップ３５ａ，異常応答パケット要求の状態を応答パケット送信まで保持し、バス要求ＢＲＥとして出力するフリップフロップ３５ｂ，正常応答パケット要求の状態をホールドする状態ホールド回路３５ｃ，異常応答パケット要求の状態をホールドし、ホールド信号の反転及び非反転出力する状態ホールド回路３５ｄ，状態ホールド回路３５ｃの出力ホールド信号、状態ホールド回路３５ｄの出力反転ホールド信号、バス制御モジュール３４のバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート３５ｅ，状態ホールド回路３５ｄの出力非反転ホールド信号及びバス制御モジュール３４のバス使用許可信号が供給され、供給された信号の論理積を求めるＡＮＤゲート３５ｆより構成される。
【００６４】
図１１に送信動作開始指示信号生成部３５の動作波形図を示す。図１１（Ａ）は正常応答パケット要求ａ，（Ｂ）は異常応答パケット要求ｂ，（Ｃ）はバス要求ＢＲＱ：ｃ，（Ｄ）はバス要求ＢＲＥ：ｄ，（Ｅ）は状態ホールド回路３５ｃの出力ホールド信号ｅ，（Ｆ）は状態ホールド回路３５ｄの出力反転ホールド信号ｆ，（Ｇ）は状態ホールド回路３５ｄの出力非反転ホールド信号ｇ，（Ｈ）はバス制御モジュール３４のバス使用許可信号ＢＧＲ：ｈ，（Ｉ）は正常応答パケット送信動作開始指示信号ｉ，（Ｊ）は異常応答パケット送信動作開始指示信号ｊの動作波形図を示す。
【００６５】
図１１（Ａ），（Ｃ）に示すように正常応答パケット要求ａに応じてバス要求ＢＲＱ：ｃがバス制御モジュール３４に供給されている状態でも図１１（Ｈ）に示すバス要求ＢＲＱ：ｃに対するバス使用許可信号ＢＧＲ：ｈが供給される前であれば、図１１（Ｂ），（Ｄ）に示すように異常応答パケット要求ｂに応じてバス要求ＢＲＥ：ｄがバス制御モジュール３４に供給されると、図１１（Ｈ）に示すバス使用許可信号ＢＧＲ：ｈが供給された時点で図１１（Ｊ）に示すように異常応答パケット送信動作開始指示信号ｊをハイレベルとすることにできる。
【００６６】
以上により第１実施例と同様に正常応答パケット送信動作開始指示信号ｊ及び異常応答パケット送信動作開始指示信号ｊが得られ、第１実施例と同様に正常応答パケットに優先して異常応答パケットを送信できる。
また、バス制御モジュール３４では情報処理部からバス要求ＢＲＥが供給されると、他の情報処理部からのバス要求ＢＲＱに優先してバス使用許可信号ＢＧＲをバス要求ＢＲＥがあった情報処理部に対して供給する。
【００６７】
図１２にバス制御モジュール３４の動作フローチャートを示す。
バス制御モジュール３４はバス要求を受信すると受信したバス要求が異常応答パケット送信用バス要求ＢＲＥか否かを判断する（ステップＳ６-1，Ｓ６-2）。ステップＳ６-2で受信したバス要求がＢＲＥのときにはバス要求ＢＲＱに優先してバス要求ＢＲＥが供給された情報処理部に対してバス使用許可信号ＢＧＲを提供する（ステップＳ６-3）。
【００６８】
また、ステップＳ６-2で受信したバス要求が正常のバス要求ＢＲＱのときにはバス使用許可順位をバス要求ＢＲＱの最下位に設定し、バス使用許可順位になるまで待機し、バス使用許可順位となったところで、対応する情報処理部に対してバス使用許可信号ＢＧＲを供給する（ステップＳ６-4，Ｓ６-5，Ｓ６-6，Ｓ６-7）。
【００６９】
以上により、異常応答パケットが発生した情報処理部に対して、正常応答パケットのバス要求しか持たない情報処理部に優先してバス使用許可信号ＢＧＲを供給できるため、異常応答パケットをその送信先に迅速に送信でき、異常をいち早く知らせることが可能となる。
【００７０】
図１３に本発明の第３実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。。
本実施例は応答パケット生成部で応答パケットが正常か、異常かを識別子を付与した応答バッファに格納し、識別子に応じて応答バッファより異常応答パケットを正常応答パケットに優先して読み出す。
【００７１】
本実施例の情報処理装置４０の情報処理部４１，４２は応答パケット生成部４３，バスマスタシーケンス部４４，応答バッファ４５及び、識別フラグ認識部４６，マルチプレクサ４７が第１実施例と異なる。
応答パケット生成部４３はデータ処理部１８からの処理結果に応じて応答パケットを生成すると共に識別フラグ付加部４７を内蔵し、生成した応答パケットが正常であれば“０”異常であれば“１”となり、正常応答パケットと異常応答パケットとを識別する識別フラグを生成した応答パケットに付加する。
【００７２】
応答バッファ４５は応答パケット生成部４３で生成された応答パケットを格納する応答パケット格納部４５ａと格納された応答パケットが正常か異常かを識別する識別子を付与する識別フラグ格納部４５ｂとを有し、応答パケット生成部４３で生成された応答パケット及び識別フラグを格納する。
【００７３】
識別フラグ認識部４６には応答バッファ４５から識別フラグが供給されており、バスマスタシーケンス部４４から供給される送信指示に応じて、識別フラグが“１”，つまり異常応答パケットが選択されるようにマルチプレクサ４７を制御する。マルチプレクサ４７には応答バッファ４５に格納された応答パケットが供給されていて、識別フラグ認識部４６からの選択信号に応じて一つの応答パケットを選択してパケットバス１４に供給し、送信する。
【００７４】
本実施例によれば、異常応答パケットと正常応答パケットとの識別が容易に行なえ、送信をより高速に行なえる。
図１４に本発明の第４実施例のブロック構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００７５】
本実施例は応答バッファを正常応答パケットを格納する正常応答バッファと異常応答パケットを格納する異常応答バッファとに分離し、異常応答パケットが異常応答バッファに格納されたときに異常応答バッファに格納された異常応答パケットを先に送信することにより異常応答パケットを優先して送信する構成としてなる。
【００７６】
本実施例の情報処理装置５０の情報処理部５１は第１実施例とは応答パケット生成部５１，異常応答バッファ５２，正常応答バッファ５３，異常応答パケット検出部５４，マルチプレクサ５５が異なる。応答パケット生成部５１はデータ処理部１８の処理結果により異常応答パケット及び正常応答パケットを生成し、異常応答パケットは異常応答バッファ５２，正常応答パケットは正常応答バッファ５３に格納する。
【００７７】
異常応答パケット検出部５４，異常応答バッファ５３を監視しており、異常応答バッファ５３に異常応答パケットが格納されていればバスマスタシーケンス部４４からの送信許可信号に応じてマルチプレクサ５５を制御して異常応答バッファ５２を選択し、異常応答バッファ５２に格納された応答パケットを送信し、異常応答パケットが全て送信された後に正常応答バッファ５３を選択し、正常応答バッファ５３に格納された応答パケットを送信すると共に異常応答バッファ５２に異常応答パケットが格納されていなければ、バスマスタシーケンス部４４からの送信許可信号に応じてマルチプレクサ５５を制御して正常応答バッファ５２を選択して正常応答パケットを送信する。
【００７８】
図１５に本発明の第５実施例のブロック構成図を示す。同図中、図１４と同一構成部分には同一符号を付し、その説明は省略する。
本実施例はエラーを検出した時点で異常応答パケットを生成することによりより迅速に異常応答パケットを生成できる構成としてなる。
【００７９】
本実施例の情報処理装置６０の情報処理部６１，６２はエラー検出部１７でエラーを検出した際にエラーを検出した受信パケットに対応した異常応答パケットを生成し、異常応答バッファ５２に格納する異常応答パケット生成部６３，データ処理部１８からの処理結果のうち、正常パケットに対応した正常応答パケットのみを生成し、正常応答バッファ５３に格納する正常応答パケット生成部６４を有してなる。
【００８０】
本実施例によれば、異常応答パケットはエラー検出部１７でエラーが検出された直後に生成されるため、いち早く異常応答パケットを送信できる。
図１６は本発明の第６実施例のブロック構成図を示す。同図中、図１８と同一構成部分には同一符号を付し、その説明は省略する。
【００８１】
本実施例の情報処理装置７０は受信パケットに正常と異常とを識別する識別フラグを付与して受信バッファに格納し、この識別フラグに従って受信パケットのデータ処理部に読み出す順序を制御することにより異常応答パケットを正常応答パケットに優先して送信する構成としてなる。
【００８２】
本実施例の情報処理部７１，７２は受信パケットからパリティエラー等のエラーを検出し、受信パケットが正常か、異常かを識別する識別フラグを付与するエラー検出部７３，受信パケット及び識別フラグをセットで格納する受信バッファ７４，受信バッファ７４に格納したパケットから一つのパケットを選択してデータ処理部に供給するマルチプレクサ７５，受信バッファ７４に格納された識別フラグに応じてマルチプレクサ７５を制御する識別フラグ認識部７６を有する。
【００８３】
なお、データ処理部、応答パケット生成部、バスシーケンス部、応答バッファは図１８に示した従来のものと同じであるため説明は省略する。
エラー検出部７３はパケットバス１４からの受信パケットを受け、受信パケットのデータを解析してパリティエラー等のエラーをチェックし、エラーがあれば、識別フラグに“１”，エラーがなければ識別フラグに“０”を生成して受信バッファ７４に供給する。
【００８４】
受信バッファ７４は受信パケットを格納する受信パケット格納域７４ａと格納された受信パケットに対応する識別フラグを格納する識別フラグ格納域７４ｂを有し、受信パケットと識別フラグとが対応するように格納する。
マルチプレクサ７５には受信バッファ７４より受信パケットが供給されていて、識別フラグ認識部７６から供給される選択制御信号に応じて一つの受信パケットを選択してデータ処理部９７に供給する。
【００８５】
識別フラグ認識部７６はデータ処理部９７からのデータ読み込み信号毎に受信バッファ７４から供給されている識別フラグに応じてマルチプレクサ７５に選択制御信号を供給する。
識別フラグ認識部７６は異常受信パケットを識別する識別フラグ“１”を認識すると識別フラグ“１”の受信パケットを受信バッファ１４への入力順に順次選択し、データ処理部９７に供給する。
【００８６】
従って、本実施例ではエラー等の異常のある受信パケットがエラー等のない正常の受信パケットに優先してデータ処理部９７に供給され、処理され、応答パケットとして送信されることになるため、異常受信パケットに対する異常応答パケットをいち早く送信できる。
【００８７】
従って、エラー等の異常に対する対応を迅速に行なえる。
図１７に本発明の第７実施例のブロック構成図を示す。同図中、図１６と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の情報処理装置８０は受信バッファを異常受信パケットを格納する異常受信バッファと正常受信パケットと正常受信パケットとを別々に格納しておき、異常受信パケットが検出された場合には異常受信バッファに格納された受信パケットを優先して処理することにより異常応答パケットを正常応答パケットに優先して送信している。
【００８８】
本実施例の情報処理部８１，８２はパケットバス１４から供給された受信パケットのエラーを検出して異常受信パケットと正常受信パケットとを選択するエラー検出部８３，エラー検出部８３で選別された受信パケットのうち正常受信パケットを格納する正常受信バッファ８４，エラー検出部８３で選別された受信パケットのうち異常受信パケットを格納する異常受信バッファ８５，正常受信バッファ８４又は異常受信バッファ８５を選択し、いずれかに格納された受信パケットを選択するマルチプレクサ８６，異常受信バッファ８５を参照して異常受信バッファ８５に異常受信パケットが存在するときにはマルチプレクサ８６が異常受信バッファ８５に格納された受信パケットをデータ処理部９７に供給するように制御信号をマルチプレクサ８６に供給するエラーパケット検出部８７を有する。
【００８９】
エラー検出部８３はパケットバス１４から情報処理部８１宛てのパケットを受信し、受信パケットを解析して、パリティエラー等のエラーを検出し、受信パケットにエラーが検出されなければ正常受信バッファ８４に格納し、エラーが検出されたときには異常受信バッファ８５に格納する。
【００９０】
このため、正常受信パケットは正常受信バッファ８４，異常受信パケットは異常受信バッファ８５に供給される。
マルチプレクサ８６には正常受信バッファ８４及び異常受信バッファ８５が接続されており、エラーパケット検出部８７からの切換制御信号に応じて正常受信バッファ８４又は異常受信バッファ８５をデータ処理部９７に接続する。
【００９１】
エラーパケット検出部８７は異常受信バッファ８５を参照しており、異常受信バッファ８５に異常受信パケットが格納されたときにこれを検出して、マルチプレクサ８６に異常受信バッファ８５とデータ処理部９７とが接続されるように切換制御信号を供給し、異常受信バッファ８５内に異常受信パケットを検出できなければ、正常受信バッファ８４とデータ処理部９７とが接続されるように切換制御信号を供給する。
【００９２】
以上により、第６実施例同様に異常受信パケットを先にデータ処理部９７に供給して処理できるため、異常受信パケットに対応した異常応答パケットを正常応答パケットに優先して送信でき、従って、エラーの発生をいち早く認識できるため、エラーに対する対応を迅速に行なえる。
【００９３】
【発明の効果】
上述の如く、本発明によれば、受信した情報にエラーを検出した場合には情報を送信した情報処理部に対して他の応答情報に優先してエラーが検出された情報に対する応答情報であるエラー応答情報を送信するため、送信側で、送信した情報がエラー情報であることを早く認識でき、エラーが発生した情報の再送信の対応を迅速に行え、従って、必要とする情報をできるだけ速く入手できるため、効率的な情報処理が行なえる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施例のブロック構成図である。
【図３】本発明の第１実施例のエラー検出部の動作フローチャートである。
【図４】本発明の第１実施例のデータ処理部の動作フローチャートである。
【図５】本発明の第１実施例の応答パケット生成部の動作フローチャートである。
【図６】本発明の第１実施例のバスマスタシーケンス部のブロック構成図である。
【図７】本発明の第１実施例のバスマスタシーケンス部の動作波形図である。
【図８】本発明の第１実施例の送信制御部の動作フローチャートである。
【図９】本発明の第２実施例のブロック構成図である。
【図１０】本発明の第２実施例のバスマスタシーケンス部のブロック構成図である。
【図１１】本発明の第２実施例のバスマスタシーケンス部のブロック構成図である。
【図１２】本発明の第２実施例のバス制御モジュールのブロック構成図である。
【図１３】本発明の第３実施例のブロック構成図である。
【図１４】本発明の第４実施例のブロック構成図である。
【図１５】本発明の第５実施例のブロック構成図である。
【図１６】本発明の第６実施例のブロック構成図である。
【図１７】本発明の第７実施例のブロック構成図である。
【図１８】従来の一例のブロック構成図である。
【符号の説明】
Ｓ１-1 エラー検出過程
Ｓ１-2 応答情報生成過程
Ｓ１-3 情報送信過程
１ エラー検出手段
２ 応答情報生成手段
３ 情報送信手段
１１ 情報処理装置
１２，１３ 情報処理部
１４ パケットバス
１５ バス制御モジュール
Claims (8)
- 情報処理部間で情報転送を行ない、該情報処理部において受信した情報に対応した応答情報を、該情報を送信した情報処理部に対して送信する情報処理方法において、
受信情報を受信バッファに入力順に順次記憶しており、該受信情報にエラーが検出されたときには、前記受信情報にエラー情報を付与して受信バッファに記憶する検出過程と、
前記受信バッファから読み出された前記受信情報にエラー情報が付与されているときに、エラー応答情報を生成し、応答バッファに記憶し、前記受信バッファから読み出された情報が正常な情報のときには、通常応答情報を生成し、応答バッファに記憶する応答情報生成過程と、
前記応答バッファに記憶された応答情報のうち前記エラー応答情報を前記通常応答情報に優先して前記応答バッファから読み出し、送信する応答情報送信過程とを有することを特徴とする情報処理方法。 - 情報処理部間で情報の転送を行ない、情報を受信した情報処理部から受信情報に対応した応答情報を、該受信情報を送信した情報処理部に対して送信する情報処理装置において、
各情報処理部は、前記受信情報を入力順に順次記憶する受信バッファと、
前記応答情報を記憶する応答バッファと、
前記受信情報にエラーを検出したとき、前記受信バッファに前記受信情報にエラー情報を付与して記憶させるエラー検出手段と、
前記受信バッファから読み出された受信情報から前記エラー情報を検出し、前記エラー情報が検出された受信情報に対応して、エラー応答情報を生成し、前記応答バッファに記憶し、前記受信バッファから読み出された情報が正常な情報のときには、通常応答情報を生成し、前記応答バッファに記憶させ、前記応答バッファに記憶された応答情報のうち前記エラー応答情報を前記通常応答情報に優先して前記応答バッファから読み出し、送信元に送信する制御手段とを有することを特徴とする情報処理装置。 - 前記制御手段は、前記応答バッファに応答情報を供給された順に記憶させ、記憶された順に送信すると共に、前記応答バッファに前記エラー応答情報が記憶されているときには前記応答バッファから前記通常応答情報に優先して前記エラー応答情報を読み出し、送信することを特徴とする請求項２記載の情報処理装置。
- 前記応答バッファは、前記通常応答情報を記憶する通常応答バッファと、
前記エラー応答情報を記憶するエラー応答バッファとを有し、
前記制御手段は、前記エラー応答バッファに前記エラー応答情報が記憶されたときには前記エラー応答バッファに記憶された前記エラー応答情報を前記通常応答バッファに記憶された通常応答情報に優先して出力させることを特徴とする請求項２記載の情報処理装置。 - 前記制御手段は、前記エラー応答情報及び前記通常応答情報に夫々を区別する識別子を付与して前記応答バッファに記憶させ、前記識別子に応じて前記エラー応答情報か、前記通常応答情報かを識別し、前記応答バッファより前記エラー応答情報を前記通常応答情報に優先して送信させることを特徴とする請求項２又は３記載の情報処理装置。
- 前記制御手段は、前記エラー検出手段でエラーが検出された受信情報に対して前記エラー応答情報を生成するエラー応答情報生成手段と、
前記受信バッファに記憶された前記受信情報のうち前記エラー検出手段でエラーが検出されなかった受信情報に対して前記通常応答情報を生成する通常情報生成手段とを有することを特徴とする請求項２乃至５のいずれか一項記載の情報処理装置。 - 前記エラー検出手段は、エラーが検出された受信情報とエラーが検出されない受信情報とを識別する識別子を前記受信情報に付与して前記受信バッファに記憶し、
前記制御手段は、前記受信バッファから順に読み出された受信情報に付与された前記識別子を参照して、エラーが検出された識別子のときには前記エラー応答情報を生成し、エラーが検出されない識別子のときには前記通常応答情報を生成することを特徴とする請求項２記載の情報処理装置。 - 前記受信バッファは、前記受信情報のうち前記エラー検出手段でエラーが検出された受信情報を記憶するエラー受信バッファと、
前記受信情報のうち前記エラー検出手段でエラーが検出されない受信情報を記憶する通常受信バッファとを有し、
前記制御手段は、前記エラー受信バッファから読み出される受信情報を前記通常受信バッファから読み出される受信情報に優先して応答情報を生成することを特徴とする請求項２記載の情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07675995A JP3936408B2 (ja) | 1995-03-31 | 1995-03-31 | 情報処理方法及び情報処理装置 |
| CN96104167A CN1087851C (zh) | 1995-03-31 | 1996-03-29 | 信息处理部件 |
| US08/623,681 US5793949A (en) | 1995-03-31 | 1996-03-29 | Information processing unit, device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07675995A JP3936408B2 (ja) | 1995-03-31 | 1995-03-31 | 情報処理方法及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272705A JPH08272705A (ja) | 1996-10-18 |
| JP3936408B2 true JP3936408B2 (ja) | 2007-06-27 |
Family
ID=13614525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07675995A Expired - Fee Related JP3936408B2 (ja) | 1995-03-31 | 1995-03-31 | 情報処理方法及び情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5793949A (ja) |
| JP (1) | JP3936408B2 (ja) |
| CN (1) | CN1087851C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6457146B1 (en) * | 1999-09-30 | 2002-09-24 | Silicon Graphics, Inc. | Method and apparatus for processing errors in a computer system |
| US6598177B1 (en) * | 1999-10-01 | 2003-07-22 | Stmicroelectronics Ltd. | Monitoring error conditions in an integrated circuit |
| US6983408B2 (en) * | 2002-03-08 | 2006-01-03 | Microsoft Corporation | Managing error/status information generated during video processing |
| JP2004362111A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Global Storage Technologies Inc | 外部記憶装置 |
| US8356127B2 (en) * | 2004-12-09 | 2013-01-15 | Rambus Inc. | Memory interface with workload adaptive encode/decode |
| CN100458715C (zh) * | 2006-12-30 | 2009-02-04 | 北京中星微电子有限公司 | 一种握手电路监测装置及方法 |
| US9223643B2 (en) * | 2010-03-04 | 2015-12-29 | Microsoft Technology Licensing, Llc | Content interruptions |
| CN104636179A (zh) * | 2013-11-15 | 2015-05-20 | 英业达科技有限公司 | 数据传输系统及其操作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676846A (en) * | 1968-10-08 | 1972-07-11 | Call A Computer Inc | Message buffering communication system |
| US4082922A (en) * | 1977-02-22 | 1978-04-04 | Chu Wesley W | Statistical multiplexing system for computer communications |
| US4352103A (en) * | 1980-01-24 | 1982-09-28 | Forney Engineering Company | Industrial control system |
| US4621323A (en) * | 1983-03-28 | 1986-11-04 | Digital Equipment Corporation | Message transmission circuitry |
| FR2595522A1 (fr) * | 1986-03-06 | 1987-09-11 | Cimsa Sintra | Procede et dispositif de transmission de donnees numeriques par messages organises en trames |
| DE3900633C2 (de) * | 1988-01-11 | 2000-01-20 | Ricoh Kk | Faxgerät |
| US5119379A (en) * | 1990-02-26 | 1992-06-02 | Seiscor Technologies Inc. | Method and apparatus for fault reporting |
| US5163151A (en) * | 1990-03-22 | 1992-11-10 | Square D Company | System for processing and prioritizing alarms from devices on data communications network |
| US5163055A (en) * | 1990-06-27 | 1992-11-10 | Telefonaktiebolaget Lm Ericsson | Communications system using a fault tolerant protocol |
| US5153884A (en) * | 1990-08-15 | 1992-10-06 | Allen-Bradley Company, Inc. | Intelligent network interface circuit |
| US5423025A (en) * | 1992-09-29 | 1995-06-06 | Amdahl Corporation | Error handling mechanism for a controller having a plurality of servers |
| JP3360856B2 (ja) * | 1992-12-18 | 2003-01-07 | 富士通株式会社 | プロセッサ |
| US5481535A (en) * | 1994-06-29 | 1996-01-02 | General Electric Company | Datagram message communication service employing a hybrid network |
| US5555372A (en) * | 1994-12-21 | 1996-09-10 | Stratus Computer, Inc. | Fault-tolerant computer system employing an improved error-broadcast mechanism |
-
1995
- 1995-03-31 JP JP07675995A patent/JP3936408B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-29 US US08/623,681 patent/US5793949A/en not_active Expired - Fee Related
- 1996-03-29 CN CN96104167A patent/CN1087851C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08272705A (ja) | 1996-10-18 |
| US5793949A (en) | 1998-08-11 |
| CN1135058A (zh) | 1996-11-06 |
| CN1087851C (zh) | 2002-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5361567B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
| EP2312457B1 (en) | Data processing apparatus, data processing method and computer-readable medium | |
| KR970029126A (ko) | 멀티프로세서 시스템 | |
| JP3936408B2 (ja) | 情報処理方法及び情報処理装置 | |
| US4958271A (en) | Transfer control equipment | |
| US20080005389A1 (en) | Direct memory access controller | |
| US7336657B2 (en) | Inter-nodal data transfer system and data transfer apparatus | |
| JPH07152697A (ja) | 疎結合計算機システム | |
| JP2567063B2 (ja) | ポーリング方法 | |
| JP2001067299A (ja) | インタフェース制御装置及び計算機システム | |
| JP3024901B2 (ja) | 多重化ネットワーク制御装置 | |
| US20070206593A1 (en) | ATM cell/packet switch and communication control method using the same | |
| JP3206542B2 (ja) | バス接続装置 | |
| JPH03204254A (ja) | データ受信装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP2000347712A (ja) | プログラマブルコントローラ | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| KR960012358B1 (ko) | 펜디드 프로토콜 버스 상에서 이중 데이타 전송을 지원하는 버스 제어 장치 | |
| JP5202787B2 (ja) | 監視制御装置 | |
| JPH10257128A (ja) | 伝送装置 | |
| JPH09179793A (ja) | エラー通知方式 | |
| JPH11249714A (ja) | プログラマブルコントローラ | |
| JPS6113845A (ja) | 通信制御装置 | |
| KR20030082253A (ko) | 패킷 처리 엔진과 메인 프로세서간에 고속 블록 데이터전송을 수행하는 네트워크 시스템 및 그것의 ｄｍａ운영방법 | |
| JPH06259375A (ja) | バス接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040611 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |