JP3360856B2 - プロセッサ - Google Patents

プロセッサ

Info

Publication number
JP3360856B2
JP3360856B2 JP33847092A JP33847092A JP3360856B2 JP 3360856 B2 JP3360856 B2 JP 3360856B2 JP 33847092 A JP33847092 A JP 33847092A JP 33847092 A JP33847092 A JP 33847092A JP 3360856 B2 JP3360856 B2 JP 3360856B2
Authority
JP
Japan
Prior art keywords
transfer
request
data
queue
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33847092A
Other languages
English (en)
Other versions
JPH06187296A (ja
Inventor
和重 小早川
茂 長沢
正幸 池田
治彦 上埜
直樹 新庄
照雄 内海
正実 出羽
賢一 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33847092A priority Critical patent/JP3360856B2/ja
Priority to US08/104,482 priority patent/US5557744A/en
Priority to DE69326530T priority patent/DE69326530T2/de
Priority to EP93306074A priority patent/EP0602769B1/en
Publication of JPH06187296A publication Critical patent/JPH06187296A/ja
Application granted granted Critical
Publication of JP3360856B2 publication Critical patent/JP3360856B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プロセッサ間通信処理
を司るハードウェア機構を備えることでプロセッサ間通
信を行うプロセッサに関し、特に、他プロセッサの発行
するデータ転送要求を確実に処理できるようにするとと
もに、オペレーティングシステムやデータ処理プログラ
ムがハードウェア機構の実行するプロセッサ通信処理を
把握できるようにするプロセッサに関する。
【０００２】マルチプロセッサシステムでは、各プロセ
ッサは、プロセッサ間通信処理を司るハードウェア機構
を備えて、このハードウェア機構に従ってプロセッサ間
通信を実行していくことになる。このようなプロセッサ
間通信処理では、確実にデータを転送できる構成を構築
していく必要があるとともに、要求に応じて、オペレー
ティングシステムやデータ処理プログラムがハードウェ
ア機構の実行するプロセッサ通信処理を把握できる構成
を構築していく必要がある。
【０００３】
【従来の技術】図７に、マルチプロセッサシステムのプ
ロセッサ間通信処理を実行するために用いられている従
来技術を図示する。図中、１はマルチプロセッサシステ
ムを構成するプロセッサであり、主記憶２と、ハードウ
ェアで構成される送信機構３と、ハードウェアで構成さ
れる受信機構４と、転送キュー５と、リードポインタ６
と、ライトポインタ７とを備える。
【０００４】このように構成される従来のプロセッサ１
では、図示しない他プロセッサ１からデータ転送要求が
転送されてくると、受信機構４は、このデータ転送要求
を受信して転送キュー５にエンキューするとともに、転
送キュー５のエンキュー先を表示するライトポインタ７
を１つインクリメントする。一方、送信機構３は、常
時、リードポインタ６とライトポインタ７とを監視し
て、この２つのポインタが別の値を示すときには、未転
送データがあることを表示していることに対応して、リ
ードポインタ６の指すデータ転送要求の指定するデータ
を主記憶２から読み出して、そのデータ転送要求の指定
するプロセッサ１に転送していくとともに、この転送処
理が終了すると、転送キュー５の読み出し先を表示する
リードポインタ６を１つインクリメントする。
【０００５】そして、このようなデータ転送処理を実行
しているときにあって、他プロセッサ１から当初想定し
たよりも多くのデータ転送要求が発行されると転送キュ
ー５がオーバフローすることが起こるが、このようなと
きには、受信機構４が転送されてきたデータ転送要求を
受け取ることができないことから、そのデータ転送要求
を無視するという方法を採っている。
【０００６】このようにして、従来のプロセッサ１で
は、ハードウェア機構により構成される送信機構３／受
信機構４が、オペレーティングシステムやデータ処理プ
ログラムとは関係なく、他プロセッサ１の要求するデー
タ転送要求に対してのデータ転送処理を実行していくと
いう構成を採っている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、他プロセッサ１から当初
想定したよりも多くのデータ転送要求が発行されるとき
に、この発行されたデータ転送要求についてのデータ転
送処理を実行できないという問題点があった。
【０００８】そして、ハードウェア機構により構成され
る送信機構３／受信機構４が、オペレーティングシステ
ムやデータ処理プログラムとは関係なく他プロセッサ１
の発行するデータ転送要求に応答してしまうことから、
オペレーティングシステムやデータ処理プログラムが、
他プロセッサ１の発行するデータ転送要求の発行頻度等
を把握できないという問題点や、他プロセッサ１の発行
するデータ転送要求を拒否するといった制御を実行でき
ないという問題点があった。
【０００９】本発明はかかる事情に鑑みてなされたもの
であって、プロセッサ間通信処理を司るハードウェア機
構を備えることでプロセッサ間通信を行うプロセッサに
あって、他プロセッサ１の発行するデータ転送要求を確
実に処理できるようにするとともに、オペレーティング
システムやデータ処理プログラムがハードウェア機構の
実行するプロセッサ通信処理を把握できるようにする新
たなプロセッサの提供を目的とする。
【００１０】
【課題を解決するための手段】図１に、本発明のプロセ
ッサ１の原理構成を図示する。
【００１１】図中、図７で説明したように、２は主記
憶、３はハードウェアで構成されて、他プロセッサ１へ
のデータ転送処理を司るとともにリードポインタ６をイ
ンクリメントする送信機構、４はハードウェアで構成さ
れて、他プロセッサ１の発行するデータ転送要求の受信
処理を司るとともにライトポインタ７をインクリメント
する受信機構、５は受信機構４の受信するデータ転送要
求をエンキューする転送キュー、６は転送キュー５の読
み出し先を表示するリードポインタ、７は転送キュー５
のエンキュー先を表示するライトポインタである。ここ
で、本発明の転送キュー５には、更に、自プロセッサ１
のデータ処理プログラムの発行するデータ転送要求がエ
ンキューされることもある。
【００１２】８はオペレーティングシステムのスーパバ
イザにより構成される割込処理機構であって、割込要求
があるときに、割込要求原因に応じた割込処理を実行す
るもの、９はレジスタであって、転送キュー５が満杯状
態であるのか否かを示す情報を保持するもの、１０は第
２のレジスタであって、割込処理機構８又は別の処理機
構により設定されることになる受信動作を有効なものと
するのか否かを示す情報を保持するもの、１１は退避領
域であって、受信機構４の受信するデータ転送要求の退
避先の領域となるもの、１２はエンキュー機構であっ
て、退避領域１１に退避されるデータ転送要求を転送キ
ュー５にエンキューするものである。
【００１３】本発明の受信機構４は、他プロセッサ１か
ら送られてくるデータ転送要求を無視する拒絶部１３
と、レジスタ９が満杯状態を示す情報を保持しているか
否かを判断する判断部１４と、転送キュー５が満杯か否
かを検出する検出部１５と、受信したデータ転送要求を
退避領域１１に退避する退避部１６と、割込処理機構８
に対して割込要求を発行する発行部１７とを備える。
【００１４】
【作用】本発明では、他プロセッサ１からデータ転送要
求が送られてくると、受信機構４の拒絶部１３は、第２
のレジスタ１０が受信動作の非有効性を示す情報を保持
しているときには、送られてくるデータ転送要求を無視
する。これから、割込処理機構８や別の処理機構は、第
２のレジスタ１０に受信動作の非有効性を示す情報を保
持させることで、他プロセッサ１の発行するデータ転送
要求を無視するよう制御できることになる。
【００１５】一方、第２のレジスタ１０が受信動作の有
効性を示す情報を保持しているときには、判断部１４
は、レジスタ９が満杯状態を示す情報を保持しているか
否かを判断し、判断部１４が満杯状態を示す情報の保持
を判断するときには、退避部１６が、受信したデータ転
送要求を退避領域１１に退避するとともに、発行部１７
が、割込処理機構８に対して割込要求を発行する。
【００１６】この割込要求を受け取ると、割込処理機構
８は、レジスタ９の保持データに従って、割込要求原因
が転送キュー５の満杯状態に基づくものであることを判
断することになるので、このときには、リードポインタ
６／ライトポインタ７を監視することで転送キュー５に
空きのできるのを監視して、空きができることを検出す
ると、エンキュー機構１２に対してエンキュー依頼を発
行する。このエンキュー依頼を受け取ると、エンキュー
機構１２は、退避領域１１に退避されるデータ転送要求
を転送キュー５にエンキューするとともに、このエンキ
ューに整合させてライトポインタ７を１つインクリメン
トする。
【００１７】一方、判断部１４がレジスタ９の非満杯状
態情報の保持を判断するときには、受信したデータ転送
要求が転送キュー５にエンキューされることになる。検
出部１５は、このエンキューにより転送キュー５が満杯
になったのかを判断すべく、リードポインタ６／ライト
ポインタ７に従って転送キュー５が満杯になったのか否
かを判断して、満杯になったことを検出するときには、
レジスタ９が転送キュー５の満杯状態を示す情報を保持
することになるように制御する。
【００１８】
【００１９】このように、本発明では、他プロセッサ１
からのデータ転送要求の受信時に、転送キュー５が満杯
状態にあるときには、このデータ転送要求を一時的に退
避させて、オペレーティングシステムが転送キュー５の
空きを検出するときにエンキューしていく構成を採るこ
とから、転送キュー５が満杯になるようなことがあって
も、他プロセッサ１から送られてくるデータ転送要求を
無視してしまうような不都合が起こらない。
【００２０】しかも、レジスタ９の管理データは、通
常、受信機構４により転送キュー５の満杯状態が検出さ
れるときに満杯状態表示にセットされ、送信機構３のデ
ータ転送処理により転送キュー５の満杯状態が解除され
るときに満杯状態表示がリセットされるのであるが、割
込処理機構８や別の処理機構が、転送キュー５の満杯状
態に関係なくレジスタ９に満杯状態表示を設定するよう
にすると、割込処理機構８に割込要求が通知されていく
ことになるので、割込処理機構８や別の処理機構は、他
プロセッサ１から送られてくるデータ転送要求の発行頻
度等を把握することができるようになる。
【００２１】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明を具備するマルチプロセッサシステ
ムのシステム構成を図示する。図中、２０は図１のプロ
セッサ１に相当する処理装置、３０は処理装置２０の間
を接続するネットワークである。
【００２２】この各処理装置２０は、図３に示すよう
に、命令とデータとを記憶する主記憶２１と、主記憶２
１から命令を取り出して実行する命令処理部２２と、主
記憶２１とネットワーク３０との間でパケットの転送処
理を実行する転送処理部２３とから構成され、この転送
処理部２３は、更に詳細に説明すると、パケットの送信
処理を司る送信処理部２４と、パケットの受信処理を司
る受信処理部２５とを備えるものである。
【００２３】図４に、送信処理部２４の詳細な装置構
成、図５に、受信処理部２５の詳細な装置構成を図示す
る。送信処理部２４は、図４に示すように、ネットワー
ク転送制御部２４０と、主記憶アクセス制御部２４１
と、データバッファ２４２と、転送キュー書込ポインタ
２４３と、転送キュー読出ポインタ２４４と、転送キュ
ーベースアドレス２４５とを備える。
【００２４】このネットワーク転送制御部２４０は、命
令処理部２２からの指示に従って起動されて、転送キュ
ー書込ポインタ２４３／転送キュー読出ポインタ２４４
の値によって転送処理を開始して、転送パケットのヘッ
ダ及びボディーデータの読み出しのために主記憶アクセ
ス制御部２４１に対して主記憶アクセスを発行するとと
もに、ネットワークインタフェースを制御して、データ
バッファ２４２からネットワーク３０へのデータ送出を
制御する。
【００２５】主記憶アクセス制御部２４１は、ネットワ
ーク転送制御部２４０からの指示に従って主記憶２１に
アクセスを行い、主記憶２１とデータバッファ２４２と
の間のデータ転送を制御する。データバッファ２４２
は、主記憶２１とネットワーク３０との間でデータ転送
を行う際にデータを一時的にバッファリングするととも
に、主記憶２１上のデータの読み書きを行う際に必要と
なるデータを一時的にバッファリングする。
【００２６】転送キュー書込ポインタ２４３は、命令処
理部２２から参照／更新可能なレジスタであって、転送
キュー（図１で説明した転送キュー５と同じもの）のど
こまでにデータ転送要求がエンキューされているかを表
示する。転送キュー読出ポインタ２４４は、命令処理部
２２から参照／更新可能なレジスタであって、転送キュ
ーのどこまでの転送処理が終了したのかを表示する。転
送キューベースアドレス２４５は、命令処理部２２から
参照／更新可能なレジスタであって、主記憶２１上の転
送キューの先頭アドレスを表示する。
【００２７】この転送キューにエンキューされるデータ
転送要求としては、自処理装置２０のデータ処理プログ
ラムが生成したものや、他処理装置２０から送られてく
るものがある。ここで、他処理装置２０から送られてく
るデータ転送要求は、後述するように、受信処理部２５
が転送キューにエンキューすることになる。
【００２８】データ処理プログラムは、自処理装置２０
の持つデータのデータ転送を指示するデータ転送要求を
転送キューにエンキューする場合には、先ず最初に、デ
ータ転送要求の受信処理装置指定／ボディデータ長／送
信アドレス／受信アドレス／その他の制御情報を、 転送キューベースアドレス＋転送キュー書込ポインタ×
ヘッダ長 で示される主記憶２１上の位置にパケットヘッダの形式
で書き込む。次に、転送キュー書込ポインタ２４３を１
つインクリメントする。以下、データ処理プログラム
は、転送キューにデータ転送要求をエンキューする場合
には、この処理を繰り返していく。
【００２９】一方、データ処理プログラムは、他処理装
置２０に対して、その他処理装置２０の持つデータのデ
ータ転送を指示するデータ転送要求（以下、このタイプ
のデータ転送要求のパケットを読出要求パケットと称す
ることがある）を転送キューにエンキューする場合に
は、先ず最初に、その他処理装置２０（以下、データ返
信処理装置２０と称することがある）からの受信処理装
置指定／ボディデータ長／送信アドレス／受信アドレス
／その他の制御情報を、主記憶２１上にパケットヘッダ
の形式で書き込む。これを返信パケットヘッダと称する
ことにする。
【００３０】次に、データ処理プログラムは、データ返
信処理装置２０の受信処理装置指定と、返信パケットヘ
ッダが書き込まれている送信アドレスと、読出要求パケ
ットであるという制御情報とを、 転送キューベースアドレス＋転送キュー書込ポインタ×
ヘッダ長 で示される主記憶２１上の位置にパケットヘッダの形式
で書き込むことで転送キューにエンキューする。続い
て、転送キュー書込ポインタ２４３を１つインクリメン
トする。以下、データ処理プログラムは、転送キューに
読出要求パケットをエンキューする場合には、この処理
を繰り返していく。
【００３１】図６に、転送キューのデータ構造の一例を
図示する。図中の読出要求パケットフラグに従って、こ
の転送キューにエンキューされているデータ転送要求
が、自処理装置２０の持つデータのデータ転送を要求す
るデータ転送要求であるのか、他処理装置２０の持つデ
ータのデータ転送を要求するデータ転送要求（読出要求
パケット）であるのかが識別できることになる。
【００３２】次に、このように構成される送信処理部２
４のデータ送信処理について説明する。送信処理部２４
のネットワーク転送制御部２４０は、命令処理部２２か
ら起動されると転送キューへのデータ転送要求のエンキ
ューを待ち、転送キュー書込ポインタ２４３と転送キュ
ー読出ポインタ２４４とが一致しない状態になると、未
処理のデータ転送要求があるものと判断して転送処理を
開始して、データ転送する転送パケットのヘッダの読み
出しのために、主記憶アクセス制御部２４１に対して主
記憶アクセス要求を発行する。
【００３３】この主記憶アクセス要求を受け取ると、主
記憶アクセス制御部２４１は、転送キューベースアドレ
ス２４５と転送キュー読出ポインタ２４４とから、最も
古い未処理のデータ転送要求の主記憶アドレスを計算し
て、この主記憶アドレスを指定して主記憶２１に対して
読み出しアクセスを発行する。そして、これに応答し
て、主記憶２１からパケットヘッダが読み出されてくる
と、これをデータバッファ２４２に格納するとともに、
ネットワーク転送制御部２４０に対してパケットヘッダ
の読み出し終了を通知する。
【００３４】引き続いて、主記憶アクセス制御部２４１
は、データバッファ２４２からデータ転送要求の制御情
報を取り出してパケットボディのアドレスを計算し、こ
の主記憶アドレスを指定して主記憶２１に対して読み出
しアクセスを発行する。そして、これに応答して、主記
憶２１からパケットボディが読み出されてくると、これ
を順次データバッファ２４２に格納していくとともに、
ネットワーク転送制御部２４０に対してパケットボディ
の読み出し量を順次通知する。
【００３５】一方、ネットワーク転送制御部２４０は、
主記憶アクセス制御部２４１からパケットヘッダの読み
出し終了を通知されると、データバッファ２４２からデ
ータ転送要求の制御情報を取り出して、所定の検査と変
更を加えてからその制御情報をデータバッファ２４２に
書き戻す。引き続いて、ネットワーク転送制御部２４０
は、データバッファ２４２からネットワーク３０へパケ
ットヘッダを送出する。そして、主記憶アクセス制御部
２４１からパケットボディの読み出し量を順次通知され
ると、データバッファ２４２に格納された分のパケット
ボディを順次ネットワーク３０に送出していく。
【００３６】ネットワーク３０へのパケットの送出を終
えると、ネットワーク転送制御部２４０は、転送キュー
読出ポインタ２４４を１つインクリメントする。そし
て、引き続いて、転送キュー書込ポインタ２４３と転送
キュー読出ポインタ２４４との値をチェックして、未処
理のデータ転送要求が残っているときには、次の転送処
理を開始していって、この転送処理を転送キュー書込ポ
インタ２４３と転送キュー読出ポインタ２４４との値が
一致するまで繰り返していく。
【００３７】データ転送要求が読出要求パケットのとき
にも、同様の処理に従ってデータ転送が実行されること
になるが、このときには、パケットボディとして返信パ
ケットヘッダが転送されることになる。
【００３８】このようにして、送信処理部２４は、スー
パバイザやデータ処理プログラムとは関係なく、データ
転送処理を実行していくことになる。一方、受信処理部
２５は、図５に示すように、ネットワーク転送制御部２
５０と、主記憶アクセス制御部２５１と、データバッフ
ァ２５２と、エンキュー有効性フラグ２５３と、転送キ
ューオーバフローフラグ２５４とを備える。
【００３９】このネットワーク転送制御部２５０は、命
令処理部２２からの指示に従って起動されて、エンキュ
ー有効性フラグ２５３／転送キューオーバフローフラグ
２５４を参照することで転送パケットの受信処理形態を
決定して、受信した転送パケットのヘッダ及びボディー
データの書き込みのために主記憶アクセス制御部２５１
に対して主記憶アクセスを発行するとともに、ネットワ
ークインタフェースを制御することでデータ受信を制御
する。
【００４０】主記憶アクセス制御部２５１は、ネットワ
ーク転送制御部２５０からの指示に従って主記憶２１に
アクセスを行い、データバッファ２５２と主記憶２１と
の間のデータ転送を制御する。データバッファ２５２
は、ネットワーク３０と主記憶２１との間でデータ転送
を行う際にデータを一時的にバッファリングするととも
に、主記憶２１上のデータの読み書きを行う際に必要と
なるデータを一時的にバッファリングする。
【００４１】エンキュー有効性フラグ２５３は、命令処
理部２２から参照／更新可能なレジスタであって、送ら
れてくる転送パケットを受信するか否かを表示する。転
送キューオーバフローフラグ２５４は、命令処理部２２
から参照／更新可能なレジスタであって、転送キューが
オーバフロー状態にあるのか否かを表示する。
【００４２】次に、このように構成される受信処理部２
５のデータ受信処理について説明する。受信処理部２５
のネットワーク転送制御部２５０は、命令処理部２２か
ら起動されると転送パケットの到達を待ち、転送パケッ
トが到達すると、それが持つ制御情報により到達した転
送パケットが読出要求パケットであるか否かを判断し
て、読出要求パケットである場合、すなわち他処理装置
２０からのデータ転送要求である場合には、エンキュー
有効性フラグ２５３を参照し、このエンキュー有効性フ
ラグ２５３が無効モードを表示しているときには到達し
た読出要求パケットを無視する。このときには、ネット
ワーク転送制御部２５０は、転送キューへのエンキュー
を実行しないととともに、後述する転送キューオーバフ
ロー割込も発行されないことになる。
【００４３】一方、エンキュー有効性フラグ２５３が有
効モードを表示しているときには、転送キューオーバフ
ローフラグ２５４を参照し、この転送キューオーバフロ
ーフラグ２５４がオーバフロー状態を表示していないと
きには、送信処理部２４の転送キュー書込ポインタ２４
３／転送キューベースアドレス２４５を参照すること
で、主記憶アドレスの転送キューベースアドレス＋転送
キュー書込ポインタ×ヘッダ長を計算して、この主記憶
アドレスを指定して主記憶アクセス制御部２５１に対
し、読出要求パケットのパケットボディとして送られて
くる返信パケットヘッダを主記憶２１に書き込むことを
指示する。
【００４４】この主記憶アクセスを受け取ると、主記憶
アクセス制御部２５１は、この主記憶アドレス上の主記
憶２１の位置に、送られてきた返信パケットヘッダをパ
ケットヘッダの形式で書き込むことで転送キューへのエ
ンキューを実行するので、ネットワーク転送制御部２５
０は、送信処理部２４の転送キュー書込ポインタ２４３
を１つインクリメントする。そして、このとき、転送キ
ューがオーバフロー状態にならないときには、転送キュ
ーオーバフローフラグ２５４のフラグモードを非オーバ
フロー表示のままにし、一方、転送キューがオーバフロ
ー状態になるときには、転送キューオーバフローフラグ
２５４のフラグモードをオーバフロー表示に更新すると
ともに、スーパバイザに対して、転送キューオーバフロ
ー割込を発行する。
【００４５】一方、エンキュー有効性フラグ２５３が有
効モードを表示しているときにあって、転送キューオー
バフローフラグ２５４がオーバフロー状態を表示してい
るときには、ネットワーク転送制御部２５０は、受信し
た読出要求パケットの返信パケットヘッダを転送キュー
とは別に用意される記憶領域に一時的に退避させてか
ら、スーパバイザに対して、転送キューオーバフロー割
込を発行する。
【００４６】この転送キューオーバフロー割込の発行を
受け取ると、スーパバイザは、転送キューが空くことを
ポーリングして、空くことを検出すると、図１で説明し
たエンキュー機構１２のような機構に対してエンキュー
依頼を発行していく。このエンキュー依頼を受け取る
と、その機構は、主記憶アクセス制御部２５１を介し
て、退避されている読出要求パケットの返信パケットヘ
ッダを、 転送キューベースアドレス＋転送キュー書込ポインタ×
ヘッダ長 という主記憶アドレスの主記憶２１の位置にパケットヘ
ッダの形式で書き込むことで転送キューにエンキューし
ていくとともに、送信処理部２４の転送キュー書込ポイ
ンタ２４３を１つインクリメントし、そして、転送キュ
ーオーバフローフラグ２５４を非オーバフロー状態表示
に変更していく。
【００４７】このようにして、受信処理部２４は、他処
理装置２０の発行する読出パケットの受信処理を実行し
ていくのである。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
他プロセッサからのデータ転送要求の受信時に、データ
転送要求をエンキューする転送キューがオーバフロー状
態にあるときには、このデータ転送要求を一時的に退避
させて、オペレーティングシステムが転送キューの空き
を検出するときにエンキューしていく構成を採ることか
ら、転送キューがオーバフローするようなことがあって
も、他プロセッサから送られてくるデータ転送要求を無
視してしまうような不都合が起こらない。
【００４９】しかも、スーパバイザやデータ処理プログ
ラムが設定可能とする有効性フラグを設けて、この有効
性フラグが受信処理の非有効性を表示しているときに
は、ハードウェアで構成される受信機構が他プロセッサ
から送られてくるデータ転送要求を無視する構成を採る
ので、スーパバイザやデータ処理プログラムは、ハード
ウェアで構成される受信機構の独走を許さずに、他プロ
セッサから送られてくるデータ転送要求の受信処理を制
御できるようになる。
【００５０】しかも、スーパバイザやデータ処理プログ
ラムが設定可能とするオーバフローフラグを設けて、こ
のオーバフローフラグが転送キューのオーバフロー状態
を表示しているときには、他プロセッサからデータ転送
要求が送られてくるときに、ハードウェアで構成される
受信機構がその旨をスーパバイザに通知していく構成を
採るので、スーパバイザやデータ処理プログラムは、他
プロセッサから送られてくるデータ転送要求の受信状態
を把握できるようになる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明を具備するマルチプロセッサシステムの
システム構成図である。
【図３】処理装置の装置構成図である。
【図４】送信処理部の装置構成図である。
【図５】受信処理部の装置構成図である。
【図６】転送キューのデータ構造の説明図である。
【図７】従来技術の説明図である。
【符号の説明】
１ プロセッサ ２ 主記憶 ３ 送信機構 ４ 受信機構 ５ 転送キュー ６ リードポインタ ７ ライトポインタ ８ 割込処理機構 ９ レジスタ １０ 第２のレジスタ １１ 退避領域 １２ エンキュー機構 １３ 拒絶部 １４ 判断部 １５ 検出部 １６ 退避部 １７ 発行部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上埜 治彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 新庄 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 内海 照雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 出羽 正実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石坂 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−223858（ＪＰ，Ａ) 特開 平１−295356（ＪＰ，Ａ) 特開 昭64−4849（ＪＰ，Ａ) 特開 昭55−147851（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/16 - 15/177

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 他プロセッサの発行するデータ転送要求
    を受信して転送キューにエンキューする受信機構と、該
    転送キューにデータ転送要求がエンキューされていると
    きに、他プロセッサに対して該データ転送要求の指定す
    るデータ転送処理を実行する送信機構とを備えるプロセ
    ッサにおいて、上記転送キューが満杯であるのか否かを示す情報を保持
    する保持部と 、データ転送要求の受信時に、上記保持部が満杯であるこ
    とを示す情報を保持しているのか否かを判断する判 断部
    と、上記判断部により満杯であることを示す情報を保持して
    いることが判断される場合に、受信したデータ転送要求
    を退避領域に退避させる退 避部と、上記退避部による退避が行われる場合に割込要求を発行
    する発 行部と、上記割込要求を受けて、上記転送キューに空きがでるの
    を監視して、空きができることを検出する場合に、上記
    退避領域に退避されたデータ転送要求の上記転送キュー
    へのエンキュー依頼を発行する割込部と、 上記エンキュー依頼に応答して、上記退避領域に退避さ
    れたデータ転送要求を上記転送キューへエンキューする
    エンキュー部とを備えることを、 特徴とするプロセッサ。
  2. 【請求項２】 請求項１記載のプロセッサにおいて、受信動作の有効性を示す情報を保持する第２の保持部
    と、 上記第２の保持部が受信動作の有効性を示す情報を保持
    していない場合に、送られてくるデータ転送要求を無視
    する拒絶部とを備えることを、 特徴とするプロセッサ。
  3. 【請求項３】 請求項１又は２記載のプロセッサにおい
    て、上記保持部は、上記転送キューが満杯であるのか否かに
    関係なく、上記転送キューが満杯であることを示す情報
    の保持要求に応答して、該情報を保持するように構成さ
    れることを、 特徴とするプロセッサ。
JP33847092A 1992-12-18 1992-12-18 プロセッサ Expired - Fee Related JP3360856B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33847092A JP3360856B2 (ja) 1992-12-18 1992-12-18 プロセッサ
US08/104,482 US5557744A (en) 1992-12-18 1993-07-28 Multiprocessor system including a transfer queue and an interrupt processing unit for controlling data transfer between a plurality of processors
DE69326530T DE69326530T2 (de) 1992-12-18 1993-07-30 Mehrrechnersystem
EP93306074A EP0602769B1 (en) 1992-12-18 1993-07-30 A multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33847092A JP3360856B2 (ja) 1992-12-18 1992-12-18 プロセッサ

Publications (2)

Publication Number Publication Date
JPH06187296A JPH06187296A (ja) 1994-07-08
JP3360856B2 true JP3360856B2 (ja) 2003-01-07

Family

ID=18318468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33847092A Expired - Fee Related JP3360856B2 (ja) 1992-12-18 1992-12-18 プロセッサ

Country Status (4)

Country Link
US (1) US5557744A (ja)
EP (1) EP0602769B1 (ja)
JP (1) JP3360856B2 (ja)
DE (1) DE69326530T2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849393B1 (en) 1992-12-09 2010-12-07 Discovery Communications, Inc. Electronic book connection to world watch live
US8073695B1 (en) 1992-12-09 2011-12-06 Adrea, LLC Electronic book with voice emulation features
US7835989B1 (en) 1992-12-09 2010-11-16 Discovery Communications, Inc. Electronic book alternative delivery systems
US7509270B1 (en) 1992-12-09 2009-03-24 Discovery Communications, Inc. Electronic Book having electronic commerce features
DE69332895T2 (de) 1992-12-09 2004-02-05 Discovery Communications, Inc. Operationszentrale für Fernsehversorgungssystem
US7298851B1 (en) 1992-12-09 2007-11-20 Discovery Communications, Inc. Electronic book security and copyright protection system
US9053640B1 (en) 1993-12-02 2015-06-09 Adrea, LLC Interactive electronic book
US8095949B1 (en) 1993-12-02 2012-01-10 Adrea, LLC Electronic book with restricted access features
US7865567B1 (en) * 1993-12-02 2011-01-04 Discovery Patent Holdings, Llc Virtual on-demand electronic book
US7861166B1 (en) 1993-12-02 2010-12-28 Discovery Patent Holding, Llc Resizing document pages to fit available hardware screens
US5634099A (en) * 1994-12-09 1997-05-27 International Business Machines Corporation Direct memory access unit for transferring data between processor memories in multiprocessing systems
JP3068427B2 (ja) * 1995-03-15 2000-07-24 甲府日本電気株式会社 メッセージ制御装置
IES65387B2 (en) * 1995-03-24 1995-10-18 Lake Res Ltd Communication apparatus for communicating two microprocessors
JP3936408B2 (ja) * 1995-03-31 2007-06-27 富士通株式会社 情報処理方法及び情報処理装置
US5689713A (en) * 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
US5812799A (en) * 1995-06-07 1998-09-22 Microunity Systems Engineering, Inc. Non-blocking load buffer and a multiple-priority memory system for real-time multiprocessing
US5893924A (en) * 1995-07-28 1999-04-13 International Business Machines Corporation System and method for overflow queue processing
US5835721A (en) * 1995-08-21 1998-11-10 Apple Computer, Inc. Method and system for data transmission over a network link between computers with the ability to withstand temporary interruptions
US6021457A (en) * 1995-09-28 2000-02-01 Intel Corporation Method and an apparatus for minimizing perturbation while monitoring parallel applications
US5841992A (en) * 1996-03-25 1998-11-24 Snap-On Tools Company Network-to-serial device intelligent converter
US6055607A (en) * 1996-12-23 2000-04-25 Unisys Corporation Interface queue with bypassing capability for main storage unit
US6052729A (en) * 1997-01-29 2000-04-18 Iq Systems, Inc. Event-reaction communication protocol in an object oriented processor array
JPH114244A (ja) * 1997-04-15 1999-01-06 Yazaki Corp ネットワークの異常監視方法、及び異常監視システム
US6000001A (en) * 1997-09-05 1999-12-07 Micron Electronics, Inc. Multiple priority accelerated graphics port (AGP) request queue
US6430593B1 (en) 1998-03-10 2002-08-06 Motorola Inc. Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system
WO1999046679A1 (en) * 1998-03-10 1999-09-16 Motorola Inc. Apparatus, method and article of manufacture for use with a priority based real-time operating system
US6360243B1 (en) 1998-03-10 2002-03-19 Motorola, Inc. Method, device and article of manufacture for implementing a real-time task scheduling accelerator
AU7608300A (en) * 1999-09-24 2001-04-24 Iq Systems, Inc. Distributed processing systems incorporating a plurality of cells which process information in response to single events
US6677347B2 (en) * 2000-12-08 2004-01-13 3M Innovative Properties Company Sulfonamido ether substituted imidazoquinolines
US6988160B2 (en) * 2001-02-12 2006-01-17 P-Cube Ltd. Method and apparatus for efficient messaging between memories across a PCI bus
US6836809B2 (en) * 2001-08-23 2004-12-28 Intel Corporation Writing and reading data from a queue
US20030039354A1 (en) * 2001-08-27 2003-02-27 Kimble David E. FIFO architecture with in-place cryptographic service
US6977994B2 (en) * 2002-03-27 2005-12-20 Toshiba Tec Kabushiki Kaisha Portable, high performance messaging system
US7126712B2 (en) * 2002-03-29 2006-10-24 Kabushiki Kaisha Toshiba File based request queue handler
US20070186216A1 (en) * 2002-05-28 2007-08-09 Mustafa Seifi Message driven job processing system and method
US7827248B2 (en) * 2003-06-13 2010-11-02 Randy Oyadomari Discovery and self-organization of topology in multi-chassis systems
CA2530030C (en) 2003-06-30 2011-02-08 Finisar Corporation Propagation of signals between devices for triggering capture of network data
US8190722B2 (en) * 2003-06-30 2012-05-29 Randy Oyadomari Synchronization of timestamps to compensate for communication latency between devices
US7197588B2 (en) * 2004-03-31 2007-03-27 Intel Corporation Interrupt scheme for an Input/Output device
US7263568B2 (en) * 2004-03-31 2007-08-28 Intel Corporation Interrupt system using event data structures
US7555743B2 (en) * 2004-06-15 2009-06-30 Alcatel-Lucent Usa Inc. SNMP agent code generation and SNMP agent framework for network management application development
US20060070082A1 (en) * 2004-06-15 2006-03-30 Manjula Sridhar Managed object framework for network management application development
US20050278693A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G Distribution adaptor for network management application development
US20050278361A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G View definition language for network management application development
US20060004856A1 (en) * 2004-06-15 2006-01-05 Xiangyang Shen Data management and persistence frameworks for network management application development
US20050278708A1 (en) * 2004-06-15 2005-12-15 Dong Zhao Event management framework for network management application development
US20050278709A1 (en) * 2004-06-15 2005-12-15 Manjula Sridhar Resource definition language for network management application development
US20060036721A1 (en) * 2004-06-15 2006-02-16 Dong Zhao Run-time tool for network management application
US7461173B2 (en) * 2004-06-30 2008-12-02 Intel Corporation Distributing timers across processors
US20060004983A1 (en) * 2004-06-30 2006-01-05 Tsao Gary Y Method, system, and program for managing memory options for devices
US7370174B2 (en) * 2005-01-05 2008-05-06 Intel Corporation Method, system, and program for addressing pages of memory by an I/O device
US7853957B2 (en) * 2005-04-15 2010-12-14 Intel Corporation Doorbell mechanism using protection domains
CN101005649A (zh) * 2006-01-19 2007-07-25 华为技术有限公司 一种多方通信业务的连接建立方法及系统
US8819242B2 (en) * 2006-08-31 2014-08-26 Cisco Technology, Inc. Method and system to transfer data utilizing cut-through sockets
JP5403665B2 (ja) * 2009-03-30 2014-01-29 エヌイーシーコンピュータテクノ株式会社 データ転送方法
US9460033B2 (en) * 2013-12-27 2016-10-04 Cavium, Inc. Apparatus and method for interrupt collecting and reporting status and delivery information
US9772876B2 (en) * 2014-01-06 2017-09-26 International Business Machines Corporation Executing an all-to-allv operation on a parallel computer that includes a plurality of compute nodes
TWI613929B (zh) 2016-08-03 2018-02-01 正文科技股份有限公司 無線通訊裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH584488A5 (ja) * 1975-05-05 1977-01-31 Ibm
EP0137804A4 (en) * 1983-02-07 1987-10-12 American Telephone & Telegraph NETWORK INTERFACE.
US4646294A (en) * 1985-08-02 1987-02-24 Gte Laboratories Incorporated High-speed queue sequencer for a burst-switching communications system
JPH0778781B2 (ja) * 1986-06-02 1995-08-23 株式会社日立製作所 情報転送方法
US4672570A (en) * 1986-09-05 1987-06-09 The United States Of America As Represented By The Secretary Of The Air Force Network interface module and method
US5369749A (en) * 1989-05-17 1994-11-29 Ibm Corporation Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems
JPH0795766B2 (ja) * 1989-06-30 1995-10-11 株式会社日立製作所 デジタル・データ通信装置及びそれに使用するデータ通信アダプタ
US5016221A (en) * 1989-12-01 1991-05-14 National Semiconductor Corporation First-in, first-out (FIFO) memory with variable commit point

Also Published As

Publication number Publication date
EP0602769A3 (en) 1995-11-02
US5557744A (en) 1996-09-17
EP0602769B1 (en) 1999-09-22
DE69326530D1 (de) 1999-10-28
DE69326530T2 (de) 2000-01-05
EP0602769A2 (en) 1994-06-22
JPH06187296A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
JP3360856B2 (ja) プロセッサ
US6799254B2 (en) Memory manager for a common memory
JP4516941B2 (ja) プロセッサとメモリ・フロー・コントローラとの間でコマンド・パラメータを通信するためのシステム、方法、コンピュータ・プログラム、および装置
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
US5434975A (en) System for interconnecting a synchronous path having semaphores and an asynchronous path having message queuing for interprocess communications
JP3322754B2 (ja) 並列計算機
JPH06187302A (ja) 転送要求キュー制御方式
JPH0778781B2 (ja) 情報転送方法
JPH06214908A (ja) データ転送制御装置及び方法
US5222219A (en) Pipeline computer system having write order preservation
US6145032A (en) System for recirculation of communication transactions in data processing in the event of communication stall
JP3693183B2 (ja) データ処理装置
JPH0232658B2 (ja) Maruchipurosetsusaseigyohoshiki
JPS59161738A (ja) 外部割り込み処理制御方法
JP2981618B2 (ja) パイプラインコンピュータシステムでの書き込み順序保存方法
JP3467188B2 (ja) 多重化バスの順序保証システム
JPH06188909A (ja) 異常パケット処理方式
JPS61121153A (ja) プロセツサ間通信制御方式
JPS58182737A (ja) 情報処理装置
JPH07105099A (ja) 分散メモリ保護管理装置
JP2537815B2 (ja) デ−タ転送装置
JPS6019815B2 (ja) 転送制御方式
JPH035869A (ja) 情報処理装置
JPH05265967A (ja) マルチプロセッサシステムのデータ通信方法
JPH07141210A (ja) 仮想計算機処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021001

LAPS Cancellation because of no payment of annual fees