JPH035869A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH035869A JPH035869A JP14048589A JP14048589A JPH035869A JP H035869 A JPH035869 A JP H035869A JP 14048589 A JP14048589 A JP 14048589A JP 14048589 A JP14048589 A JP 14048589A JP H035869 A JPH035869 A JP H035869A
- Authority
- JP
- Japan
- Prior art keywords
- commands
- processor
- command
- main processor
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のプロセッサを有する情報処理装置に関
するものである。
するものである。
従来の技術
近年の情報処理装置は、メインプロセッサの負荷を軽減
させるため、例えばグラフィック処理を専用に行うスレ
ーブプロセッサを用いたマルチプロセッサシステムが増
加している。
させるため、例えばグラフィック処理を専用に行うスレ
ーブプロセッサを用いたマルチプロセッサシステムが増
加している。
以下に、従来のこの種の複数のプロセッサを備えた情報
処理装置について説明する。
処理装置について説明する。
第４図は、メインプロセッサとスレーブプロセッサとの
間でコマンドの送受を行う場合のブロック図である。こ
こで４１はメインプロセッサで、装置全体の制御を司ど
る。４２はスレーブプロセッサで例えばグラフツク処理
の制御を司どるものである。４４はメインプロセッサ４
１とスレーブプロセッサ４２とで共有される共有メモリ
であり、内部にフラグ４５とコマンドバッファ４４を有
している。コマンドバッファ４４はメインプセッサ４１
からスレーブプロセッサ４２への要求コマンドを記憶す
るものでありフラグ４５はコマンドバッファ４４にコマ
ンドの登録が可能であることを示すデータを記憶する領
域である。メインプロセッサ４１とスレーブプロセッサ
４２とは、共有メモリ４３上のプラグ４５を用いて、同
期をとりながら動作を行う。つまり、メインプロセッサ
４１は共有メモリ４３上のコマンドバッファ４４にコマ
ンドを作成する。一方スレーププロセッサ４２はそのコ
マンドを取り出して実行する。
間でコマンドの送受を行う場合のブロック図である。こ
こで４１はメインプロセッサで、装置全体の制御を司ど
る。４２はスレーブプロセッサで例えばグラフツク処理
の制御を司どるものである。４４はメインプロセッサ４
１とスレーブプロセッサ４２とで共有される共有メモリ
であり、内部にフラグ４５とコマンドバッファ４４を有
している。コマンドバッファ４４はメインプセッサ４１
からスレーブプロセッサ４２への要求コマンドを記憶す
るものでありフラグ４５はコマンドバッファ４４にコマ
ンドの登録が可能であることを示すデータを記憶する領
域である。メインプロセッサ４１とスレーブプロセッサ
４２とは、共有メモリ４３上のプラグ４５を用いて、同
期をとりながら動作を行う。つまり、メインプロセッサ
４１は共有メモリ４３上のコマンドバッファ４４にコマ
ンドを作成する。一方スレーププロセッサ４２はそのコ
マンドを取り出して実行する。
第５図はメインプロセッサ４１がコマンドを登録する場
合のソフトウェアプログラムのフローチャートである。
合のソフトウェアプログラムのフローチャートである。
ステップ（ａ）でフラグ４５がオフ状態かどうかを確認
した後、ステップ（ｂ）でコマンドバッファ４４にセッ
トし、ステップ（Ｃ）で７ラグ４５の値をオン状態にす
る。
した後、ステップ（ｂ）でコマンドバッファ４４にセッ
トし、ステップ（Ｃ）で７ラグ４５の値をオン状態にす
る。
第６図はスレーブプロセッサ４２が、コマンドを取り出
して処理するためのソフトウェアプログラムのフローチ
ャートである。ステップ（ｄ）で、メインプロセッサ４
１からコマンドがあるかどうかをフラグ４５をみて調べ
る。もしコマンドがあればステップ（ｅ）でコマンドバ
ッファ４４からコマンドを取り出し、次にステップ（ｆ
）でコマンドの処理を行い、ステップ（ｇ）にて最後に
フラグ４５をオフ状態にしてメインプロセッサのコマン
ド登録を許可し、再びステップ（ａ）に戻る。
して処理するためのソフトウェアプログラムのフローチ
ャートである。ステップ（ｄ）で、メインプロセッサ４
１からコマンドがあるかどうかをフラグ４５をみて調べ
る。もしコマンドがあればステップ（ｅ）でコマンドバ
ッファ４４からコマンドを取り出し、次にステップ（ｆ
）でコマンドの処理を行い、ステップ（ｇ）にて最後に
フラグ４５をオフ状態にしてメインプロセッサのコマン
ド登録を許可し、再びステップ（ａ）に戻る。
発明が解決しようとする課題
しかしながらこの場合コマンドを１つずつしか渡せない
のでスレーブプロセッサで時間のかかるコマンド処理を
行った場合、フラグがオンになっている状態が長い時間
続くことになる。そうなると、メインプロセッサはコマ
ンドの登録が出来ずにステップ（ａ）の判定でループが
発生し、処理効率が低下してしまっていた。
のでスレーブプロセッサで時間のかかるコマンド処理を
行った場合、フラグがオンになっている状態が長い時間
続くことになる。そうなると、メインプロセッサはコマ
ンドの登録が出来ずにステップ（ａ）の判定でループが
発生し、処理効率が低下してしまっていた。
課題を解決するための手段
この課題を解決するために本発明は複数のプロセッサに
共有され、１つのプロセッサから他のプロセッサへのコ
マンドを複数個を記憶する手段と、この記憶手段に記憶
されたコマンドの数と処理を行ったコマンドの数とを記
憶する手段とを設け、記憶された各数が不一致の場合に
記憶されたコマンドの処理を行うようにした。
共有され、１つのプロセッサから他のプロセッサへのコ
マンドを複数個を記憶する手段と、この記憶手段に記憶
されたコマンドの数と処理を行ったコマンドの数とを記
憶する手段とを設け、記憶された各数が不一致の場合に
記憶されたコマンドの処理を行うようにした。
作用
この構成によって１つのプロセッサが必要なときに記憶
手段にコマンドを記憶させると記憶されたコマンドの数
と処理を行ったコマンドの数とが一致しなくなるので、
他のプロセッサは記憶されたコマンドの処理の実行を行
う。
手段にコマンドを記憶させると記憶されたコマンドの数
と処理を行ったコマンドの数とが一致しなくなるので、
他のプロセッサは記憶されたコマンドの処理の実行を行
う。
実施例
以下、本発明の一実施例における情報処理装置を図面を
参照して詳細に説明する。先ず第１図は本実施例におけ
る情報処理装置の構成を示すブロック図である。ここで
１１はメインプロセッサで装置全体の制御を司どる。１
２はスレーブプロセッサで、メインプロセッサ１１から
のコマンドに従って画像メモリ１７に記憶されたイメー
ジの変倍、回転等のグラフィック処理を行う。１３はメ
インプロセッサ１１とスレーブプロセッサ１２とで共有
のメモリであり、内部にコマンドキュー１４、処理数カ
ウンタ１５、要求数カウンタ１６を有している。コマン
ドキュー１４はメインプロセッサ１１からのコマンドの
複数を記憶する領域であり、要求数カウンタ１６はメイ
ンプロセッサ】１からコマンドキュー１４に格納された
コマンドの数を示すデータを記憶する。処理数カウンタ
１５はスレーブプロセッサ１２がコマンドキュー１４に
格納されたコマンドで処理を行ったコマンドの数を記憶
する。１７は画像メモリで表示器１８に表示すべき画像
データを記憶し、スレーブプロセッサ１２によって記憶
したデータの処理が行われる。
参照して詳細に説明する。先ず第１図は本実施例におけ
る情報処理装置の構成を示すブロック図である。ここで
１１はメインプロセッサで装置全体の制御を司どる。１
２はスレーブプロセッサで、メインプロセッサ１１から
のコマンドに従って画像メモリ１７に記憶されたイメー
ジの変倍、回転等のグラフィック処理を行う。１３はメ
インプロセッサ１１とスレーブプロセッサ１２とで共有
のメモリであり、内部にコマンドキュー１４、処理数カ
ウンタ１５、要求数カウンタ１６を有している。コマン
ドキュー１４はメインプロセッサ１１からのコマンドの
複数を記憶する領域であり、要求数カウンタ１６はメイ
ンプロセッサ】１からコマンドキュー１４に格納された
コマンドの数を示すデータを記憶する。処理数カウンタ
１５はスレーブプロセッサ１２がコマンドキュー１４に
格納されたコマンドで処理を行ったコマンドの数を記憶
する。１７は画像メモリで表示器１８に表示すべき画像
データを記憶し、スレーブプロセッサ１２によって記憶
したデータの処理が行われる。
第５図にメインプロセッサのコマンド登録のソフトウェ
アプログラムフローチャートを示す。まずステップ（ｈ
）でコマンドキュー１４が満杯になっていないかどうか
を調べる。満杯でない場合はステップ（ｉ）で登録すべ
きコマンドキュー１失のアドレスを計算し、ステップ（
ｊ）でそこにコマンドを登録する。次にステップ（ｋ）
において要求数カウンタ１６の値をインクリメントし、
スレーブプロセッサ１２に対して、コマンドを登録した
ことを知らせる。
アプログラムフローチャートを示す。まずステップ（ｈ
）でコマンドキュー１４が満杯になっていないかどうか
を調べる。満杯でない場合はステップ（ｉ）で登録すべ
きコマンドキュー１失のアドレスを計算し、ステップ（
ｊ）でそこにコマンドを登録する。次にステップ（ｋ）
において要求数カウンタ１６の値をインクリメントし、
スレーブプロセッサ１２に対して、コマンドを登録した
ことを知らせる。
第６図はスレーブプロセッサ１２のソフトウェアプログ
ラムのフローチャートである。ステップ（ｅ）において
処理数カウンタ１５の値とを比較し、等しくなければメ
インプロセッサ１１からコマンド登録が発生したという
ことでステップ（ｍ）においてコマンドキュー１４の中
のどのスロットからコマンドを取り出すかを計算し、ス
テップ（ｎ）においてコマンドの処理を行い、最後にス
テップ（ｐ）で処理数カウンタ１５をインクリメントし
て、コマンドを１個処理したことを記憶する。再びプロ
グラムの先頭に戻り、ループを繰り返す。
ラムのフローチャートである。ステップ（ｅ）において
処理数カウンタ１５の値とを比較し、等しくなければメ
インプロセッサ１１からコマンド登録が発生したという
ことでステップ（ｍ）においてコマンドキュー１４の中
のどのスロットからコマンドを取り出すかを計算し、ス
テップ（ｎ）においてコマンドの処理を行い、最後にス
テップ（ｐ）で処理数カウンタ１５をインクリメントし
て、コマンドを１個処理したことを記憶する。再びプロ
グラムの先頭に戻り、ループを繰り返す。
以上の動作により効率よくメインプロセッサからコマン
ドをもらい処理することができる。尚、以上の実施例に
おいて、要求コマンド数と、処理コマンド数とを別々に
カウントしているが、一つのカウンタを用い、要求が発
生すると＋１し、処理を行なう七−１にするようにし、
カウンタが＋１以上になるとコマンドが登録されている
として、登録されたコマンドを処理するようにしてもよ
い。
ドをもらい処理することができる。尚、以上の実施例に
おいて、要求コマンド数と、処理コマンド数とを別々に
カウントしているが、一つのカウンタを用い、要求が発
生すると＋１し、処理を行なう七−１にするようにし、
カウンタが＋１以上になるとコマンドが登録されている
として、登録されたコマンドを処理するようにしてもよ
い。
発明の効果
以上のように本発明は、メインプロセッサとスレーブプ
ロセッサとの同期をとる必要がない場合、メインプロセ
ッサがスレーブプロセッサの待ちを解消することによっ
て全体的なシステムのスルーブツトを向上させることが
できる。
ロセッサとの同期をとる必要がない場合、メインプロセ
ッサがスレーブプロセッサの待ちを解消することによっ
て全体的なシステムのスルーブツトを向上させることが
できる。
第１図は本発明の一実施例における情報処理装置の構成
を示すブロック図、第２図はメインプロセッサの処理制
御手順を示すフローチャート、第３図はスレーブプロセ
ッサの処理手順を示すフローチャート、第４図は従来の
情報処理装置の構成を示すブロック図、第５図は従来の
メインプロセッサの処理手順を示すフローチャート、第
６図は従来のスレーブプロセッサの処理手順を示すフロ
ーチャートである。
を示すブロック図、第２図はメインプロセッサの処理制
御手順を示すフローチャート、第３図はスレーブプロセ
ッサの処理手順を示すフローチャート、第４図は従来の
情報処理装置の構成を示すブロック図、第５図は従来の
メインプロセッサの処理手順を示すフローチャート、第
６図は従来のスレーブプロセッサの処理手順を示すフロ
ーチャートである。
Claims (1)
- 【特許請求の範囲】 複数のプロセッサに共有され、１つのプロセッサから他
のプロセッサへのコマンドを複数個を記憶する記憶手段
と、 前記記憶手段に記憶された１つのプロセッサからのコマ
ンドの数を記憶する要求数記憶手段と、他のプロセッサ
が処理を行ったコマンドの数を記憶する処理数記憶手段
と、 を備え、前記要求数記憶手段に記憶されたデータと前記
処理数記憶手段に記憶されたデータとが不一致の場合に
前記記憶手段に記憶されたコマンドの処理を行うように
したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14048589A JPH035869A (ja) | 1989-06-01 | 1989-06-01 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14048589A JPH035869A (ja) | 1989-06-01 | 1989-06-01 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH035869A true JPH035869A (ja) | 1991-01-11 |
Family
ID=15269703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14048589A Pending JPH035869A (ja) | 1989-06-01 | 1989-06-01 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH035869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102736A (ja) * | 2010-01-13 | 2010-05-06 | Panasonic Electric Works Co Ltd | 画像処理装置および画像処理システム |
| JP2010157254A (ja) * | 2010-02-10 | 2010-07-15 | Fujitsu Ltd | 記憶装置への情報蓄積制御方法 |
-
1989
- 1989-06-01 JP JP14048589A patent/JPH035869A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102736A (ja) * | 2010-01-13 | 2010-05-06 | Panasonic Electric Works Co Ltd | 画像処理装置および画像処理システム |
| JP2010157254A (ja) * | 2010-02-10 | 2010-07-15 | Fujitsu Ltd | 記憶装置への情報蓄積制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10572399B2 (en) | Memory request arbitration | |
| JPH09138778A (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
| JPH035869A (ja) | 情報処理装置 | |
| EP0306042B1 (en) | Microprocessor vectored interrupts | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| US20230206379A1 (en) | Inline suspension of an accelerated processing unit | |
| JPH10198644A (ja) | 同期制御方法およびマルチプロセッサシステム | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP2517859B2 (ja) | 並列プロセス管理方法 | |
| JPH06187312A (ja) | マルチｃｐｕシステムにおける処理方法および装置 | |
| JPH06162226A (ja) | 並列プロセッサ制御装置 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JPS6345654A (ja) | 情報処理装置の無効化処理方式 | |
| KR19990071122A (ko) | 다중 프로세서 회로 | |
| JPH03229335A (ja) | 入出力処理装置 | |
| JPH0418639A (ja) | プログラム起動方式 | |
| JPH0666060B2 (ja) | バス優先権制御方式 | |
| JPH0235541A (ja) | 主記憶装置の制御方式 | |
| JPH04271450A (ja) | 計算機システム | |
| JPH0628186A (ja) | 複数処理演算器の並列処理方法及び並列処理装置 | |
| JPH06236318A (ja) | 記憶制御システム | |
| JPS62159272A (ja) | ベクトル命令処理装置 | |
| JPH0351948A (ja) | メモリ制御装置 | |
| JPH0154737B2 (ja) |