JPH0154737B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 例えば、２つのプロセツサ（MPU―Ａ、MPU
―Ｂ）間で、割り込みによつて処理の同期を取る
のに、それぞれのプロセツサに対応して、割り込
み要因格納領域と、該領域に対するアドレスを指
示する先頭ポインタと最終ポインタとを備え、割
り込み要求先のプロセツサに割り込む場合、要求
先の割り込む要因格納領域に、その割り込み要因
と、該割り込み要求の発生した入出力ポート番号
とを格納して、対応する先頭ポインタを＋１し、
割り込みレジスタの対応するビツトを‘1'に設定
して要求先プロセツサに割り込み、要求先のプロ
セツサにおいては、該割り込みを受け付け、上記
最終ポインタが指示するアドレスに基づいて、要
求先の割り込み要因格納領域から割り込み要因、
及び入出力ポート番号とを読み取つた時、該最終
ポインタを＋１にする動作を、上記２つのプロセ
ツサ間で繰り返すことにより、上記２つのプロセ
ツサ間の同期を取るようにしたものである。

〔産業上の利用分野〕

本発明は、複数個のプロセツサによつて一連の
動作を行う情報処理装置における、プロセツサ間
の同期方式に関する。

最近のハードウエアの進歩に伴つて入出力装置
（Ｉ／０）の高速化が図られると共に、処理すべ
きデータ量の増加、データ種別の多様化が促進さ
れるに連れ、特に入出力ポートの数が多い場合に
は、１つのプロセツサで大量のデータを処理する
ことが困難になつてきており、複数個のプロセツ
サで、機能分散、負荷分散を行う、所謂マルチプ
ロセツサシステムが構築されるようになつてき
た。

例えば、入出力処理と言つた１つの処理を複数
個のプロセツサで機能分散、負荷分散して処理す
る場合、各プロセツサ間での処理の同期化（具体
的には、プロセツサ間で相互に割り込みを行うこ
とにより同期を取る）が必要となるが、従来方式
においては、該同期化の為の割り込みレベルが低
い為、該同期化処理の為にオーバヘツドが増加す
る問題があり、効果的な同期化方式が待たれてい
た。

〔従来の技術〕

第３図は従来のプロセツサ間の同期化方式を模
式的に示した図であつて、例えば、１つのプロセ
ツサ（MPU―Ａ）１から他のプロセツサ（MPU
―Ｂ）２に割り込みを行う場合、 (1) 入出力ポート別に、割り込みフラグ領域（例
えば、通常の割り込みと、現在の処理を停止さ
せたい場合の「HALT割り込み」の２種類の
領域）４を持ち、プロセツサ（MPU―Ａ）１
において、ある入出力ポートからの割り込み要
求を検出した場合には、該当ビツトを‘オン’
とする。

本方式においては、プロセツサ（MPU―Ｂ）
２において、処理レベルの低い、相手監視モジ
ユール２３を実行して、上記フラグ領域を検索
し、‘オン’となつているビツトを認識するこ
とにより、始めてプロセツサ（MPU―Ａ）１
からの当該入出力ポートに対する割り込み処理
に入ることができる。

(2) 他の方式は、各プロセツサ対応に、例えば、
本図に示されているプロセツサ（MPU―Ｂ）
２に対応して、割り込み要因領域２２と、該領
域のアドレスを指示する先頭ポインタ２１０
と、最終ポインタ２１１とを持つており、割り
込み要因が発生すると、当該割り込み要因領域
２２に割り込み要因と、入出力ポート番号とを
格納し、上記先頭ポインタを＋１していく。

この方式においても、実際にプロセツサ
（MPU―Ｂ）２が割り込み処理に入るのは、該プ
ロセツサ（MPU―Ｂ）２において、処理レベル
の低い相手監視モジユール２３を実行して、上記
先頭ポインタ２１０と最終ポインタ２１１との間
に差があることを認識して、当該割り込み要因領
域２２の、上記最終ポインタの指示するアドレス
から、該割り込み要因を取り出し、該最終ポイン
タを＋１することにより、当該割り込み要因に対
する割り込み処理に入ることができる。

即ち、従来方式においては、割り込み要求元の
プロセツサ、例えばMPU―Ａ１が、割り込み要
因が発生する毎に、上記フラグ領域４の当該ビツ
トをセツトするか、或いは上記割り込み要因領域
２２に割り込み要因を格納して、先頭ポインタ２
１０を＋１するのみで、実際の割り込み処理は、
相手側のプロセツサ、例えばMPU―Ｂ２が、上
記相手監視モジユールを実行することができるよ
うになつて、始めて当該割り込み要求を検出する
ことができる所に特徴がある。

〔発明が解決しようとする問題点〕

従つて、従来方式においては、相手プロセツサ
からの割り込み要求を検出する相手監視モジユー
ルの処理レベルが低レベルに設定されている為、
入出力ポートが増加した場合、割り込み要求を検
出するのに時間がかかる問題があつた。

又、現在処理中のものを緊急に停止させたい、
所謂「HALT割り込み」の場合も、同じように
相手のプロセツサが検出する迄に時間がかかると
云う問題があつた。

この問題に対処する為に、上記の相手監視モジ
ユールの処理レベルを高くする方法が考えられる
が、そうすると割り込み要求の検出は速くなる
が、逆に、通常の処理、例えば入出力処理が待た
され、入出力装置（Ｉ／０）がオーバランとなる
問題があつた。

更に、上記相手監視モジユールの処理をハード
ウエアで実現する方法も考えられるが、ハードウ
エア量が膨大となつてしまい現実的でなくなる問
題があつた。

本発明は上記従来の欠点に鑑み、ハードウエア
量を増加させることなく、相手プロセツサに割り
込み要求を通知する時間を短縮し、且つ各プロセ
ツサでの、該割り込み通知動作を非同期的に行つ
て動作の単純化を図る方法を提供することを目的
とするものである。

〔問題点を解決する為の手段〕

第１図は本発明の割り込み通知方式の原理を模
式的に示した図で、プロセツサ（MPU―Ａ）１
において、ある入出力ポートに対する割り込み要
求を検出した時、要求先のプロセツサ（例えば、
MPU―Ｂ２）に対応する割り込み要求原因先頭
ポインタ２１０が示す割り込み要因格納領域２２
に、割り込み要因と、入出力ポート番号を格納し
て、割り込み要求原因先頭ポインタ２１０を＋１
し、割り込みレジスタ３の当該ビツトを‘1'にセ
ツトする。

この時、該割り込みレジスタ３の割り込みレベ
ルを、例えば、当該入出力制御装置の処理態様に
合わせて設定することにより、該割り込みレジス
タの処理レベルが、相手プロセツサ（MPU―Ｂ）
２で、現在処理されているレベルより高ければ、
直ちに割り込むことができる。

ここで、相手プロセツサ（MPU―Ｂ）２にお
いて、上記割り込み要求原因最終ポインタ２１１
の指示するアドレスから、当該割り込み要因と、
入出力ポート番号を読み取ると、該最終ポインタ
２１１を＋１にして、プロセツサ（MPU―Ａ）
１からプロセツサ（MPU―Ｂ）２への上記割り
込み動作を終了するように構成する。

〔作用〕

即ち、本発明によれば、例えば、２つのプロセ
ツサ（MPU―Ａ１、MPU―Ｂ２）間で、割り込
みによつて処理の同期を取るのに、それぞれのプ
ロセツサに対応して、割り込み要因格納領域と、
該領域に対するアドレスを指示する先頭ポインタ
と最終ポインタとを備え、割り込み要求先のプロ
セツサに割り込む場合、要求先の割り込む要因格
納領域に、その割り込み要因と、該割り込み要求
の発生した入出力ポート番号とを格納して、対応
する先頭ポインタを＋１し、割り込みレジスタの
対応するビツトを‘1'に設定して要求先プロセツ
サに割り込み、要求先のプロセツサにおいては、
該割り込みを受け付け、上記最終ポインタが指示
するアドレスに基づいて、要求先の割り込み要因
格納領域から割り込み要因、及び入出力ポート番
号とを読み取つた時、該最終ポインタを＋１にす
る動作を、上記２つのプロセツサ間で繰り返すこ
とにより、上記２つのプロセツサ間の同期を取る
ようにしたものであるので、複数のプロセツサ間
で、お互いの処理要求を意識することなく、又入
出力ポートの数が多数あつても簡単に識別でき、
それぞれのプロセツサにおいては、通常の処理を
実行していれば良いので、例えば入出力制御装置
のスループツトを向上させることができる効果が
ある。

〔実施例〕

以下本発明の実施例を図面によつて詳述する。
第２図は本発明の一実施例を模式的に示した図
で、第１図、第３図と同じ符号は同じ対象物を示
しており、２つのプロセツサ（MPU―Ａ１、
MPU―Ｂ２）において、図示していない中央処
理装置（CPU）から入出力装置（Ｉ／０）にデ
ータ転送を行う場合を例にして説明する。

中央処理装置（CPU）とのインタフエース処
理を司るプロセツサ（以下、MPU―Ａと云う）
１が、中央処理装置（CPU）より入出力装置０
に対する起動要求を検出すると、該MPU―Ａ１
は要求先のプロセツサ（MPU―Ｂ２）に対応し
た割り込み要求原因先頭ポインタ（以下、
MINTB先頭ポインタと云う）２１０が指示する
アドレスの、要求先割り込み要求原因格納領域
（以下、MINTB要因格納領域と云う）２２に、
当該入出力装置番号‘0'と、割り込み要因とを格
納し、上記MINTB先頭ポインタを＋１する。
（参照） その後、割り込みレジスタ（以下、INRと云
う）３のMINTBビツトを見て、‘1'であれば、
その侭、‘0'であれば‘1'にセツトして、入出力
装置（Ｉ／０）とのインタフエース処理を司るプ
ロセツサ（以下、MPU―Ｂと云う）２に対して
割り込みを発生させる。（参照） この時、MPU―Ｂ２が処理しているレベルよ
り、上記INR３の割り込みレベルが高いと、直
ちにMPU―Ｂ２に割り込むことができるが、該
割り込みレベルが低い場合には、MPU―Ｂ２の
処理レベルが該割り込みレベルより低くなつた時
点において、MPU―Ｂ２に割り込むことかでき
る。

該INR３の割り込みレベルは、当該入出力制
御装置の処理態様に合わせて任意のレベルに設定
することにより、該プロセツサ間割り込みの待ち
時間を適当に調整できる所に本発明の１つのポイ
ントがある。

このようにして、MPU―Ｂ２が該プロセツサ
間割り込みの処理に入ると、INR３のMINTBに
よる割り込みを受け付けた後、該INR３の
MINTBをリセツトする。（参照） そして、MINTB最終ポインタ２１１が示すア
ドレスのMINTB要因格納領域２２から、入出力
装置番号‘0'と、割り込み要因とを読み取り、該
MINTB最終ポインタ２１１を＋１する。（参
照） 続いて、MPU―Ｂ２はMINTA先頭ポインタ
１１０が示すアドレスのMINTA要因格納領域１
２に対して、該入出力装置番号‘0'と応答ビツト
（ANSWER）を‘1'にセツトし、MINTA先頭ポ
インタ１１０を＋１して（参照）、INR３の
MINTAビツトを見て、当該ビツトが‘1'なら
ば、その侭、‘0'ならば、‘1'にしてMPU―Ａ
１に対して、入出力装置０への起動を受け付けた
ことを示す応答割り込みを発生させる。（参照） 上記と同じようにして、MPU―Ａ１が該応答
割り込みを受け付けると、上記INR３のMINTA
ビツトをリセツトして（参照）、MINTA最終
ポインタ１１１が示すアドレスのMINTA要因格
納領域１２から入出力装置０の応答を確認し、該
MINTA最終ポインタ１１１を＋１する。（参
照） この後、MPU―Ａ１はMINTA先頭ポインタ
１１０とMINTA最終ポインタ１１１とを見て、
MINTA要因格納領域１２にMPU―Ｂ２が設定
した割り込み要因が残つていないかを確認し、無
ければ、MPU―Ｂ２において、当該入出力装置
０に対する処理が終了する迄、別の処理を実行す
るが、若し残つていると、MINTA最終ポインタ
１１１が示すアドレスのMINTA要因格納領域１
２から、該割り込み要因を読み取り、該MINTA
最終ポインタ１１１を＋１して、該当の割り込み
処理を実行する。

MPU―Ｂ２が、入出力装置０に対する処理を
終了すると、MINTA先頭ポインタが示す
MINTA要因格納領域２２に、当該入出力装置の
番号‘0'と、該入出力処理の終了を示すENDビ
ツトをセツトして、MINTA先頭ポインタ２１０
を＋１し、INR３のMINTAビツトをセツトし
て、MPU―Ａ１に対するMINTA割り込みを発
生させる。

以後の処理は、上記の説明と同じである。上記
の動作において、各MINTB要因格納領域２２、
或いはMINTA要因格納領域１２にセツトする内
容は、例えば、４で示したフオーマツトで行う。

上記割り込み処理において、割り込みレジスタ
３の対応するビツトが‘1'の時は、該要求先の割
り込み要求原因先頭ポインタが示すアドレスの割
り込み原因格納領域に、当該新たな割り込み原因
をセツトして、該先頭ポインタを＋１するのみ
で、当該割り込み処理を一旦終了する。

そして、相手プロセツサから、現在割り込み中
の要因に対する応答（ANSWER）割り込みを認
識した時点において、上記書き込んだ割り込み原
因に対する割り込みを発生させる為に、上記割り
込みレジスタ３の該当ビツトを再度セツトするよ
うに動作する。

このように、本発明においては、例えば、２つ
のプロセツサが１つの処理を分担して行う場合の
同期をとる為の割り込み処理を行うのに、相手プ
ロセツサに対する割り込み要因が発生すると、該
割り込み要求先の割り込み要求原因先頭ポインタ
の指示する割り込み原因格納領域に割り込み原因
をセツトして、上記先頭ポインタを＋１し、割り
込みレジスタの当該割り込み先プロセツサに対応
したビツト位置を‘1'にセツトするだけで、後は
該割り込みレジスタの当該システムにおける割り
込みレベルに応じて、相手プロセツサに割り込む
ようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のプロセ
ツサ間同期方式は、例えば、２つのプロセツサ
（MPU―Ａ１、MPU―Ｂ２）間で、割り込みに
よつて処理の同期を取るのに、それぞれのプロセ
ツサに対応して、割り込み要因格納領域と、該領
域に対するアドレスを指示する先頭ポインタと最
終ポインタとを備え、割り込み要求先のプロセツ
サに割り込む場合、要求先の割り込む要因格納領
域に、その割り込み要因と、該割り込み要求の発
生した入出力ポート番号とを格納して、対応する
先頭ポインタを＋１し、割り込みレジスタの対応
するビツトを‘1'に設定して要求先プロセツサに
割り込み、要求先のプロセツサにおいては、該割
り込みを受け付け、上記最終ポインタが指示する
アドレスに基づいて、要求先の割り込み要因格納
領域から割り込み要因、及び入出力ポート番号と
を読み取つた時、該最終ポインタを＋１にする動
作を、上記２つのプロセツサ間で繰り返すことに
より、上記２つのプロセツサ間の同期を取るよう
にしたものであるので、複数のプロセツサ間で、
お互いの処理要求を意識することなく、又入出力
ポートの数が多数あつても簡単に識別でき、それ
ぞれのプロセツサにおいては、通常の処理を実行
していれば良いので、例えば入出力制御装置のス
ループツトを向上させることができる効果があ
る。

【図面の簡単な説明】

第１図は本発明の割り込み通知方式の原理を示
す図、第２図は本発明の一実施例をブロツク図で
示した図、第３図は従来のプロセツサ間の同期化
方式を示す図、である。 図面において、１はプロセツサ（MPU―Ａ）、
２はプロセツサ（MPU―Ｂ）、３は割り込みレジ
スタ（INR）、２１０はMINTB先頭ポインタ、
２１１はMINTB最終ポインタ、２２はMINTB
要因格納領域、２３は相手監視モジユール、１１
０はMINTA先頭ポインタ、１１１はMINTA最
終ポインタ、１２はMINTA要因格納領域、をそ
れぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ １つ、又は複数個の入出力ポート、及び複数
   個のプロセツサを持ち、各々のプロセツサは内蔵
   されているプログラムによつて、１つの入出力処
   理を分担して処理する情報処理装置において、 １つのプロセツサが何等かの要因に基づいて他
   のプロセツサに割り込み要求を行う場合、 割り込み要求元プロセツサ（MPU―Ａ）１は、
   少なくとも割り込み要求入出力ポート番号、及び
   割り込み要因を、該要求先割り込み要求原因格納
   領域２２にセツトし、要求先の割り込み要求原因
   先頭指示ポインタ２１０を＋１し、割り込みレジ
   スタ３の要求先に対応する割り込み要求ビツトを
   “１”にして割り込みを行い、 要求先プロセツサ（MPU―Ｂ）２は、上記割
   り込みにより、要求元プロセツサ（MPU―Ａ）
   １からの割り込み要求を受け付け、上記要求先の
   割り込み要求原因最終ポインタ２１１が指示する
   上記割り込み要求原因格納領域２２から、該割り
   込み要求入出力ポート番号、及び割り込み要因を
   取り出した後、該要求先の割り込み要求原因最終
   ポインタ２１１を＋１し、 要求元割り込み要求原因格納領域１２に、今受
   け取つた入出力ポート番号と、該割り込みを受け
   付けたことを示す応答ビツトをセツトして、要求
   元割り込み要求原因先頭ポインタ１１０を＋１
   し、上記割り込みレジスタ３の要求元に対する割
   り込み要求ビツトを‘1'にして、要求元プロセツ
   サ（MPU―Ａ）１に応答することを特徴とする
   プロセツサ間同期方式。 ２ 上記割り込みレジスタ３の割り込みレベル
   を、上記入出力制御装置の動作態様に対応して設
   定することを特徴とする特許請求の範囲第１項に
   記載のプロセツサ間同期方式。