KR960014825B1 - 정보처리시스템 - Google Patents

정보처리시스템 Download PDF

Info

Publication number
KR960014825B1
KR960014825B1 KR1019920014473A KR920014473A KR960014825B1 KR 960014825 B1 KR960014825 B1 KR 960014825B1 KR 1019920014473 A KR1019920014473 A KR 1019920014473A KR 920014473 A KR920014473 A KR 920014473A KR 960014825 B1 KR960014825 B1 KR 960014825B1
Authority
KR
South Korea
Prior art keywords
information
stack memory
storage
stored
area
Prior art date
Application number
KR1019920014473A
Other languages
English (en)
Other versions
KR930004861A (ko
Inventor
다까유끼 야끼
요이찌로 다께우찌
Original Assignee
가부시끼사이샤 도시바
사또 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼사이샤 도시바, 사또 후미오 filed Critical 가부시끼사이샤 도시바
Publication of KR930004861A publication Critical patent/KR930004861A/ko
Application granted granted Critical
Publication of KR960014825B1 publication Critical patent/KR960014825B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/463—Program control block organisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용없음.

Description

정보처리시스템
제1도는 본 발명의 실시예에 의한 정보처리시스템을 나타낸 블록도.
제2a도 및 제2b도는 본 발명의 동작을 나타낸 도면.
제3도는 본 발명의 동작을 나타낸 플로우차트.
본 발명은 정보처리시스템에 관한 것이며, 더 상세하게는 개량된 메모리시스템이 설비된 정보처리시스템에 관한 것이다.
최근에 컴퓨터들은 종종 처리중인 프로그램을 완료하기전에 일시중단 즉, 인터럽트한 다음 차기 프로그램에 실행 우선권을 준다. 이 경우 추후 그 중단된 프로그램으로 다시 복귀할 때에 재실행 명령을 지시하는 명령의 어드레스 등 필요한 정보를 스택메모리(stack memory)에 기억시켜둔다.
종래 기술에서는 이 스택메모리를 관리할 때에 스택메모리의 선두를 나타내는 어드레스와 스택메모리의 말단을 나타내는 어드레스에 대한 정보를 구비하고 연산처리부에 의해 실행중인 레지스터내의 정보를 스택메모리내에 기억시켜둔다.
레지스터내의 정보를 스택메모리에 기억시키는 동안에 인터럽숀 처리가 발생할 경우 스택메모리내에 레지스터 정보를 기억시키는 것을 중단하고 인터럽숀 처리를 실행하면 레지스터 정보가 파괴된다는 문제가 있다.
이 때문에 스택메모리내에 레지스터 정보를 기억 완료한 후에 인터럽숀 처리동작을 실행해야 한다.
그러나 최근에 컴퓨턴의 기술발전에 수반하여 레지스터의 수가 증가되었고, 그에 따라서 모든 레지스터 정보를 스택 기억에 기억시키기 위해 긴 시간이 소요된다.
따라서 인터럽숀 처리동작을 위해 이들 기억동작이 완료되기까지 장시간 기다려야 하므로 연산처리부내의 처리가 고속 및 효율적으로 실행될 수 없었다.
따라서 특히 다수의 레지스터를 갖는 컴퓨터의 경우에 인터럽숀 처리가 긴급히 요구될 때에 그러한 동작지연으로 인해 정보처리 효율 또는 처리성능이 저하된다는 문제점이 있다.
본 발명의 목적은 정보처리시스템에 있어서 상술한 바와 같은 단점을 제거하기 위해 프로그램의 실행중에 인터럽숀이 발생된 시점에서 어떤 레지스터까지 스택메모리에 보관이 종료되었는가의 이력을 보관후 인터럽트 처리를 우선하고, 이 처리가 종료된 시점에서 상기 보관된 이력을 참조하여 스택메모리에 대한 보관처리를 계속 행함으로서 인터럽숀을 신속하게 처리하여 정보처리 효율을 향상시키는데 있다.
상기 목적들을 달성하기 위하여 본 발명의 일 태양에 의하면 복수의 레지스터를 갖고 연산처리를 실행하는 연산처리시스템(10)과 이 연산처리시스템에 연결되어 상기 레지스터내에 기억된 정보를 기억시키는 메모리시스템(20)을 구비한 정보처리시스템에 있어서, 상기 메모리시스템(20)이; 상기 레지스터들내에 기억된 정보가 이미 기억된 기억정보영역(7)과 아직 기억되지 않은 미기억정보영역(9)을 갖는 스택메모리수단(3), 상기 스택메모리수단(3)내의 상기 기억정보영역(7)에 관한 어드레스 정보를 기억시키는 스택메모리 관리정보기억수단(5), 상기 레지스터내에 기억된 정보를 상기 메모리수단(3)의 미기억정보영역(9)에 입력하는 정보정보입력수단(17) 및 상기 레지스터내에 기억된 정보의 상기 메모리수단(3)으로의 입력을 상기 메모리수단(3)의 상기 기억정보영역(7)의 정보에 따라 제어하도록 상기 정보정보입력수단(17)을 제어하는 스택메모리관리수단(1)을 포함하는 정보처리시스템이 제공된다.
본 발명의 다른 태양에 의하면 복수의 레지스터를 갖고 연산처리를 실행하는 연산처리시스템(10)과 상기 연산처리시스템에 연결되어 상기 레지스터내에 기억된 정보를 스택메모리(3)의 기억정보영역(7)으로 기억시키는 메모리시스템(20)을 구비한 정보처리시스템(30)을 제어하는 방법에 있어서, 상기 레지스터들내에 기억된 정보를 정보정보입력수단(17)에 의해 스택메모리(3)의 상기 기억정보영역(7)으로 기억시키는 스텝, 상기 스택메모리(3)내의 정보를 기억시키는 영역인 기억정보영역(7)에 관한 어드레스 정보를 어드레스 설정수단(21)에 의해 스택메모리 관리정보기억수단(5)에 기억시키는 스텝, 상기 레지스터들내에 기억된 정보를 정보정보입력수단(17)에 의해 상기 미기억정보영역(9)으로 입력시키는 스텝 및 상기 레지스터들내에 기억된 정보의 상기 스택메모리(3)로의 입력을 상기 기억정보영역(7)의 정보에 따라 제어하도록 상기 정보압력수단(17)을 제어하는 스텝을 포함하는 정보처리시스템의 제어방법이 제공된다.
이하에 첨부도면을 참조하여 본 발명의 실시예를 설명하겠다.
제1도는 본 발명에 의한 정보처리시스템의 블록도이다. 연산처리부(10)가 메모리시스템(20)에 연결되어 정보처리시스템(30)을 형성한다.
메모리시스템(20)에서 스택메모리(3)는 정보가 이미 기억되어 있는 기억정보영역(7)과 정보가 아직 기억되어 있지 않은 미기억정보영역(9)을 갖고 있다. 스택메모리 관리정보기억부(5)에는 스택메모리의 선두어드레스기억영역(11), 스택메모리의 말단어드레스기억영역(13) 및 상기 스택메모리(3)의 기억정보영역(7)에 기억된 정보의 어드레스 정보의 범위를 기억시키는 정보기억 완료어드레스기억영역(15)이 설비되어 있다.
스택메모리(3)의 미기억정보영역(9)내에 정보가 기억될 때에 정보기억 완료어드레스기억영역(15)내에 기억된 정보는 후술하는 정보갱신부(19)에 의해서 갱신된다.
정보입력부(17)는 스택메모리(3)의 미기억정보영역(9)내에 기억될 정보, 예를 들면 매 레지스터마다 관련레지스터 정보의 단위들을 입력하여 기억시키며, 기억완료후에는 정보갱신부(19)로 신호를 출력한다. 정보입력부(17)로부터 신호가 입력되면 정보갱신부(19)는 스택메모리 관리정보기억부(5)의 정보기억 완료어드레스기억영역(15)내에 기억된 정보를 갱신한다.
어드레스설정부(21)는 기억영역들(11,13)내에 스택메모리(3)의 선두어드레스와 말단어드레스를 스택메모리관리부(1)로부터의 각 명령에 의해서 기입한다.
인터럽숀 검출부(23)에는 인터럽숀 플래그 레지스터(이하 "IFR"라함)(25)가 설비되어 있어 인터럽숀 요구의 유무를 검출한다.
인터럽숀 검출부(23)가 인터렵숀 처리요구를 검출하면 스택메모리관리부(1)는 정보입력부(17)의 동작을 정지한 다음 인터럽숀 처리를 완료한 후에 다시 정보입력부(17)에 지시하여 스택메모리(3)내에 레지스터 정보를 기억시킨다.
제2a도 및 제2b도는 스택메모리(3)내에 정보를 기입하는 동작을 나타낸 도면이다.
어드레스설정부(21)는 스택메모리관리부(1)에 의해 선두어드레스(at), 말단어드레스(ab) 및 기억완료 어드레스(ac)를 스택메모리 관리정보기억부(5)내의 기억정보영역에 설정한다.
58번째의 레지스터(R58)내의 정보가 스택메모리(3)내에 기억되면 스택메모리 관리정보기억부(5)내의 기억정보영역(7)의 어드레스 정보가 정보갱신부(19)에 의해서 ac1로 갱신된다.
다음에 59번째의 레지스터(R59)내의 정보가 스택메모리(3)내에 기억되면 어드레스 정보가 ac2로 갱신된다. 또 60번째의 레지스터(R60)내의 정보가 기억되는 동안에 인터럽숀 처리가 발생하면 스택메모리관리부(1)는 정보입력부(17)의 동작을 정지시킨다.
인터럽숀 처리의 완료후에 인터럽숀 검출부(23)는 스택메모리관리부(1)로 신호를 출력한다. 이에 의해 기억된 정보의 어드레스 정보를 스택메모리관리부(1)가 참조하여 R59내의 정보를 포함한 현재까지의 정보가 기억되었는지를 확인한다. 그런후에 60번째 레지스터(R60)내의 정보의 스택메모리(3)내의 기억을 개시한다. 이 기억후에 기억된 정보를 어드레스 정보는 ac3으로 갱신한다.
이하에 본 발명의 동작을 제3도에 나타낸 플로우챠트를 참조하여 설명하겠다.
시스템을 작동 개시한 후에 스택메모리관리부(1)는 메모리시스템(20)내의 스택메모리(3) 및 스택메모리 관리정보기억부(5)를 확보한다.
스택메모리 관리정보기억부(5)가 확보되면 어드레스설정부(21)는 스택메모리 관리정보기억부(5)의 특정영역들내에 스택메모리의 선두어드레스와 말단어드레스를 스택메모리관리부(1)를 거쳐서 등록한다(스텝 100~110).
스택메모리(3)내에 레지스터 정보를 기억하는 정보입력부(17)는 모든 관련레지스터부의 레지스터정보를 기억한다. 스텝 120에서 모든 레지스터 정보의 기억이 완료되면 처리가 종료된다.
한편 모든 레지스터내의 정보의 기억이 완료되지 않았으면 정보입력부(17)는 스택메모리(3)내의 미기억정보영역(9)내의 59번째 레지스터내에 정보를 기억시킨다(스텝 130). 이 기억후에 정보입력부(17)로부터 정보갱신부(19)로 신호가 출력되면 정보갱신부(19)는 스택메모리 관리정보기억부(5)내에 기억된 어드레스 정보를 ac1로부터 ac2로 갱신하고 스텝 120으로 되돌아간다(스텝 140).
스텝 120~140에서 인터럽숀 처리가 발생하면 인터럽숀 검출부(23)가 인터럽숀 처리용구를 검출하여 정보입력부(17)의 동작을 정지한다. 인터럽숀 처리가 완료되면 인터렵숀 검출부(23)가 스택메모리관리부(1)로 신호를 출력한다. 기억관리부(1)는 스택메모리 관리정보기억부(5)내에 기억된 어드레스 정보를 참조하여 기억된 어드레스 정보가 ac2이므로 스택메모리(3)의 미기억정보영역(9)내의 60번째 레지스터(R60)에 정보를 기억시킨다.
이에 의해 스택메모리(3)에 정보를 입력하는 동안에 인터럽숀 처리요구가 발생되더라도 관련인터럽숀 처리를 지연시킴이 없이 처리를 실행할 수 있다.
따라서 연산처리부의 처리효율을 향상시킬 수 있다.
본 발명에서는 상술한 바와 같이 스택메모리의 기억정보영역을 구별할 수 있게 함으로써 인터럽숀 처리가 발생하더라도 인터럽숀 처리를 고속으로 행할 수 있다.

Claims (8)

  1. 복수의 레지스터를 갖고 연산처리를 실행하는 연산처리시스템(10)과 이 연산처리시스템에 연결되어 상기 레지스터내에 기억된 정보를 기억시키는 메모리시스템(20)을 구비한 정보처리시스템에 있어서, 상기 메모리시스템(20)이; 상기 레지스터들내에 기억된 정보가 이미 기억된 기억정보영역(7)과 아직 기억되지 않은 미기억정보영역(9)을 갖는 스택메모리수단(3), 상기 스택메모리수단(3)내의 상기 기억정보영역(7)에 관한 어드레스 정보를 기억시키는 스택메모리 관리정보기억수단(5), 상기 레지스터들내에 기억된 정보를 상기 스택메모리수단(3)의 미기억정보영역(9)에 입력하는 정보정보입력수단(17) 및 상기 레지스터내에 기억된 정보의 상기 스택메모리수단(3)으로의 입력을 상기 스택메모리수단(3)의 상기 기억정보영역(7)의 정보에 따라 제어되도록 상기 정보정보입력수단(17)을 제어하는 스택메모리관리수단(1)을 포함하는 정보처리시스템.
  2. 제1항에 있어서, 상기 스택메모리 관리정보기억수단(5)이 상기 스텍메모리의 선두어드레스, 말단어드레스 및 기억완료어드레스를 각각 기억하는 복수의 정보기억영역(11,13,15)으로 구성된 정보처리시스템.
  3. 제1항에 있어서, 상기 연산처리시스템(10)내에 인터럽숀 처리의 실행이 요구되었는지를 검출하는 인터럽숀 처리검출수단(23)을 더 포함하는 정보처리시스템.
  4. 제1항에 있어서, 상기 스택메모리 관리정보기억수단(5)이 상기 스택메모리수단(3)의 상기 기억정보영역(7)의 정보를 갱신하는 정보갱신수단(19)을 구비한 정보처리시스템.
  5. 복수의 레지스터를 갖고 연산처리를 실행하는 연산처리시스템(10)과 상기 연산처리시스템에 연결되어 상기 레지스터내에 기억된 정보를 스택메모리(3)의 기억정보영역(7)으로 기억시키는 메모리시스템(20)을 구비한 정보처리시스템(30)을 제어하는 방법에 있어서, 상기 레지스터들내에 기억된 정보를 정보정보입력수단(17)에 의해 스택메모리(3)의 상기 기억정보영역(7)으로 기억시키는 스텝, 상기 스택메모리(3)내의 정보를 기억시키는 영역인 기억정보영역(7)에 관한 어드레스 정보를 어드레스 설정수단(21)에 의해 스택메모리 관리정보기억수단(5)에 기억시키는 스텝, 상기 레지스터들내에 기억된 정보를 정보정보입력수단(17)에 의해 상기 미기억정보영역(9)으로 입력시키는 스텝 및 상기 레지스터들내에 기억된 정보의 상기 스택메모리(3)로의 입력을 상기 기억정보영역(7)의 정보에 따라 제어하도록 상기 정보정보입력수단(17)을 제어하는 스텝을 포함하는 정보처리시스템의 제어방법.
  6. 제5항에 있어서, 상기 기억정보영역상의 정보를 기억시키는 스텝이 상기 메모리시스템의 어드레스 정보를 기억시키는 스텝을 포함하는 정보처리시스템의 제어방법.
  7. 제5항에 있어서, 상기 연산처리시스템내에 인터럽숀 처리의 실행이 요구되었는지를 검출하는 스텝을 더 포함하는 정보처리시스템의 제어방법.
  8. 제5항에 있어서, 상기 기억정보영역의 정보기억시키는 스텝이 상기 기억정보영역의 정보를 갱신하는 스텝을 포함하는 정보처리시스템의 제어방법.
KR1019920014473A 1991-08-12 1992-08-12 정보처리시스템 KR960014825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3201788A JPH0546407A (ja) 1991-08-12 1991-08-12 スタツク管理システム
JP91-201788 1991-08-12

Publications (2)

Publication Number Publication Date
KR930004861A KR930004861A (ko) 1993-03-23
KR960014825B1 true KR960014825B1 (ko) 1996-10-21

Family

ID=16446946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014473A KR960014825B1 (ko) 1991-08-12 1992-08-12 정보처리시스템

Country Status (3)

Country Link
US (1) US5634077A (ko)
JP (1) JPH0546407A (ko)
KR (1) KR960014825B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69528251T2 (de) * 1995-05-08 2003-08-07 Koninkl Kpn Nv Anordnung und Methode für Protokollumsetzung
KR20000046572A (ko) * 1998-12-31 2000-07-25 강병호 마이크로프로세서의 인터럽트 스택 제어방법
JP4706220B2 (ja) 2004-09-29 2011-06-22 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087852A (en) * 1974-01-02 1978-05-02 Xerox Corporation Microprocessor for an automatic word-processing system
US4495571A (en) * 1979-01-31 1985-01-22 Honeywell Information Systems Inc. Data processing system having synchronous bus wait/retry cycle
US4296470A (en) * 1979-06-21 1981-10-20 International Business Machines Corp. Link register storage and restore system for use in an instruction pre-fetch micro-processor interrupt system
US4685125A (en) * 1982-06-28 1987-08-04 American Telephone And Telegraph Company Computer system with tasking
JPH0656594B2 (ja) * 1985-05-07 1994-07-27 株式会社日立製作所 ベクトルプロセツサ
JPS61279940A (ja) * 1985-06-05 1986-12-10 Mitsubishi Electric Corp 計算機の異常検出装置
US4745547A (en) * 1985-06-17 1988-05-17 International Business Machines Corp. Vector processing
US4907150A (en) * 1986-01-17 1990-03-06 International Business Machines Corporation Apparatus and method for suspending and resuming software applications on a computer
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US4989113A (en) * 1987-03-13 1991-01-29 Texas Instruments Incorporated Data processing device having direct memory access with improved transfer control
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5142635A (en) * 1989-04-07 1992-08-25 Intel Corporation Method and circuitry for performing multiple stack operations in succession in a pipelined digital computer
JP2978539B2 (ja) * 1989-07-24 1999-11-15 日本電気株式会社 データ転送制御装置
US5214695A (en) * 1990-07-23 1993-05-25 International Business Machines Corporation Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system
US5175853A (en) * 1990-10-09 1992-12-29 Intel Corporation Transparent system interrupt

Also Published As

Publication number Publication date
JPH0546407A (ja) 1993-02-26
US5634077A (en) 1997-05-27
KR930004861A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
JP3724581B2 (ja) バックアップ装置
US5257354A (en) System for monitoring and undoing execution of instructions beyond a serialization point upon occurrence of in-correct results
US5694617A (en) System for prioritizing quiesce requests and recovering from a quiescent state in a multiprocessing system with a milli-mode operation
JPH0816395A (ja) 格納要求処理方法および取出し／格納バッファ
JPS61109147A (ja) 命令フェッチ及び実行制御方法
JPH0668736B2 (ja) ２個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法
KR960014825B1 (ko) 정보처리시스템
US5386560A (en) Execution of page data transfer by PT processors and issuing of split start and test instructions by CPUs coordinated by queued tokens
JP2671160B2 (ja) 例外処理方式
JP2783285B2 (ja) 情報処理装置
JPH06324861A (ja) Ｃｐｕ制御システム及び制御方法
JP2793386B2 (ja) 電子計算機の演算エラー情報保持装置
JPH05143422A (ja) 更新後ジヤーナル管理方式
JP3251148B2 (ja) パイプラインデ−タ処理装置
JPH06301537A (ja) 命令フェッチ回路
JPH0391055A (ja) ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置
JPH1031506A (ja) 複数回書込検出可能なプログラマブルコントローラ
JPH0530950U (ja) 情報処理装置
JPH0417530B2 (ko)
JPH0746320B2 (ja) 履歴情報記憶装置
JPH07334374A (ja) 割り込み検出処理装置
JPH01199237A (ja) データフロー制御装置および方法
JPH02234255A (ja) 入出力制御方式
JP2001175475A (ja) 計算機とその制御方法
JPS62221040A (ja) スタツク制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee