JPH1031506A - 複数回書込検出可能なプログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【課題】ＰＬＣ内で複数回書込検出のための技術的手段
を講じたプログラマブルコントローラを提供することに
ある。 【解決手段】ユーザが使用するデバイスメモリの物理ア
ドレスを設定するためのアドレス設定手段２と、マイク
ロプロセッサバス８のアドレスライン信号を前記アドレ
ス設定手段によって設定されたデバイスメモリの物理ア
ドレスとを比較し、前記デバイスメモリに書込み動作が
行われた事を検出するためのアドレス比較手段３と、前
記書込み動作検出信号によってマイクメプロセッサ（以
下ＭＰＵと称す）に割込信号を発生するための割込発生
手段４と、ＭＰＵが割込処理を実行することにより、ユ
ーザプログラムの１サイクル内に設定したリレー、レジ
スタにメモリ書込割込が発生した場合の発生回数、ユー
ザプログラムの実行アドレスをランダムアクセスメモリ
内に記憶し、ＰＣから確認することを可能とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプロセス制御に使用
されるプログラマブルコントローラ（以降ＰＬＣとい
う）のテバッグ支援の改良に関するものである。

【０００２】

【従来の技術】ＰＬＣにおいて、ユーザプログラムはＰ
ＬＣの種々の機能を有したリレー、レジスタに対し、任
意に読込みおよび書込みを行う。この場合、ユーザプロ
グラムで同一のリレー、レジスタに対し、複数のプログ
ラム実行アドレスから書込みを行なうことがある。従
来、プログラム開発時に開発支援用コンソール、例えば
パソコン（以降ＰＣという）でプログラムの二重コイル
チエックの検索を行ない、同一リレー、レジスタへの複
数回書込みを禁止する方法等がとられてきた。しかしな
がら、インデックス命令やジャンプ命令を使用したプロ
グラムの場合、実行時の実態にあった検索が出来ない、
また不具合発生のメカニズムを検出することが出来ない
といった欠点があった。

【０００３】

【発明が解決しようとする課題】従来ＰＣにリレー、レ
ジスタの名称を入力し、ユーザプログラムを検索するこ
とによって指定のリレー、レジスタ書込み個所をリスト
アップして複数回書込みを確認してきた。しかしなが
ら、リストアップされた情報はユーザプログラムのプロ
グラム情報から機械的に照合したものであり、インデッ
クスレジスタを使用した間接書込みプログラムやジャン
プ命令等でプログラムスキップする場合は、実行条件に
よりレジスタ内容や実行経路が異なり実行時の実体を把
握することができなかった。

【０００４】さらに、ＰＬＣのユーザプログラムはリレ
ーの接点やコイルを記述するラダープログラムのほかに
数値演算を含んだ場合が一般的になってきており、この
場合、数値の移動や代入を行うため、ＰＣで複数回書込
みのプログラムをあらかじめ禁止してしまうと、プログ
ラム作成上支障をきたしてしまう。また検索する場合、
ＰＬＣにロードされているユーザプログラムをすべてＰ
Ｃに逆ロードし、検索するため時間が掛かり、ユーザプ
ログラムの開発効率を下げる原因となっていた。

【０００５】

【課題を解決するための手段】本発明は、前記の課題を
解決すべく、ＰＬＣ内で複数回書込検出のための技術的
手段を講じたプログラマブルコントローラを提供するこ
とにある。つまり、その目的を達成するための手段は、
ユーザが使用するデバイスメモリの物理アドレスを設定
するためのアドレス設定手段２と、マイクロプロセッサ
バス８のアドレスライン信号を前記アドレス設定手段に
よって設定されたデバイスメモリの物理アドレスとを比
較し、前記デバイスメモリに書込み動作が行われた事を
検出するためのアドレス比較手段３と、前記書込み動作
検出信号によってマイクロプロセッサ（以下ＭＰＵと称
す）に割込信号を発生するための割込発生手段４と、Ｍ
ＰＵが割込処理を実行することにより、ユーザプログラ
ムの１サイクル内に設定したリレー、レジスタにメモリ
書込割込が発生した場合の発生回数、ユーザプログラム
の実行アドレスをランダムアクセスメモリ内に記憶し、
ＰＣから確認することを可能とした。

【０００６】以下、その作用について説明する。本発明
を適用するＰＬＣにおいて、図２に示すように、”ｂ０
０１００”と呼ばれるレジスタに対し書込み命令を実行
しているユーザプログラムの実行アドレスを検索する場
合について述べる。ユーザは、まずＰＣをＰＬＣに接続
し、コンソールにおいて検索するレジスタの名称”ｂ０
０１００”をキー入力する。これにより、複数回書込検
索用プログラムはレジスタ”ｂ００１００”の物理アド
レスを演算し、ＰＬＣの複数回書込検索アドレス設定用
レジスタに演算したアドレスを設定する。

【０００７】ＰＬＣ内のＭＰＵは、ユーザプログラムの
実行開始直前にメモリ書込割込の発生回数を記憶するカ
ウンタをクリアし、前記アドレス設定手段に複数回書込
検索アドレスを設定し、割込発生手段４を割込イネーブ
ルとする。ユーザプログラムで１サイクル実行中におい
て設定されたアドレスのレジスタに書込命令を実行する
と、ＰＬＣ内ＭＰＵはマイクロプロセッサバスに対し、
レジスタの物理アドレス信号のデータ書込み信号パルス
を発生する。アドレス比較手段３は物理アドレス信号と
アドレス設定手段２によって設定されたアドレスと比較
しており、比較結果の一致と書込み信号パルスの発生の
ＡＮＤ条件により割込発生手段４に伝達する。

【０００８】割込信号発生手段４に伝達された信号はＭ
ＰＵからの割込イネーブル／ディセーブルの状態に応じ
てイネーブルであれば割込信号を発生し、ＭＰＵは割込
みを受け付ける。ＭＰＵが割込みを受け付けると、割込
プログラム内ではＭＰＵが現在実行中のユーザプログラ
ムの実行アドレスとＭＰＵのステータスレジスタをラン
ダムアクセスメモリ６内にあるスタックレジスタにプッ
シュし、前記スタックレジスタ退避したユーザプログラ
ム実行アドレスをメモリ書込割込発生アドレスメモリに
記憶するが、本メモリは複数回分のアドレスを記憶する
ためメモリ配列構造となっており、前記カウンタの値で
ポイントされた位置に記憶する。記憶後、カウンタに１
を加算することにより次回分記憶のための準備としてい
る。

【０００９】これらの処理を終了の後、スタツクレジス
タから一次退避中のユーザプログラムの実行アドレスを
ポップして、割込発生直前のユーザプログラムから再開
する。ユーザプログラム再開後、再度、同一のレジスタ
に対し書込みが行われれば、同様の割込が発生し、メモ
リ書込割込発生回数カウンタは１ずつ加算されていく。

【００１０】また、ＰＣシステムソフト相互間で検索の
開始，終了を認識するためのフラグを設ける。ＰＣの複
数回書込検索用プログラムは、前記検索終了条件を認識
し、検索中に何回の割込が発生したかまた発生したアド
レスをプログラム上の物理アドレスからユーザプログラ
ムのプログラム所在個所情報に変換し、開発支援用コン
ソール上に表示し検索作業を終了する。

【００１１】

【発明の実施の形態】以下、本発明のＰＣの一実施例を
図面に基づいて詳述する。図１は本発明の一実施例を示
す全体構成ブロック図、図２は本実施例ＰＣにおけるリ
ードオンリメモリおよびランダムアクセスメモリのメモ
リマップ図を示す。図１および図２において、ＭＰＵ
と、ユーザが使用するデバイスメモリの物理アドレスを
設定するためのアドレス設定手段２と、マイクロプロセ
ッサバス８のアドレスライン信号と前記アドレス設定手
段２を比較し、デバイスメモリに書込み動作が行われた
事を検出するためのアドレス比較手段６と、書込み動作
検出信号によってＭＰＵ１に割込信号を発生するための
割込発生手段４と、割込信号によってＭＰＵ１が実行す
る割込プログラムとユーザプログラムの実行を管理する
ためのシステムプログラムを格納したリードオンリメモ
リ５と、ユーザプログラムとデバイスメモリとシステム
プログラムがユーザプログラムの実行を管理するために
必要なシステムメモリとスタックメモリを格納するため
ランダムアクセスメモリ６とＰＬＣが制御する外部Ｉ／
Ｏモジュールと、ユーザプログラムを開発支援するＰＣ
との接続を行うための外部Ｉ／Ｆとを具備し、設定した
デバイスメモリにメモリ書込割込が発生した場合、リー
ドオンリメモリ内の割込プログラムにおいて、ユーザプ
ログラムの１サイクル内の発生回数、ユーザプログラム
の実行アドレスをランダムアクセスメモリ内のメモリに
記憶し、これをＰＣにユーザプログラム中の所在個所を
表示することにある。

【００１２】プロセッサ制御に必要な制御プログラムで
あるユーザプログラムは、ランダムアクセスメモリ６の
内部におかれ、ＰＣにて作成された後、ユーザプログラ
ム領域６ｄにロードされ、ランダムアクセスメモリ６の
デバイスメモリ利用域６ｃ内部におかれたレジスタを使
用してプロセスを制御する。ＰＣはＰＬＣに接続され、
レジスタ”ｂ００１００”についてメモリ書込み命令を
実行しているユーザプログラムの実行アドレスを検索す
る場合検索するレジスタ”ｂ００１００”の名称をキー
入力する。ＰＣの複数回書込検索用プログラムは、レジ
スタ”ｂ００１００”の物理アドレスを算出し、図２に
示す４０４０００（Ｈ）番地を得たものとする。

【００１３】複数回書込検索用プログラムは、物理アド
レス４０４０００（Ｈ）番地の情報をＰＬＣ内ランダム
アクセスメモリ”ＭＷ−ＡＤＲ”に書込みさらに”ＭＷ
−ＦＬＧ”に１を書込むことにより、ＰＣから複数回書
込検索開始をＰＬＣに指令する。

【００１４】図３はＰＬＣ内リードオンメモリ５に書込
まれたシステムプログラムのフローチャート図、図４は
割込プログラムのフローチャート図である。図３，４に
おいて、一定時間の周期でユーザプログラムを実行する
様に組まれており、ユーザプログラムを１サイクル実行
する度に前記”ＭＷ−ＦＬＧ”が１となったかチェック
している。すなわち、メインプログラムフローにおい
て、電源オン（ａ）後、”ＭＷ−ＦＬＧ”は初期化処理
（ｂ）にて０とし、実行開始イベント（ｃ）の判定が行
われ、ＭＷ−ＦＬＧは１か否かｄを検索し、コンソール
により１になった場合複数回書込検索開始指令として認
識される。ＭＷ−ＦＬＧが１でない場合はＭＷ−ＣＮＴ
はクリアされず、ユーザプログラム１サイクル実行
（ｇ）に移る。

【００１５】本指令が認識された場合、ランダムアクセ
スメモリ６内”ＭＷ−ＣＮＴ”をクリア（ｅ）し、”Ｍ
Ｗ−ＡＤＲ”にセットされているメモリ書込割込アドレ
スをアドレス設定手段２に設定し、本割込ステータスを
割込イネーブル（ｆ）とし、ランダムアクセスメモリ６
の内部におかれたユーザプログラムを先頭番地から実行
する。

【００１６】ユーザプログラムを１サイクル実行（ｇ）
する中で、”ＭＷ−ＡＤＲ”で設定されたレジスタに対
する書込命令を実行すると、ＰＬＣ内ＭＰＵ１はマイク
ロプロセッサバス８に対し、レジスタの物理アドレス信
号４０４０００（Ｈ）とメモリ書込信号パルスを発生す
る。この時アドレス比較手段３は物理アドレス信号４０
４０００（Ｈ）とアドレス設定２によって設定されてい
るアドレス４０４０００（Ｈ）と比較し、一致した結果
をメモリ書込信号パルスに同期したタイミングで割込発
生手段４に伝達された信号は、割込ステータス信号によ
ってゲートされており、複数回書込検索中でかつユーザ
プログラムが１サイクル実行中はイネーブルとなってい
るので、ＭＰＵ１に割込を発生させる。

【００１７】ＭＰＵ１が、割込を受け付けると、割込の
種類毎に記述された割込プログラムに制御が移行される
が、図２のメモリマップのリードオンリメモリの割込プ
ログラムのうち、メモリ書込割込プログラム処理を行
う。この時、ＭＰＵ１は、現在実行中のユーザプログラ
ムのプログラムカウンタ（プログラム実行アドレス）を
スタックメモリ領域６ａに退避する。図２の”ＭＷ−Ｐ
ＣＸ”はこの時のアドレスである。

【００１８】次に１サイクル実行中の割込プログラムに
おいて、メモリ書込割込（ｉ）は、本割込プログラム内
では本処理で使用する汎用レジスタをスタックメモリ領
域６ａ内にセーブ（ｊ）し、前記”ＭＷ−ＰＣＸ”の値
をスタックメモリ領域６ａ内からアキュムレータにロー
ド（ｋ）する。さらに、ランダムアクセスメモリ６内”
ＭＷ−ＣＮＴ”の値をインデックスレジスタＩＸにロー
ド（ｌ）し、アキュムレータ値をインダックスレジスタ
ＩＸで参照される”ＭＷ−ＰＣ（ＩＸ）”のメモリへス
トア（ｍ）する。例えば、”ＭＷ−ＣＮＴ”の値が０で
あれば”ＭＷ−ＰＣ（０）”へストアされ、”ＭＷ−Ｃ
ＮＴ”の値が２であれば”ＭＷ−ＰＣ（２）”へストア
される。

【００１９】次に、”ＭＷ−ＣＮＴ”を１加算（ｎ）
し、汎用レジスタを元に戻して（ｇ）、次回の割込に備
え割込処理を終了（ｒ）する。割込処理終了命令を実行
すると、ＭＰＵ１は制御をユーザプログラムに戻し、割
込発生の直前のプログラムから再開する。ユーザプログ
ラム再開後、再度同一のレジスタに対し、書込みが行わ
れれば同様の割込が順次発生し、”ＭＷ−ＣＮＴ”は１
づつ加算されていく。ユーザプログラムが１サイクル終
了すると、”ＭＷ−ＦＬＧ”を０クリアし、割込発生手
段４への割込ステータス信号をディセーブル（ｈ）と
し、以降メモリ書込割込を禁止する。以降ＰＬＣは、制
御を継続するために、再度ユーザプログラムの実行開始
イベント（Ｃ）の発生を待つ。

【００２０】ＰＣ内で複数回書込検索用プログラムは、
前記”ＭＷ−ＦＬＧ”が０になったことによりＰＬＣが
複数回書込検索指令の実行を完了したことを認識する
が、ＰＬＣ内ランダムアクセスメモリ６内”ＭＷ−ＣＮ
Ｔ”の値により何回の書込命令を実行したか、また”Ｍ
Ｗ−ＰＣ（０）”以降の情報によりプログラム実行アド
レスをユーザプログラムのプログラム所在個所に変換し
表示する。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
指定したリレー、レジスタへの書込みプログラムのプロ
グラム所在個所をリアルタイムに短時間に知ることがで
き、かつユーザプログラムがインデックス命令で書かれ
いても、まだジャンプ命令で条件スキップしていても、
プログラム実行状態において複数回書込みを知ることが
でき、プログラムはその妥当性を判断することができ
る。また、ユーザプログラムをいろいろい停止させて確
認する必要もなくユーザプログラムが完成した後の解折
用にも有効である。

【図面の簡単な説明】

【図１】図１は本発明の一実施例のプログラマブルコン
トローラＣＰＵ内部を示す全体構成図である。

【図２】図２は本プログラマブルコントローラＣＰＵ内
部メモリマップ図である。

【図３】図３は本発明の一実施例を示すメインプログラ
ムのフローチャート図である。

【図４】図４は本発明の一実施例を示す割り込みプログ
ラムのフローチャート図である。

【符号の説明】

１ マイクロプロセッサ ２ アドレス設定手段 ３ アドレス比較手段 ４ 割込発生手段 ５ リードオンリ・メモリ ６ ランダムアクセス ７ 外部Ｉ／Ｆ ８ マイクロプロセッサバス

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年８月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】プロセス制御に必要な制御プログラムであ
るユーザプログラムは、ランダムアクセスメモリ６の内
部におかれ、ＰＣにて作成された後、ユーザプログラム
領域６ｄにロードされ、ランダムアクセスメモリ６のデ
バイスメモリ利用域６ｃ内部におかれたレジスタを使用
してプロセスを制御する。ＰＣはＰＬＣに接続され、レ
ジスタ”ｂ００１００”についてメモリ書込み命令を実
行しているユーザプログラムの実行アドレスを検索する
場合検索するレジスタ”ｂ００１００”の名称をキー入
力する。ＰＣの複数回書込検索用プログラムは、レジス
タ”ｂ００１００”の物理アドレスを算出し、図２に示
す４０４０００（Ｈ）番地を得たものとする。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラにおいて、
   マイクロプロセッサと、ユーザが使用するデバイスメモ
   リの物理アドレスを設定するためのアドレス設定手段
   と、マイクロプロセッサバスのアドレスライン信号と前
   記アドレス設定手段を比較しデバイスメモリに書込み動
   作が行われた事を検出するためのアドレス比較手段と、
   書込み動作検出信号によってマイクロプロセッサに割込
   信号を発生するための割込発生手段と、割込信号によっ
   てマイクロプロセッサが実行する割込プログラムとユー
   ザプログラムの実行を管理するためのシステムプログラ
   ムを格納したリードオンリメモリと、ユーザプログラム
   とデバイスメモリとシステムプログラムがユーザプログ
   ラムの実行を管理するために必要なシステムメモリとス
   タックメモリを格納するためランダムアクセスメモリ
   と、プログラマブルコントローラが制御する外部Ｉ／Ｏ
   モジュールと、ユーザプログラムを開発支援する開発支
   援用コンソールとの接続を行うための外部Ｉ／Ｆとを具
   備し、設定したデバイスメモリにメモリ書込割込が発生
   した場合、リードオンリメモリ内の割込プログラムにお
   いて、ユーザプログラムの１サイクル内の発生回数、ユ
   ーザプログラムの実行アドレスをランダムアクセスメモ
   リ内のメモリに記憶し、これを開発支援用コンソールに
   ユーザプログラム中の所在個所を表示することを特徴と
   する複数回書込検出可能なプログラマブルコントロー
   ラ。