JPH0353348A - マイクロプログラムのデバッグ方式 - Google Patents
マイクロプログラムのデバッグ方式Info
- Publication number
- JPH0353348A JPH0353348A JP1189469A JP18946989A JPH0353348A JP H0353348 A JPH0353348 A JP H0353348A JP 1189469 A JP1189469 A JP 1189469A JP 18946989 A JP18946989 A JP 18946989A JP H0353348 A JPH0353348 A JP H0353348A
- Authority
- JP
- Japan
- Prior art keywords
- instruction code
- memory
- microprocessor
- microprogram
- memory address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリに格納されたマイクロプログラムのデ
バ，グ方式に関する。
バ，グ方式に関する。
従来、この種のマイクロプログラムのデバッグ方式は、
特定の命令フードを実行すると、デバッグプログラムに
処理を移す為に、マイクロプッグラムを変更するか、又
はシステムに組み込まれているマイクロプロセッサをデ
バッグ装′置と交換することにより行なわれていた。ま
た、デバッグしたいマイクロプログラムのメモリ番地を
設定し、マイクロプロセッサがメモリからマイクロプロ
セッサを読み込むために出力するメモリ番地とが一致ス
ると、マイクロプロセッサに対して割り込みを起こして
デバッグプログラムへ制御を移する方式となっていた。
特定の命令フードを実行すると、デバッグプログラムに
処理を移す為に、マイクロプッグラムを変更するか、又
はシステムに組み込まれているマイクロプロセッサをデ
バッグ装′置と交換することにより行なわれていた。ま
た、デバッグしたいマイクロプログラムのメモリ番地を
設定し、マイクロプロセッサがメモリからマイクロプロ
セッサを読み込むために出力するメモリ番地とが一致ス
ると、マイクロプロセッサに対して割り込みを起こして
デバッグプログラムへ制御を移する方式となっていた。
上述した従来のマイクロプログラムのデバッグ方式では
、マイクロブロどラムの変更を行なう場合、マイクロプ
ログラムの変更に手間がかかり、いったんマイクロブｐ
グラムの処理を停止しなければならないという欠点と、
システムに組み込まれているマイクロプロセッサを、デ
バ、ッグ装置と交換する場合、マイクロプロセッサを取
りはずすことによって、システムを一旦、停止させなけ
ればならないという欠点がある。
、マイクロブロどラムの変更を行なう場合、マイクロプ
ログラムの変更に手間がかかり、いったんマイクロブｐ
グラムの処理を停止しなければならないという欠点と、
システムに組み込まれているマイクロプロセッサを、デ
バ、ッグ装置と交換する場合、マイクロプロセッサを取
りはずすことによって、システムを一旦、停止させなけ
ればならないという欠点がある。
また、設定したデバッグしたいマイクロプログラムのメ
モリ番地とマイクロヲロセッサがメモリからマイクロプ
ログラムを読み込むために出力するメモリ番地との比較
を行ない、一致を検出するとマイクロプロセッサに対し
て割り込みを起こす方式では、マイクロプロセッサが先
行制御を行なっている場合、読み込んだ命令コ↓ドが処
理されていないにもかかわらず、デバッグプログラムに
処理が移ってしまうので、正しくデバッグをすることが
できなくなるという欠点がある。
モリ番地とマイクロヲロセッサがメモリからマイクロプ
ログラムを読み込むために出力するメモリ番地との比較
を行ない、一致を検出するとマイクロプロセッサに対し
て割り込みを起こす方式では、マイクロプロセッサが先
行制御を行なっている場合、読み込んだ命令コ↓ドが処
理されていないにもかかわらず、デバッグプログラムに
処理が移ってしまうので、正しくデバッグをすることが
できなくなるという欠点がある。
本発明のマイクロプログラムのデバッグ方式の構戒は、
マイクロプロセッサと、マイクロプログラムを格納した
メモリとを含むシステムにおいて、あらかじめ設定して
デバッグしたいマイクロプログラムのメモリ番地を記憶
する記憶回路と、マイクロブｐセッサがマイクロプログ
ラムを格納したメモリから命令コードを読み出す為に出
力するメモリ番地と、前記記憶回路に記憶されたメモリ
番地を比較する比較回路と、前記比較回路が一致を検出
すると前記マイクロプロセッサに対して前記メモリ番地
に格納されている命令コードと特定の命令コードとを置
換する命令コード置換回路とな設けることによって、前
記マイクロプロセッサが出力したメモリ番地のマイクロ
プログラムの命令コードをメモリから読み込むかわりに
、前記特定命令コード挿入回路が置換した特定命令コー
ドな読み込ませることによって、本来のマイクロプログ
ラム実行の流れの途中でデバッグ用の命令を実行させる
ようにしたことを特徴とする。
マイクロプロセッサと、マイクロプログラムを格納した
メモリとを含むシステムにおいて、あらかじめ設定して
デバッグしたいマイクロプログラムのメモリ番地を記憶
する記憶回路と、マイクロブｐセッサがマイクロプログ
ラムを格納したメモリから命令コードを読み出す為に出
力するメモリ番地と、前記記憶回路に記憶されたメモリ
番地を比較する比較回路と、前記比較回路が一致を検出
すると前記マイクロプロセッサに対して前記メモリ番地
に格納されている命令コードと特定の命令コードとを置
換する命令コード置換回路とな設けることによって、前
記マイクロプロセッサが出力したメモリ番地のマイクロ
プログラムの命令コードをメモリから読み込むかわりに
、前記特定命令コード挿入回路が置換した特定命令コー
ドな読み込ませることによって、本来のマイクロプログ
ラム実行の流れの途中でデバッグ用の命令を実行させる
ようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路ブロック図、第２図は
マイクロプログラムのメモリマップである。
マイクロプログラムのメモリマップである。
第１図のマイクロプロセッサ１は、アドレスノくス３に
読み込む第２図の命令コード１１が格納されている第１
図のメモリ２０番地を出力する。メモリ２は、アドレス
バス３から入力した番地に対する命令コード１ｌを命令
コード出力Ｊ Ｏに出力し、命令選択回路７を通りデー
タノくス８に出力される。データバス８に出力された命
令コード１１はマイクロプロセッサｌによって読み込ま
れ、実行される。
読み込む第２図の命令コード１１が格納されている第１
図のメモリ２０番地を出力する。メモリ２は、アドレス
バス３から入力した番地に対する命令コード１ｌを命令
コード出力Ｊ Ｏに出力し、命令選択回路７を通りデー
タノくス８に出力される。データバス８に出力された命
令コード１１はマイクロプロセッサｌによって読み込ま
れ、実行される。
第１図のスイッチ１４から第２図のデノ＜ッグしたい命
令１２の格納されているメモリ番地を、第１図のメモリ
番地記憶回路４に記憶させる。
令１２の格納されているメモリ番地を、第１図のメモリ
番地記憶回路４に記憶させる。
？イクロプロセッサ１がメモリ２から第２図のデバッグ
したい命令コード１２を読み込む為に、デバッグしたい
命令コードｌ２が格納されている第１図のメモリ２の番
地をアドレスバス３に出力する。第１図のメモリ番地比
較回路５はマイクロプロセッサ１が、前記アドレスバス
３に出力したメモリ番地とメモリ番地記憶回路４の出力
であるデバッグ番地９とを比較し、一致すると一致検出
信号６を出力する。命令コード選択回路７は、致検出信
号６を入力として、一致検出信号６がない場合は、メモ
リ２からの命令コード出力１０をデータバス８に出力す
るが、一致検出信号６により一致を検出すると、第１図
の特定命令コード出力回路１５の出力である第２図の特
定命令コード１３を、第１図の命令コード選択回路７を
通してデータバス８に出力し、マイク■プロセッサ１に
メモリ２からの命令コード１０のかわりに特定命令コー
ド１３を読み込ませることによって、デバッグプログラ
ムへ処理を移すことを可能とする。
したい命令コード１２を読み込む為に、デバッグしたい
命令コードｌ２が格納されている第１図のメモリ２の番
地をアドレスバス３に出力する。第１図のメモリ番地比
較回路５はマイクロプロセッサ１が、前記アドレスバス
３に出力したメモリ番地とメモリ番地記憶回路４の出力
であるデバッグ番地９とを比較し、一致すると一致検出
信号６を出力する。命令コード選択回路７は、致検出信
号６を入力として、一致検出信号６がない場合は、メモ
リ２からの命令コード出力１０をデータバス８に出力す
るが、一致検出信号６により一致を検出すると、第１図
の特定命令コード出力回路１５の出力である第２図の特
定命令コード１３を、第１図の命令コード選択回路７を
通してデータバス８に出力し、マイク■プロセッサ１に
メモリ２からの命令コード１０のかわりに特定命令コー
ド１３を読み込ませることによって、デバッグプログラ
ムへ処理を移すことを可能とする。
以上説明したように本発明は、あらかじめ設定したメモ
リ番地と、マイクロプロセッサがマイクロブμグラムを
メモリから読み込むために出力するメモリ番地が一致す
るとマイクロプロセッサに対して特定命令コードを出力
する回路を設け、マイクロプロセッサがデバッグプログ
ラムを実行することによって、システムを停止すること
なくデバッグを行なうことができるので、マイクロプロ
グラムの変更をする手間をなくすことができ、また先行
制御をするマイクロプロセッサに対しても、マイクロプ
ロセッサが処理を実行するときにデバッグプログラムに
処理が移るので、正しくデバッグができる効果がある。
リ番地と、マイクロプロセッサがマイクロブμグラムを
メモリから読み込むために出力するメモリ番地が一致す
るとマイクロプロセッサに対して特定命令コードを出力
する回路を設け、マイクロプロセッサがデバッグプログ
ラムを実行することによって、システムを停止すること
なくデバッグを行なうことができるので、マイクロプロ
グラムの変更をする手間をなくすことができ、また先行
制御をするマイクロプロセッサに対しても、マイクロプ
ロセッサが処理を実行するときにデバッグプログラムに
処理が移るので、正しくデバッグができる効果がある。
第１図は本発明の一実施例のプロレク図、第２図ハマイ
クロプログラムのメモリマップである。 １・・・・・・マイクロプ■セッサ、２・・・・・・メ
モリ、３・・・・・・アドレスバス、４・・・・・・メ
モリ番地記憶回路、５・・・・・・メモリ番地比較回路
、６・・・・・・一致信号、７・・・・・・命令コード
選択回路、８・・・・・・データバス、９・・・・・・
デバッグ番地、１０・・・・・・命令コード出力、１１
・・・・・・命令コード、１２・・・・・・デバッグし
たい命令コード、１３・・・・・・特定命令コード、１
４・・・・・・スイッチ、１５・・・・・・特定命令出
力回路。
クロプログラムのメモリマップである。 １・・・・・・マイクロプ■セッサ、２・・・・・・メ
モリ、３・・・・・・アドレスバス、４・・・・・・メ
モリ番地記憶回路、５・・・・・・メモリ番地比較回路
、６・・・・・・一致信号、７・・・・・・命令コード
選択回路、８・・・・・・データバス、９・・・・・・
デバッグ番地、１０・・・・・・命令コード出力、１１
・・・・・・命令コード、１２・・・・・・デバッグし
たい命令コード、１３・・・・・・特定命令コード、１
４・・・・・・スイッチ、１５・・・・・・特定命令出
力回路。
Claims (1)
- マイクロプロセッサと、マイクロプログラムを格納した
メモリとを含むシステムにおいて、あらかじめ設定して
デバッグしたいマイクロプログラムのメモリ番地を記憶
する記憶回路と、マイクロプロセッサがマイクロプログ
ラムを格納したメモリから命令コードを読み出す為に出
力するメモリ番地と、前記記憶回路に記憶されたメモリ
番地を比較する比較回路と、前記比較回路が一致を検出
すると前記マイクロプロセッサに対して前記メモリ番地
に格納されている命令コードと特定の命令コードとを置
換する命令コード置換回路とを設けることによって、前
記マイクロプロセッサが出力したメモリ番地のマイクロ
プログラムの命令コードをメモリから読み込むかわりに
、前記特定命令コード挿入回路が置換した特定命令コー
ドを読み込ませることによって、本来のマイクロプログ
ラム実行の流れの途中でデバッグ用の命令を実行させる
ようにしたことを特徴とするマイクロプログラムのデバ
ッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189469A JPH0353348A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラムのデバッグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189469A JPH0353348A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラムのデバッグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353348A true JPH0353348A (ja) | 1991-03-07 |
Family
ID=16241791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189469A Pending JPH0353348A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラムのデバッグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233359A (ja) * | 1992-02-20 | 1993-09-10 | Nec Corp | デバッグ装置 |
-
1989
- 1989-07-21 JP JP1189469A patent/JPH0353348A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233359A (ja) * | 1992-02-20 | 1993-09-10 | Nec Corp | デバッグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404466A (en) | Apparatus and method to set and reset a pipeline instruction execution control unit for sequential execution of an instruction interval | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| EP0447685B1 (en) | Programmable controller | |
| KR920006826A (ko) | 프로그램 가능 컨트롤러 및 그 제조방법 | |
| JPS63250702A (ja) | シ−ケンスコントロ−ラ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS6211920A (ja) | コマンドリカバリ方式 | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPH03196204A (ja) | プログラマブルコントローラ | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH0916399A (ja) | 計算機 | |
| JPS6349943A (ja) | 演算処理装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS59158449A (ja) | デバツグ装置 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH09231073A (ja) | プログラマブルコントローラ |