KR920006826A - 프로그램 가능 컨트롤러 및 그 제조방법 - Google Patents

프로그램 가능 컨트롤러 및 그 제조방법 Download PDF

Info

Publication number
KR920006826A
KR920006826A KR1019910013925A KR910013925A KR920006826A KR 920006826 A KR920006826 A KR 920006826A KR 1019910013925 A KR1019910013925 A KR 1019910013925A KR 910013925 A KR910013925 A KR 910013925A KR 920006826 A KR920006826 A KR 920006826A
Authority
KR
South Korea
Prior art keywords
cpu
input
output
synchronization
processing
Prior art date
Application number
KR1019910013925A
Other languages
English (en)
Inventor
마시끼 가미하라
Original Assignee
시기 모리야
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쯔비시덴끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920006826A publication Critical patent/KR920006826A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25482—Synchronize several sequential processes, adjust
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2621—Conveyor, transfert line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음

Description

프로그램 가능 콘트롤로 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (5)

  1. 주기적으로 주행하는 프로그램을 갖는 축적 프로그램 방식의 프로그램 가능 콘트롤러에 있어서, 오퍼레이팅 시스템 및 사용자 프로그램을 처리하는 제1 제2의 CPU(101, 102), 상기 사용자 프로그램을 저장하는 사용자 메모리(107, 108, 701), 제어 대상에 접속되는 입출력회로부의 입출력 정보를 이미지정보로서 사상하는 데이타 RAM(109, 110, 702) 및 상기 제1의 CPU(101)과, 제2의 CPU(102)의 동기수단을 포함하고, 상기 제1의 CPU의 상기 입출력회로부(113)으로의 액세스와 상기 제2의 CPU의 상기 입출력회로부의 액세스는 시분할로 실행하는 프로그램 가능 콘트롤러.
  2. 제1의 CPU가 처리하는 사용자 프로그램과 제2의 CPU가 처리하는 사용자 프로그램은 동일하고, 상기 제1, 제2의 각 CPU는 입출력회로부의 입력정보를 데이타 RAM에 일시 저장하는 입력재생단계, 상기 데이타 RAM에 저장되어 있는 이미지정보에 의해서 연산을 실행하는 연산처리단계 및 상기 연산처리 단계에서의 연산결과를 상기 입출력회로부로 출력하는 출력재생단계를 갖는 주기적 처리를 실행하고, 상기 제1의 CPU의 입력재생처리와 출력재생처리는 상기 제2의 CPU의 연산처리시에 실행되고, 상기 제2의 CPU의 입력 재생처리와 출력재생처리는 상기 제1의 CPU의 연산처리에 실행되는 입출력회로의 재어방법.
  3. 특허청구의 범위 제1항에 있어서, 상기 동기 수단은 상기 제1의 CPU에 의해 설정되는 제1의 설정값 레지스터 및 상기 제1의 설정값 레지스터의 내용과 제1의 사용자 메모리의 어드레스를 비교하는 제1의 비교수단을 갖고, 상기 제1의 비교수단에 의해 출력되는 일치신호를 제2의 CPU의 주기적처리 개시의 동기신호로 하고, 상기 제2의 CPU에 의해 설정되는 제2의 설정레지스터 및 상기 제2의 설정레지스터의 내용과 제2의 사용자 메모리의 어드레스를 비교하는 제2의 비교수단을 갖고, 상기 제2의 비교수단에서 출력되는 일치신호를 상기 제1의 CPU의 주기적 처리개시의 동기신호를 2CPU동기회로를 마련한 프로그램 가능 콘트롤러.
  4. 전원투입시에 제1의 비교수단을 이네이블로 하고, 제2의 비교수단을 디스에이블로하는 초기설정단계, 상기 제1의 비교수단의 일치신호를 제2의 CPU로의 동기신호로하는 제1의 주기적 동기단계, 제1의 CPU가 이상으로 되었을때 상기 제1의 비교수단은 디스에이블로 함과 동시에 상기 제2의 CPU에 이상을 알리는 이상시처리단계, 상기 제2의 CPU에 의해서 상기 제2의 비교수단이 이네이블로 되는 비교수단 변경처리단계 및 상기 제2의 비교수단의 일치신호를 상기 제1의 CPU로의 동기신호로하는 제2의 주기적 동기단계에 의해 처리되는 2CPU동기에 관한 제어방법.
  5. 특허청구의 범위 제1항에 있어서, 또, 상기 제1, 제2의 CPU의 이상을 검출하는 이상검출 수단, 상기 이상검출 수단에 의해 이상을 검출해서 연산처리를 정지하는 연산정지수단, 상기 연산정지수단에 의한 다른 CPU의 연산정지 상태를 검출하는 연산정지 검출수단 및 상기 연산정지 검출수단에 의해 검출된 정지상태에 있는 다른 CPU의 연산처리를 재개시키는 연산재개수단을 마련한 프로그램 가능 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910013925A 1990-09-26 1991-08-13 프로그램 가능 컨트롤러 및 그 제조방법 KR920006826A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-255985 1990-09-26
JP2255985A JPH04133102A (ja) 1990-09-26 1990-09-26 プログラマブル・コントローラ及びその制御方法

Publications (1)

Publication Number Publication Date
KR920006826A true KR920006826A (ko) 1992-04-28

Family

ID=17286308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013925A KR920006826A (ko) 1990-09-26 1991-08-13 프로그램 가능 컨트롤러 및 그 제조방법

Country Status (5)

Country Link
US (1) US5390103A (ko)
JP (1) JPH04133102A (ko)
KR (1) KR920006826A (ko)
DE (1) DE4132100C2 (ko)
GB (1) GB2248953B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247144B1 (en) * 1991-01-31 2001-06-12 Compaq Computer Corporation Method and apparatus for comparing real time operation of object code compatible processors
WO1993025945A1 (en) * 1992-06-12 1993-12-23 The Dow Chemical Company Stealth interface for process control computers
CA2137464C (en) * 1992-06-12 2001-07-03 Ronny P. De Bruijn Secure front end communications system and method for process control computers
JPH06314110A (ja) * 1993-04-28 1994-11-08 Fanuc Ltd 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式
DE4342991A1 (de) * 1993-12-16 1995-06-22 Bosch Gmbh Robert Verfahren zum Überwachen wenigstens einer sicherheitsrelevanten Funktion eines Gerätes
DE4342903A1 (de) * 1993-12-16 1995-06-22 Bosch Gmbh Robert Vorrichtung zum Überwachen wenigstens einer sicherheitsrelevanten Funktion eines Gerätes
US5862401A (en) * 1994-10-11 1999-01-19 Crown International, Inc. Programmable central intelligence controller and distributed intelligence network for analog/digital control systems
CA2200396A1 (en) * 1996-03-20 1997-09-20 Seb S.A. Force measuring apparatus with optical sensor enabling limitation of eccentricity defects, in particular for bathroom scales, and method of manufacturing apparatus of this kind
US6393585B1 (en) * 1998-12-23 2002-05-21 Scientific-Atlanta, Inc. Method and apparatus for restoring operating systems in a set-top box environment
US6654648B2 (en) * 2000-04-03 2003-11-25 Toyota Jidosha Kabushiki Kaisha Technique of monitoring abnormality in plurality of CPUs or controllers
JP3939961B2 (ja) 2001-10-31 2007-07-04 株式会社デンソー 車両用電子制御装置
US7665070B2 (en) * 2004-04-23 2010-02-16 International Business Machines Corporation Method and apparatus for a computing system using meta program representation
TW200717246A (en) * 2005-06-24 2007-05-01 Koninkl Philips Electronics Nv Self-synchronizing data streaming between address-based producer and consumer circuits
US8301870B2 (en) * 2006-07-27 2012-10-30 International Business Machines Corporation Method and apparatus for fast synchronization and out-of-order execution of instructions in a meta-program based computing system
DE102006056593A1 (de) * 2006-11-29 2008-06-05 Endress + Hauser Gmbh + Co. Kg Verfahren zum Betreiben eines Feldgerätes der Prozess- und Automatisierungstechnik und entsprechendes Feldgerät
JP6540166B2 (ja) * 2015-03-31 2019-07-10 オムロン株式会社 制御装置
JP7073285B2 (ja) * 2019-01-09 2022-05-23 ルネサスエレクトロニクス株式会社 動作検証プログラム、動作同期方法及び異常検出装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513409A1 (fr) * 1981-09-22 1983-03-25 Alsthom Cgee Procede de synchronisation de deux microprocesseurs
DE3279941D1 (en) * 1981-12-09 1989-10-19 Hitachi Ltd Multi-computer system
US4466098A (en) * 1982-06-11 1984-08-14 Siemens Corporation Cross channel circuit for an electronic system having two or more redundant computers
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
DE3236302A1 (de) * 1982-09-30 1984-04-05 Siemens AG, 1000 Berlin und 8000 München Speicherprogrammierbare steuerung
DE3302929A1 (de) * 1983-01-28 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Speicherprogrammierbare steuerung
JP2886856B2 (ja) * 1986-04-09 1999-04-26 株式会社日立製作所 二重化バス接続方式
US5010476A (en) * 1986-06-20 1991-04-23 International Business Machines Corporation Time multiplexed system for tightly coupling pipelined processors to separate shared instruction and data storage units
US5142470A (en) * 1990-09-26 1992-08-25 Honeywell Inc. Method of maintaining synchronization of a free-running secondary processor

Also Published As

Publication number Publication date
US5390103A (en) 1995-02-14
GB9120526D0 (en) 1991-11-06
GB2248953B (en) 1994-08-31
GB2248953A (en) 1992-04-22
JPH04133102A (ja) 1992-05-07
DE4132100C2 (de) 1996-08-14
DE4132100A1 (de) 1992-04-09

Similar Documents

Publication Publication Date Title
KR920006826A (ko) 프로그램 가능 컨트롤러 및 그 제조방법
KR920016929A (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
US4839895A (en) Early failure detection system for multiprocessor system
JPS58192148A (ja) 演算処理装置
US4742452A (en) Computer system including address driven program interrupt system
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR900702453A (ko) 데이타 처리장치용 운영 프로그램
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
JPH01286029A (ja) マイクロプログラムのパッチ方式
US7222219B2 (en) Memory control method and memory control apparatus for pipeline processing
JPS6031643A (ja) 状態履歴記憶回路
JPH01205343A (ja) 電子計算機システムにおけるプロセスの中断再開方式
JP2988518B2 (ja) マルチプロセッサ制御方式
KR910010317A (ko) Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법
JPS5854418A (ja) 割込み処理方式
KR900007296B1 (ko) 차재용 마이크로콤퓨터 응용 제어장치
JPH0573296A (ja) マイクロコンピユータ
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPH01286028A (ja) マイクロプログラムのパッチ方式
JPH0371234A (ja) 状態変化検出装置
KR930004861A (ko) 정보처리 시스템
JPH0353348A (ja) マイクロプログラムのデバッグ方式
JPS6175436A (ja) マイクロプログラム制御装置
JPH02310729A (ja) 情報処理装置の処理モード変更制御方式
JPS5829048A (ja) プログラマブルコントロ−ラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application