KR910010317A - Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 - Google Patents

Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 Download PDF

Info

Publication number
KR910010317A
KR910010317A KR1019900013969A KR900013969A KR910010317A KR 910010317 A KR910010317 A KR 910010317A KR 1019900013969 A KR1019900013969 A KR 1019900013969A KR 900013969 A KR900013969 A KR 900013969A KR 910010317 A KR910010317 A KR 910010317A
Authority
KR
South Korea
Prior art keywords
operation mode
cpu
processing program
reset control
reset
Prior art date
Application number
KR1019900013969A
Other languages
English (en)
Other versions
KR930002327B1 (ko
Inventor
마코토 아라이
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910010317A publication Critical patent/KR910010317A/ko
Application granted granted Critical
Publication of KR930002327B1 publication Critical patent/KR930002327B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Retry When Errors Occur (AREA)
  • Stored Programmes (AREA)

Abstract

내용 없음.

Description

CPU의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 리쥼 제어시스템 및 방법이 적용되는 퍼스널 컴퓨터의 블록도.
제2도는 본 발명의 리쥼 제어시스템 및 방법에 있어서의 리쥼 처리의 개요를 개념적으로 나타낸 도면.
제3도는 본 발명의 리쥼 제어시스템 및 방법에 있어서의 NMI처리를 나타낸 플로우 챠트.

Claims (10)

  1. 제1동작모드와 제2동작모드로 동작 가능한 CPU를 구비하고, 전원이상에 응답하여 CPU의 동작상태를 나타내는 시스템 정보를 세이브 하는 처리와, 전원 정상화에 응답하여 상기 세이브 한 시스템 정보를 재저장하는 처리로 이루어진 리쥼 처리 프로그램을 실행하는 퍼스널 컴퓨터에서의 상기 리쥼처리 프로그램은 상기 제1 및 제2어느 하나의 동작 모드로 실행 가능한 상기 리쥼 제어방법에 있어서, 상기 전원이상에 응답하여 그때의 CPU의 동작모드를 세이브 하는 단계와, 상기 CPU를 상기 리쥼 처리 프로그램이 동작 가능한 모드로 설정되어, 세이브 처리를 하는 단계와, 전원 정상화시에 상기 재저장 처리 완료 후, 상기 전원이상에 의해 중단되었을 때의 동작모드로 설정하는 단계를 구비하는 것을 특징으로 하는 리쥼 제어방법.
  2. 제1항에 있어서, 전원의 이상을 검출하는 단계와, 전원 이상에 응답하여 NMI를 CPU에 공급하는 단계를 추가로 구비하는 것을 특징으로 하는 리쥼 제어방법.
  3. 제1항에 있어서, 상기 제1동작모드와 제2동작모드는 메모리의 어드레싱 방법이 상이한 것을 특징으로 하는 리쥼 제어방법.
  4. 제1항에 있어서, 리쥼기능을 인에이블로 할지 또는 디스에이블로 할지의 여부를 설정하는 단계와, 상기 리쥼기능이 인에이블하게 설정되었을때, 리쥼처리 프로그램을 실행하는 단계를 추가로 구비하는 것을 특징으로 하는 리쥼 제어방법.
  5. 제 1 항에 있어서, 상기 리쥼 처리프로그램은 제 1동작모드로 실행 가능하나, 제 2 동작 모드로는 실행이 불가능하며, 상기 세이브 처리단계는 상기 CPU를 제1동작 모드로 지정하는 것을 특징으로 하는 리쥼 제어방법.
  6. 제1동작모드와 제2동작모드로 동작 가능한 CPU와, 이 CPU에 전력을 공급하는 전원을 구비하고, 전원 이상에 응답하여 CPU의 동작상태를 나타내는 시스템 정보를 세이브하는 처리와, 전원 정상화시에 상기 세이브 한 시스템 정보를 재저장하는 처리로 이루어진 리슘 처리 프로그램을 실행하는 퍼스널컴퓨터에서의 상기 리쥼처리프로그램은 상기 제1 및 제2어느 하나의 동작모드로 실행 가능한 상기 리쥼 제어장치에 있어서, 상기 전원 이상에 응답하여 그때의 CPU의 동작모드를 세트하는 수단과, 상기 CPU를 상기 리쥼처리 프로그램이 동작 가능한 모드로 설정하여, 세이브 처리를 하는 수단과, 전원 정상화시에 상기 재저장 처리 완료 후, 상기 전원 이상에 의해 중단되었을때의 동작모드로 다시 설정하는 수단을 구비하는 것을 특징으로 하는 리쥼 제어장치.
  7. 제 6 항에 있어서, 전원 이상에 응답하여 NMI를 상기 CPU에 공급하는 수단을 추가로 구비하는 것을 특징으로 하는 리쥼 제어장치.
  8. 제6항에 있어서, 상기 제1동작모드와 제2동작모드는 메모리의 어드레싱 방법이 상이한 것을 특징으로 하는 리쥼 제어장치.
  9. 제6항에 있어서, 리쥼기능을 인에이블로 할지, 또는 디스에이블로 할지의 여부를 설정하는 수단과, 상기 리쥼기능이 인에이블로 설정되었을때, 리쥼처리 프로그램을 실행하는 수단을 추가로 구비하는 것을 특징으로 하는 리쥼 제어장치.
  10. 제6항에 있어서, 상기 리쥼 처리프로그램은 제1동작모드로 실행가능하나 제2동작모드로는 실행이 불가능하며, 상기 설정 수단은 상기 CPU를 제1동작모드로 설정하는 수단을 갖는 것을 특징으로 하는 리쥼 제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900013969A 1989-11-30 1990-09-05 Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 KR930002327B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-309124 1989-11-30
JP1309124A JP2644348B2 (ja) 1989-11-30 1989-11-30 コンピュータシステム
JP309124 1989-11-30

Publications (2)

Publication Number Publication Date
KR910010317A true KR910010317A (ko) 1991-06-29
KR930002327B1 KR930002327B1 (ko) 1993-03-29

Family

ID=17989181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013969A KR930002327B1 (ko) 1989-11-30 1990-09-05 Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법

Country Status (4)

Country Link
EP (1) EP0429781B1 (ko)
JP (1) JP2644348B2 (ko)
KR (1) KR930002327B1 (ko)
DE (1) DE69027742T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355490A (en) * 1991-06-14 1994-10-11 Toshiba America Information Systems, Inc. System and method for saving the state for advanced microprocessor operating modes
DE69228340T2 (de) * 1991-07-16 1999-08-26 Canon K.K. Elektronisches Gerät mit Wiederholungsfunktion
DE4309532C2 (de) * 1992-03-25 1996-10-31 Intel Corp Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem
JP5284401B2 (ja) * 2011-03-24 2013-09-11 株式会社東芝 動作切替装置およびプログラム
CN111984338B (zh) * 2020-07-27 2021-11-09 未来穿戴技术有限公司 模式收藏方法、装置、移动终端及计算机可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779187A (en) * 1985-04-10 1988-10-18 Microsoft Corporation Method and operating system for executing programs in a multi-mode microprocessor
JPS62169218A (ja) * 1986-01-17 1987-07-25 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 情報処理システムのアプリケ−シヨン中断再開装置
US4763333A (en) * 1986-08-08 1988-08-09 Universal Vectors Corporation Work-saving system for preventing loss in a computer due to power interruption

Also Published As

Publication number Publication date
DE69027742T2 (de) 1996-11-28
DE69027742D1 (de) 1996-08-14
JPH03171217A (ja) 1991-07-24
EP0429781A3 (en) 1992-05-20
EP0429781A2 (en) 1991-06-05
KR930002327B1 (ko) 1993-03-29
JP2644348B2 (ja) 1997-08-25
EP0429781B1 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
JP2696511B2 (ja) パワーダウンモードからの復帰方式
FR2722017B1 (fr) Systeme multiprocesseur
KR970059886A (ko) 중앙 처리 장치의 작동 특성에 따라서 컴퓨터의 작동을 제어하는 방법 및 시스템
KR970029082A (ko) 네트워크 하이버네이션 시스템 및 그 제어 방법
KR950033777A (ko) 컴퓨터 시스템에서 전력 소모를 감소시키기 위한 방법 및 장치
KR890702137A (ko) 펜디드 버스에서의 인터럽트 수행노드
JPH0458047B2 (ko)
KR950003999A (ko) 정보 처리 시스템
US4849919A (en) System wake up circuit for computer
KR910010317A (ko) Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
JP2967219B2 (ja) ディジタル・コンピュータの外部電源瞬断対処装置
KR100294852B1 (ko) 데이터의손상없이전원을오프하는컴퓨터및방법
JP2702972B2 (ja) メモリ初期設定方式
JPS59112494A (ja) メモリテスト方式
JPH0635757A (ja) Ｃｐｕの異常検出装置
JPS60258623A (ja) マイクロコンピユ−タ
JPS62209627A (ja) デ−タ処理装置
JPS57105049A (en) Fault processing method of data processing device
JPS57117195A (en) Computer device
JPS57212697A (en) Information processor
JPS6428730A (en) Fault detection system
KR970064288A (ko) 전전자교환시스템에서 보조기억장치의 에러 검출 방법
JPH02101540A (ja) Ｃｐｕの暴走検知方式
JPH0298742A (ja) 割み込み処理制御方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100222

Year of fee payment: 18

EXPY Expiration of term