JP2702972B2 - メモリ初期設定方式 - Google Patents
メモリ初期設定方式Info
- Publication number
- JP2702972B2 JP2702972B2 JP63166765A JP16676588A JP2702972B2 JP 2702972 B2 JP2702972 B2 JP 2702972B2 JP 63166765 A JP63166765 A JP 63166765A JP 16676588 A JP16676588 A JP 16676588A JP 2702972 B2 JP2702972 B2 JP 2702972B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- area
- memory
- processor
- memory initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサシステムのメモリ初期設定方式に
係り、特に、マイクロプロセッサの故障情報をメモリに
退避させる場合には好適なメモリ初期設定方式に関す
る。
係り、特に、マイクロプロセッサの故障情報をメモリに
退避させる場合には好適なメモリ初期設定方式に関す
る。
従来のプロセッサシステムでは、神崎康弘著「マイコ
ン設計トレーニング」（CQ出版）昭和58年５月20日発行
第156〜157頁に記載されている様に、プロセッサがシス
テムリセート割り込みを受けると、リードオンメモリ
（以下ROMという）に内蔵されているメモリ初期設定プ
ログラムを逐次解釈実行してランダムアクセスメモリ
（以下RAMという）のメモリエリア全域をイニシャライ
ズするようになっている。
ン設計トレーニング」（CQ出版）昭和58年５月20日発行
第156〜157頁に記載されている様に、プロセッサがシス
テムリセート割り込みを受けると、リードオンメモリ
（以下ROMという）に内蔵されているメモリ初期設定プ
ログラムを逐次解釈実行してランダムアクセスメモリ
（以下RAMという）のメモリエリア全域をイニシャライ
ズするようになっている。
上記従来技術の様に、プロセッサがシステムリセット
割り込みを受けたときRAM全域をイニシャライズしてし
まうと、システムリセット割り込み前後でRAMにプロセ
ッサの故障情報を退避させるシステムではこの退避され
た故障情報もシステムリセットによりクリアされてしま
うという問題がある。
割り込みを受けたときRAM全域をイニシャライズしてし
まうと、システムリセット割り込み前後でRAMにプロセ
ッサの故障情報を退避させるシステムではこの退避され
た故障情報もシステムリセットによりクリアされてしま
うという問題がある。
この問題に対する解決策として、情報を保存したいメ
モリエリアについてはシステムリセット割り込み時にも
メモリのイニシャライズを省略する方法が考えられる
が、この場合、メモリパリティビットの再設定も同時に
省略されるため、該当エリアを読み出すとメモリパリテ
ィエラーが発生して保存情報を読み出すことができなく
なってしまうという別の問題が生じてしまう。
モリエリアについてはシステムリセット割り込み時にも
メモリのイニシャライズを省略する方法が考えられる
が、この場合、メモリパリティビットの再設定も同時に
省略されるため、該当エリアを読み出すとメモリパリテ
ィエラーが発生して保存情報を読み出すことができなく
なってしまうという別の問題が生じてしまう。
本発明の目的は、システムリセット割り込み前後でメ
モリに保存された情報を読み出すことができるメモリ初
期設定方式を提供することにある。
モリに保存された情報を読み出すことができるメモリ初
期設定方式を提供することにある。
上記目的は、RAMのアドレス空間を一般エリアと特定
の保存エリアとに分け、システムリセット割り込み時に
RAM全域を空読みしてパリティビットの正常性のチェッ
クを行ない、パリティビットの異常がない場合は前記一
般エリアのみ初期設定し、パリティビットに異常がある
場合には前記一般エリアと保存エリアを共に初期設定す
ることで、達成される。
の保存エリアとに分け、システムリセット割り込み時に
RAM全域を空読みしてパリティビットの正常性のチェッ
クを行ない、パリティビットの異常がない場合は前記一
般エリアのみ初期設定し、パリティビットに異常がある
場合には前記一般エリアと保存エリアを共に初期設定す
ることで、達成される。
RAM全域の空読みし、この空読み中にパリティ異常を
検出しなければ、特定の保存エリアは電源投入時を除き
イニシャルライズされないので、この保存エリアに退避
しておいた情報を読み出すことができる。
検出しなければ、特定の保存エリアは電源投入時を除き
イニシャルライズされないので、この保存エリアに退避
しておいた情報を読み出すことができる。
以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明の一実施例に係るメモリ初期設定方
式を適用したプロセッサシステムの構成図である。この
プロセッサシステムは、マイクロプロセッサ（MPU）１
と、RAM2と、ROM3と、ウォッチドッグタイマ（WDT）４
と、入出力コントローラ（IOC）５と、入出力デバイス
（10）６から構成され、これらはプロセッサバスにより
相互に接続されている。RAM2はパリティチェック回路21
を備え、ROM3にはメモリ初期設定プログラム31その他の
プログラムが格納されており、入出力コントローラ５に
は故障検出回路51が設けられている。
式を適用したプロセッサシステムの構成図である。この
プロセッサシステムは、マイクロプロセッサ（MPU）１
と、RAM2と、ROM3と、ウォッチドッグタイマ（WDT）４
と、入出力コントローラ（IOC）５と、入出力デバイス
（10）６から構成され、これらはプロセッサバスにより
相互に接続されている。RAM2はパリティチェック回路21
を備え、ROM3にはメモリ初期設定プログラム31その他の
プログラムが格納されており、入出力コントローラ５に
は故障検出回路51が設けられている。
第２図は、本実施例のアドレスマップである。アドレ
ス空間は、ROM3とRAM2に分割されており、ROM3はプログ
ラムエリア７から、RAM2は一般エリア８及び保存エリア
９に分けられている。プログラムエリア７にはメモリ初
期設定プログラム31等のプログラム及び固定値データを
格納しておく。また、一般エリア８はプログラムの作業
域であり、保存エリア９はプロセッサの故障情報等を退
避させるために使用する。
ス空間は、ROM3とRAM2に分割されており、ROM3はプログ
ラムエリア７から、RAM2は一般エリア８及び保存エリア
９に分けられている。プログラムエリア７にはメモリ初
期設定プログラム31等のプログラム及び固定値データを
格納しておく。また、一般エリア８はプログラムの作業
域であり、保存エリア９はプロセッサの故障情報等を退
避させるために使用する。
次に、第１図に示すプロセッサシステムにおけるメモ
リ初期設定方式について説明する。
リ初期設定方式について説明する。
マイクロプロセッサ１は、ROM3に格納されているプロ
グラムを逐次解釈実行し、入出力コントローラ５を制御
する。この入出力動作実行中に故障検出回路51が故障を
検出すると、該故障検出回路51はマイクロプロセッサ１
に対して入出力障害割り込みを発生する。マイクロプロ
セッサ１はこの割り込みを受け付けると、障害検出回路
51から詳細な故障情報を読み出し、これをRAM2の保存エ
リア９に退避させ、その後にプロセッサ動作を停止させ
る。
グラムを逐次解釈実行し、入出力コントローラ５を制御
する。この入出力動作実行中に故障検出回路51が故障を
検出すると、該故障検出回路51はマイクロプロセッサ１
に対して入出力障害割り込みを発生する。マイクロプロ
セッサ１はこの割り込みを受け付けると、障害検出回路
51から詳細な故障情報を読み出し、これをRAM2の保存エ
リア９に退避させ、その後にプロセッサ動作を停止させ
る。
ウォッチドッグタイマ４は、一定時間毎にマイクロプ
ロセッサ１からのリセットオーダを受け付けないとオー
バーフローするカウンタを備えており、マイクロプロセ
ッサ１が動作停止すると、このカウンタがオーバーフロ
ーする。これにより、ウォッチドッグタイマ４はマイク
ロプロセッサ１に対しシステムリセット割り込みを要求
する。マイクロプロセッサ１はこのシステムリセット割
り込みを受け付けると、ROM3に内蔵されるメモリ初期設
定プログラム31を起動し、RAM2の初期設定を行なう。
ロセッサ１からのリセットオーダを受け付けないとオー
バーフローするカウンタを備えており、マイクロプロセ
ッサ１が動作停止すると、このカウンタがオーバーフロ
ーする。これにより、ウォッチドッグタイマ４はマイク
ロプロセッサ１に対しシステムリセット割り込みを要求
する。マイクロプロセッサ１はこのシステムリセット割
り込みを受け付けると、ROM3に内蔵されるメモリ初期設
定プログラム31を起動し、RAM2の初期設定を行なう。
この初期設定を行なう場合、先ず、RAM2の全域をアド
レスの若い順に空読みする。そして、この空読み中にマ
イクロプロセッサ１がパリティチェック回路21からメモ
リパリティエラー割り込みを受け付けると、RAM2の一般
エリア８及び保存エリア９を全て“0"クリアする。メモ
リ空読み中にメモリパリティエラー割り込みが発生しな
ければ、一般エリア８のみを“0"クリアし、保存エリア
９内の内容はそのまま保存する。
レスの若い順に空読みする。そして、この空読み中にマ
イクロプロセッサ１がパリティチェック回路21からメモ
リパリティエラー割り込みを受け付けると、RAM2の一般
エリア８及び保存エリア９を全て“0"クリアする。メモ
リ空読み中にメモリパリティエラー割り込みが発生しな
ければ、一般エリア８のみを“0"クリアし、保存エリア
９内の内容はそのまま保存する。
上述したメモリ初期設定終了後は、通常の運転状態へ
移行し、RAM2の保存エリア９に退避されていた故障情報
は入出力コントローラ５を介して入出力デバイス６に出
力される。
移行し、RAM2の保存エリア９に退避されていた故障情報
は入出力コントローラ５を介して入出力デバイス６に出
力される。
このように、本実施例によれば、電源断を除くシステ
ムリセット割り込みが発生しても、故障情報等の重要デ
ータの保存が可能となる。
ムリセット割り込みが発生しても、故障情報等の重要デ
ータの保存が可能となる。
本発明によれば、電源断を除くシステムリセット割り
込みが発生しても重要データの保存ができるので、シス
テムリセットを伴う重大故障が発生した場合でも故障情
報を収集することができ、故障の原因究明が容易にな
る。
込みが発生しても重要データの保存ができるので、シス
テムリセットを伴う重大故障が発生した場合でも故障情
報を収集することができ、故障の原因究明が容易にな
る。
第１図は本発明の一実施例に係るメモリ初期設定方式を
適用したプロセッサシステムの構成図、第２図は第１図
に示すプロセッサシステムのアドレスマップ説明図であ
る。 １……マイクロプロセッサ、 ２……RAM、３……ROM、 ４……ウォッチドッグタイマ、 ５……入出力コントローラ、 ６……入出力デバイス、７……プログラムエリア、 ８……一般エリア、９……保存エリア、 21……パリティチェック回路、 31……メモリ初期設定プログラム、 51……故障検出回路。
適用したプロセッサシステムの構成図、第２図は第１図
に示すプロセッサシステムのアドレスマップ説明図であ
る。 １……マイクロプロセッサ、 ２……RAM、３……ROM、 ４……ウォッチドッグタイマ、 ５……入出力コントローラ、 ６……入出力デバイス、７……プログラムエリア、 ８……一般エリア、９……保存エリア、 21……パリティチェック回路、 31……メモリ初期設定プログラム、 51……故障検出回路。
フロントページの続き (72)発明者 前田 斉 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 中山 敏 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭60−31665（ＪＰ，Ａ)
Claims (1)
- 【請求項１】プロセッサとパリティチェック回路を有す
るRAMとを備えるプロセッサシステムにおいて、RAMのア
ドレス空間を一般エリアと特定の保存エリアとに分け、
システムリセット割り込み時にRAM全域を空読みしてパ
リティビットの正常性のチェックを行ない、パリティビ
ットの異常がない場合は前記一般エリアのみ初期設定
し、パリティビットに異常がある場合には前記一般エリ
アと保存エリアを共に初期設定することを特徴とするメ
モリ初期設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166765A JP2702972B2 (ja) | 1988-07-06 | 1988-07-06 | メモリ初期設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166765A JP2702972B2 (ja) | 1988-07-06 | 1988-07-06 | メモリ初期設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217556A JPH0217556A (ja) | 1990-01-22 |
| JP2702972B2 true JP2702972B2 (ja) | 1998-01-26 |
Family
ID=15837289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166765A Expired - Lifetime JP2702972B2 (ja) | 1988-07-06 | 1988-07-06 | メモリ初期設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7797586B2 (en) | 2005-11-18 | 2010-09-14 | Kyocera Mita Corp. | Image forming apparatus with memory properly error-checked |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031665A (ja) * | 1983-07-29 | 1985-02-18 | Mitsubishi Electric Corp | メモリのバツクアツプ方式 |
-
1988
- 1988-07-06 JP JP63166765A patent/JP2702972B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217556A (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708427B2 (ja) | マイクロプロセツサ | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| US7246257B2 (en) | Computer system and memory control method thereof | |
| JP2702972B2 (ja) | メモリ初期設定方式 | |
| JP3141787B2 (ja) | マイクロコンピュータ | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| KR910010317A (ko) | Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP3076155B2 (ja) | マルチプロセッサシステムの初期設定方式 | |
| JPH01160547U (ja) | ||
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JP2705401B2 (ja) | マルチプロセッサ制御方法 | |
| JP2003248594A (ja) | データ誤りチェックシステム | |
| JP3402414B2 (ja) | ウォッチドッグタイマ回路 | |
| JPS6014345A (ja) | プログラムの暴走保護方式 | |
| JPH03220649A (ja) | パリティチェック回路 | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPS60254258A (ja) | 読み出し専用メモリデ−タの破壊検知方法 | |
| JPS60258623A (ja) | マイクロコンピユ−タ | |
| JPS60220448A (ja) | マルチｃｐｕシステムの相互チエツク方法 | |
| JPS60230242A (ja) | リセツト要因判別方式 | |
| JPS6223896B2 (ja) |