JPS60258623A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、電源電圧の低下状態において、それまでの
演算進行状態を効果的に保護して作動保証がされるよう
にするマイクロコンピュータに関する。

［発明の背景技術］ マイクロコンピュータは、例えば自動車用エンジンの制
御システム、その仙台種機器の自動制御手段等に多く使
用されている。このようにして使用されるマイクロコン
ピュータにあっては、制御対象となる機器の動作状態に
対応して各種データの収集、演算動作が実行されている
もので、このような収集データ、演算データ等は内部記
憶手段に対して確実に記憶設定され、保証される状態に
あることが要求される。

このようなマイクロコンピュータを正常に動作させるた
めには、このマイクロコンピュータの電源電圧が正常に
設定されていることが必要であり、このため電源回路の
改良が種々工夫されている。

しかし、実際には電源電圧が大きく低下する状態が生ず
ることは避けられないものであり、このように電源電圧
が低下した状態となった時には、誤った演算動作が実行
されることを防止するため、この電圧低下状態を検出し
てマイクロコンピュータをＩＩＪＩＩｌする必要がある
。

例えば、正常に演算動作が実行されないような電圧の低
下状態が生じた場合には、これを検出することによって
リセット回路を動作させ、マイクロコンピュータの実行
状態を初期状態に戻すように制御するものである。そし
て、電圧が正常状態に復帰した時に、このマイクロコン
ピュータを再スタートさせるようにして、作動状態を保
証するようにしている。

しかしながら、このようにリセット制御を実行すると、
それまでのマイクロコンピュータの状態が破壊されてし
まうものであり、全ての演算制御動作を初期状態からス
タートしなければならない。

［発明の目的］ この発明は上記のような点に鑑みなされたもので、例え
ば電源電圧がある程度の範囲まで低下する状態にあって
は、特にそれまでの状態を破壊するようなリセット制御
が実行されることなり、電源電圧が復帰した状態から再
び演稗処理動作が継続実行されるような制御状態とされ
、例えばエンジン制御システム等を効果的に作動制御で
きるようにするマイクロコンピュータを提供しようとす
るものである。

［発明の概要］ すなわち、この発明に係るマイクロコンピュータにあっ
ては、プログラムカウンタをプリセット不可能な状態に
設定すると共に、このカウンタでアドレス制御されるプ
ログラムメモリをループ制御構造とするものであり、ま
た電源電圧が正常動作状態の実行が困難であり、また内
部記憶データの保持動作等がまだ保証できる範囲の電圧
状態に低下する状態を検出する低電圧検出回路を設け、
この検出回路の検出信号によって内部記憶手段の内容を
変更しないノーオベレーテインク命令を実行させるよう
にするものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示すもので、このマイクロコンピュ
ータにあってはアドレスバス１１、データバス１２およ
びコントロールバス１３が設定されている。そして、上
記アドレスバス１１に対しては、プログラムカウンタ１
４の計数値に対応するアドレスデータが結合されている
。

このプログラムカウンタ１４は、図では示されないクロ
ック発生回路から発生されるクロック信号によって計数
駆動されるもので、プリセット動作されることなく上記
クロック信号を計数しているものである。すなわち、こ
のプログラムカウンタ１４はプリセット不可能な状態に
設定されているものである。

また、このプログラムカウンタ１４はプログラムメモリ
１５に対してアドレスデータを結合するもので、このプ
ログラムメモリ１５は上記アドレスデータに対応した番
地のプログラムデータを読み出して、アドレスバス１１
およびインストラクションデコーダ１６に対して供給す
る。

ここで、上記プログラムメモリ１５は、第２図に示すよ
うに構成されている。すなわち、このプログラムメモリ
１５にあっては、０番地から最終番地まての各番地に対
応してそれぞれ例えば１ワードのプログラムデータが格
納設定されているもので、プログラムカウンタ１４の計
数値に対応してＯ番地からそこに格納されているプログ
ラムデータに対応する命令を実行して、最終番地までそ
れぞれの番地に格納されている命令を実行する。そして
、この最終番地の命令が実行された後は再びＯ番地に戻
るもので、命令が繰返し実行されるようにするメインル
ープのみで全てを制、御するループ制御構造とされてい
るものである。

上記データバス１２に対しては、算術演算等を実行する
演算ユニット１７、さらにＲＡＭ等で構成されるデータ
メモリ１８が接続設定されているもので、上記ユニット
１７に対しては上記インストラクションデコーダ１６か
らプログラムメモリ１５より読み出されるプログラムデ
ータに対応した演算命令が結合されている。この演算ユ
ニット・１７に対しては内部レジスタ１９が設けられる
もので、この内部レジスタ１９を組合わせ利用し、上記
データメモリ１８とデータを交換してプログラムデータ
に対応する演算動作が実行される。そして、この演算ユ
ニツ１−１７で実行された演算結果は、データバス１２
に対して送り出され、データメモリ１８に対して書込み
記憶されるものであり、またデータバス１２に対して接
続設定される入出力ポート２０から出力されるようにな
る。

この入出力ボート２０に対しては、アドレスバス１１お
よびコントロールバス１３からの命令が与えられている
もので、この制御命令に対応して各種計測データ、指令
データ等を入力して必要に応じて上記データメモリ１８
に対して格納し、またこのデータメモリ２８に格納され
ているデータを出力するものである。

このように構成されるマイクロコンピュータにあっては
、さらに低電圧検出回路２１を備える。この低電圧検出
回路２１に対しては、電源電圧Ｖｄｄが結合されている
もので、この電圧１ｄを監視してその電圧がある特定電
圧より低下する状態となった状態で、上記インストラク
ションデコーダ１Ｇに対してノーオペレーティング命令
を供給するものである。

この低電圧検出回路２１にあっては、例えば電源電圧Ｖ
ｄｄとこの電圧より低い第１の電圧とを比較する第１の
電圧比較手段、さらにこの第１の電圧より低い第２の電
圧と上記電源電圧Ｖｄｄとを比較する第２の比較電圧比
較手段を備えている。

ここで、上記第１の電圧はこのマイクロコンピュータの
正常演算動作が保証されない状態となる電圧、例えば通
常のマイクロコンピュータにあっては３．５ボルト程度
に設定されるものであり、また第２の電圧はデータメモ
リ１８、内部レジスタ１９のデータ保持状態、さらに演
算ユニット１７、プログラムカウ、ンタ１４の正規作動
が保証されないような状態となる低い電圧例えば１．８
ボルトに設定される。すなわち、この第１および第２の
電圧は、第３図にＡおよびＢで示すレベル状態に設定さ
れるもので、上記低電圧検出回路２１にあっては、電源
電圧Ｖｄｄが電圧Ａより低下した状態で、インストラク
ションデコーダ１６に対して、データメモリ１８および
内部レジスタ１９等の内部記憶手段の内容を変更しない
ノーオペレーティング命令を与え固定して、この命令を
実行させるようにする。

したがって、電源電圧Ｖｄｄが低下した状態となった場
合にあっては、データメモリ１８の内容が破壊されるこ
となく保護されるものであり、Ｎ源電圧Ｖｄｄが上記Ａ
のレベルより１衝する状態に復帰したときには、そのと
き読み出されるプログラムメモリ１５の内容を実行する
ようになる。この場合、プログラムメモリ１５はループ
制御構造であるため、電源電圧が復帰した時点から１ル
ープ内で正規状態に戻り、電圧効果にょる外乱の影響を
小さく押えるようになるものである。

また、電源電圧Ｖｄｄがさらに大きく低下してＢより低
い状態となった場合には、これでは内部データの保持、
および演算動作の正規作動状態が保証されないものであ
るため、マイクロコンピュータのリセット動作を実行さ
せるようにする。

すなわち、第３図で電圧ＡおよびＢで挟まれた斜線で示
す範囲で、ノーオペレーティング命令が実行されるよう
になるものでおる。

［発明の効果］ 以上のようにこの発明によれば、外乱等によって電源電
圧が低下する状態が発生しても、このマイクロコンピュ
ータにあってはノーオペレーティング状態に設定される
ものであり、内部記憶手段に対して格納されているデー
タを破壊することなく、この電圧低下状態に対して対処
することができる。したがって、外乱によって電源電圧
の変動が生じた場合でも、これまでの演算制御状態が電
源電圧の復帰状態から継続されるようになるものであり
、マイクロコンピュータを利用した制御装置の制御動作
の安定性、信頼性の向上に大きな効果を発揮するもので
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロコンピュー
タを説明するための構成図、第２図は上記マイクロコン
ピュータに使用されているプログラムメモリの構造を説
明する図、第３図は同じく上記マイクロコンピュータを
構成する低電圧検出回路で検出されるノーオペレーティ
ング電圧の状態を説明する図である。 １１・・・アドレスバス、１２・・・データバス、１３
・・・コントロールバス、１４・・・プログラムカウン
タ、１５・・・プログラムメモリ、１６・・・インスト
ラクションデコーダ、１７・・・演算ユニット、１８・
・・データメモリ、１９・・・内部レジスタ、２１・・
・低電圧検出回路。 出願人代理人　弁理士　鈴江武彦 舟１図 第２図　第３図

Claims (1)

【特許請求の範囲】
1. プリセット不可能な制御状態に設定されるプログラムカ
   ウンタと、このプログラムカウンタの計数値に対応して
   アドレス制御されるメインループのみで制御するループ
   制御構造のプログラムメモリと、電源電圧を監視してそ
   の電圧が正常動作に不適格であり且つデータ保持さらに
   演舞動作が保証される範囲のノーオペレーティング電圧
   レベルを検出する低電圧検出回路とを具備し、この低電
   圧検出回路のノーオペレーティング電圧検出状態で、内
   部記憶手段の内容を変更しない制御を実行させるように
   したことを特徴とするマイクロコンピュータ。