JPH039487B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、電源電圧の低下状態において、そ
れまでの演算進行状態を効果的に保護して作動保
証がされるようにするマイクロコンピユータに関
する。

〔発明の背景技術〕

マイクロコンピユータは、例えば自動車用エン
ジンの制御システム、その他各種機器の自動制御
手段等に多く使用されている。このようにして使
用されるマイクロコンピユータにあつては、制御
対象となる機器の動作状態に対応して各種データ
の収集、演算動作が実行されているもので、この
ような収集データ、演算データ等は内部記憶手段
に対して確実に記憶設定され、保証される状態に
あることが要求される。

このようなマイクロコンピユータを正常に動作
させるためには、このマイクロコンピユータの電
源電圧が正常に設定されていることが必要であ
り、このため電源回路の改良が種々工夫されてい
る。しかし、実際には電源電圧が大きく低下する
状態が生ずることが避けられないものであり、こ
のように電源電圧が低下した状態となつた時に
は、誤つた演算動作がが実行されることを防止す
るため、この電圧低下状態を検出してマイクロコ
ンピユータを制御する必要がある。

例えば、正常に演算動作が実行されないような
電圧の低下状態が生じた場合には、これを検出す
ることによつてリセツト回路を動作させ、マイク
ロコンピユータの実行状態を初期状態に戻すよう
に制御するものである。そして、電圧が正常状態
に復帰した時に、このマイクロコンピユータを再
スタートさせるようにして、作動状態を保証する
ようにしている。

しかしながら、このようなリセツト制御を実行
すると、それまでのマイクロコンピユータの状態
が破壊されてしまうものであり、全ての演算制御
動作を初期状態からスタートしなければならな
い。

〔発明の目的〕

この発明は上記のような点に鑑みなされたもの
で、例えば電源電圧がある程度の範囲まで低下す
る状態にあつては、特にそれまでの状態を破壊す
るようなリセツト制御が実行されることなく、電
源電圧が復帰した状態から再び演算処理動作が継
続実行されるような制御状態とされ、例えばエン
ジン制御システム等を効果的に作動制御できるよ
うにするマイクロコンピユータを提供しようとす
るものである。

〔発明の概要〕

すなわち、この発明に係るマイクロコンピユー
タにあつては、プログラムカウンタをプリセツト
不可能な状態に設定すると共に、このカウンタで
アドレス制御されるプログラムメモリをループ制
御構造とするものであり、また電源電圧が正常動
作状態の実行が困難であり、また内部記憶データ
の保持動作等がまだ保証できる範囲の電圧状態に
低下する状態を検出する低電圧検出回路を設け、
この検出回路の検出信号によつて内部記憶手段の
内容を変更しないノーオペレーテイング命令を実
行させるようにするものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を説
明する。第１図はその構成を示すもので、このマ
イクロコンピユータにあつてはアドレスバス１
１、データバス１２およびコントロールバス１３
が設定されている。そして、上記アドレスバス１
１に対しては、プログラムカウンタ１４の計数値
に対応するアドレスデータが結合されている。

このプログラムカウンタ１４は、図では示され
ないクロツク発生回路から発生されるクロツク信
号によつて計数駆動されるもので、プリセツト動
作されることなく上記クロツク信号を計数してい
るものである。すなわち、このプログラムカウン
タ１４はプリセツト不可能な状態に設定されてい
るものである。

また、このプログラムカウンタ１４はプログラ
ムメモリ１５に対してアドレスデータを結合する
もので、このプログラムメモリ１５は上記アドレ
スデータに対応した番地のプログラムデータを読
み出して、アドレスバス１１およびインストラク
シヨンデコーダ１６に対して供給する。

ここで、上記プログラムメモリ１５は、第２図
に示すように構成されている。すなわち、このプ
ログラムメモリ１５にあつては、０番地から最終
番地までの各番地に対応してそれぞれ例えば１ワ
ードのプログラムデータが格納設定されているも
ので、プログラムカウンタ１４の計数値に対応し
て０番地からそこに格納されているプログラムデ
ータに対応する命令を実行して、最終番地までの
それぞれの番地に格納されている命令を実行す
る。そして、この最終番地の命令が実行された後
は再び０番地に戻るもので、命令が繰返し実行さ
れるようにするメインループのみで全てを制御す
るループ制御構造とされているものである。

上記データバス１２に対しては、算術演算等を
実行する演算ユニツト１７、さらにRAM等で構
成されるデータメモリ１８が接続設定されている
もので、上記ユニツト１７に対しては上記インス
トラクシヨンデコーダ１６からプログラムメモリ
１５より読み出されるプログラムデータに対応し
た演算命令が結合されている。この演算ユニツト
１７に対しては内部レジスタ１９が設けられるも
ので、この内部レジスタ１９を組合わせ利用し、
上記データメモリ１８とデータを交換してプログ
ラムデータに対応する演算動作が実行される。そ
して、この演算ユニツト１７で実行された演算結
果は、データバス１２に対して送り出され、デー
タメモリ１８に対して書込み記憶されるものであ
り、またデータバス１２に対して接続設定される
入出力ポート２０から出力されるようになる。

この入出力ポート２０に対しては、アドレスバ
ス１１およびコントロールバス１３からの命令が
与えられているもので、この制御命令に対応して
各種計測データ、指令データ等を入力して必要に
応じて上記データメモリ１８に対して格納し、ま
たこのデータメモリ２８に格納されているデータ
を出力するものである。

このように構成されるマイクロコンピユータに
あつては、さらに低電圧検出回路２１を備える。
この低電圧検出回路２１に対しては、電源電圧
Vddが結合されているもので、この電圧Vddを監
視してその電圧がある特定電圧より低下する状態
となつた状態で、上記インストラクシヨンデコー
ダ１６に対してノーオペレーテイング命令を供給
するものである。

この低電圧検出回路２１にあつては、例えば電
源電圧Vddとこの電圧より低い第１の電圧とを比
較する第１の電圧比較手段、さらにこの第１の電
圧より低い第２の電圧と上記電源電圧Vddとを比
較する第２の比較電圧比較手段を備えている。

ここで、上記第１の電圧はこのマイクロコンピ
ユータの正常演算動作が保証されない状態となる
電圧、例えば通常のマイクロコンピユータにあつ
ては3.5ボルト程度に設定されるものであり、ま
た第２の電圧はデータメモリ１８、内部レジスタ
１９のデータ保持状態、さらに演算ユニツト１
７、プログラムカウンタ１４の正規作動が保証さ
れないような状態となる低い電圧例えば1.8ボル
トに設定される。すなわち、この第１および第２
の電圧は、第３図にＡおよびＢで示すレベル状態
に設定されるもので、上記低電圧検出回路２１に
あつては、電源電圧Vddが電圧Ａより低下した状
態で、インストラクシヨンデコーダ１６に対し
て、データメモリ１８および内部レジスタ１９等
の内部記憶手段の内容を変更しないノーオペレー
テイング命令を与え固定して、この命令を実行さ
せるようにする。

したがつて、電源電圧Vddが低下した状態とな
つた場合にあつては、データメモリ１８の内容が
破壊されることなく保護されるものであり、電源
電圧Vddが上記Ａのレベルより上昇する状態に復
帰したときには、そのとき読み出されるプログラ
ムメモリ１５の内容を実行するようになる。この
場合、プログラムメモリ１５はループ制御構造で
あるため、電源電圧が復帰した時点から１ループ
内で正規状態に戻り、電圧効果による外乱の影響
を小さく押えるようになるものである。

また、電源電圧Vddがさらに大きく低下してＢ
より低い状態となつた場合には、これでは内部デ
ータの保持、および演算動作の正規作動状態が保
証されないものであるため、マイクロコンピユー
タのリセツト動作を実行させるようにする。

すなわち、第３図で電圧ＡおよびＢで挾まれた
斜線で示す範囲で、ノーオペレーテイング命令が
実行されるようになるものである。

〔発明の効果〕

以上のようにこの発明によれば、外乱等によつ
て電源電圧が低下する状態が発生しても、このマ
イクロコンピユータにあつてはノーオペレーテイ
ング状態に設定されるものであり、内部記憶手段
に対して格納されているデータを破壊することな
く、この電圧低下状態に対して対処することがで
きる。したがつて、外乱によつて電源電圧の変動
が生じた場合でも、これまでの演算制御状態が電
源電圧の復帰状態から継続されるようになるもの
あり、マイクロコンピユータを利用した制御装置
の制御動作の安定性、信頼性の向上に大きな効果
を発揮するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロコ
ンピユータを説明するための構成図、第２図は上
記マイクロコンピユータに使用されているプログ
ラムメモリの構造を説明する図、第３図は同じく
上記マイクロコンピユータを構成する低電圧検出
回路で検出されるノーオペレーテイング電圧の状
態を説明する図である。 １１…アドレスバス、１２…データバス、１３
…コントロールバス、１４…プログラムカウン
タ、１５…プログラムメモリ、１６…インストラ
クシヨンデコーダ、１７…演算ユニツト、１８…
データメモリ、１９…内部レジスタ、２１…低電
圧検出回路。

Claims (1)

1. 【特許請求の範囲】 １ クロツク発生回路からのクロツク信号を計数
   するプログラムカウンタと、 先頭番地から最終番地までの各番地に対応して
   プログラムデータが格納設定されるものであり、
   前記プログラムカウンタの計数値に対応して前記
   先頭番地から最終番地までのプログラムデータが
   読み出され、最終番地に続いて先頭番地のプログ
   ラムデータの読み出しが行われるようにしたメイ
   ンループのみからなるループ制御構造のプログラ
   ムメモリと、 算術演算を行う演算ユニツトと、 前記プログラムメモリから読み出されたプログ
   ラムデータにより前記演算ユニツトの演算作動を
   行なわせるインストラクシヨンデコーダと、 前記演算ユニツトによる演算結果を記憶する記
   憶手段と、 を有するマイクロコンピユータであつて、 このマイクロコンピユータに供給される電源電
   圧を監視し、その電圧が正常動作に不適格であり
   且つ前記記憶手段の演算結果を示すデータの保持
   が保証される範囲の電圧レベルにあることを検出
   すると、前記インストラクシヨンデコーダにノー
   オペレーテイング命令を発生する低電圧検出回路
   を備え、 前記インストラクシヨンデコーダは、前記低電
   圧検出回路からのノーオペレーテイング命令を受
   けて、前記プログラムメモリからのプログラムデ
   ータによる前記演算ユニツトの演算作動を禁止
   し、前記記憶手段の記憶データをそのまま保持さ
   せ、 さらに、前記低電圧検出回路にて前記電源電圧
   が正常レベルに回復したときに前記ノーオペレー
   テイング命令の発生を解除して、前記プログラム
   メモリのループ制御により正規状態に復帰する ように構成したことを特徴とするマイクロコン
   ピユータ。