JP2782784B2 - マイクロコンピュータの制御装置 - Google Patents
マイクロコンピュータの制御装置Info
- Publication number
- JP2782784B2 JP2782784B2 JP1129880A JP12988089A JP2782784B2 JP 2782784 B2 JP2782784 B2 JP 2782784B2 JP 1129880 A JP1129880 A JP 1129880A JP 12988089 A JP12988089 A JP 12988089A JP 2782784 B2 JP2782784 B2 JP 2782784B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- microcomputer
- memory
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば車両に搭載されたバッテリ電源か
らの電力が供給された安定化電源回路により駆動され
る、車載用等のマイクロコンピュータ制御装置に関す
る。
らの電力が供給された安定化電源回路により駆動され
る、車載用等のマイクロコンピュータ制御装置に関す
る。
［従来の技術］ 例えば自動車のような車両にあっては、エンジン制御
用、走行制御用、あるいはエアコン制御用等のために、
コンピュータシステムが搭載されている。このようなコ
ンピュータにあっては、バックアップ式のリード・ライ
トメモリを備えているもので、このメモリには演算部に
おいて使用されるデータ類、さらに演算部で演算された
データ類等を記憶し、演算動作に伴ってリード・ライト
制御される。
用、走行制御用、あるいはエアコン制御用等のために、
コンピュータシステムが搭載されている。このようなコ
ンピュータにあっては、バックアップ式のリード・ライ
トメモリを備えているもので、このメモリには演算部に
おいて使用されるデータ類、さらに演算部で演算された
データ類等を記憶し、演算動作に伴ってリード・ライト
制御される。
このように車両に搭載されるコンピュータにおいて
は、この車両に搭載されたバッテリが電源として使用さ
れるものであり、このバッテリからの電源を安定化電源
回路において電圧の安定化された電源とし、この安定化
電源回路からの出力をコンピュータに電源として供給し
ている。
は、この車両に搭載されたバッテリが電源として使用さ
れるものであり、このバッテリからの電源を安定化電源
回路において電圧の安定化された電源とし、この安定化
電源回路からの出力をコンピュータに電源として供給し
ている。
しかし、車載用のバッテリにあっては、エンジンのス
タート動作時等において、出力電圧が急激に低下するも
のであり、また電源が瞬断するような状態が発生するこ
とがある。
タート動作時等において、出力電圧が急激に低下するも
のであり、また電源が瞬断するような状態が発生するこ
とがある。
このように電源電圧が瞬断するような状態なった場合
には、メモリのデータが破壊されることを防止するため
に、メモリに対して書き込み禁止信号（WI）を発生する
ようにしている。この場合、この書き込み禁止信号は、
安定化電源回路からの出力電圧値を、予め設定された電
圧値と比較し、安定化電圧が設定電圧より低下したとき
に発生されるようにする。
には、メモリのデータが破壊されることを防止するため
に、メモリに対して書き込み禁止信号（WI）を発生する
ようにしている。この場合、この書き込み禁止信号は、
安定化電源回路からの出力電圧値を、予め設定された電
圧値と比較し、安定化電圧が設定電圧より低下したとき
に発生されるようにする。
しかし、電源の瞬断等によって安定化電圧が一時的に
低下し、その後回復したような場合、マイクロコンピュ
ータを構成するCPU（中央演算処理ユニット）内部での
リセット動作が実行されることなく、メモリに対する書
き込みが許可される場合が存在する。したがって、メモ
リに対して異常な書き込みが実行され、この書き込みデ
ータによる演算が行われて、CPUが暴走する可能性が存
在するようになった。
低下し、その後回復したような場合、マイクロコンピュ
ータを構成するCPU（中央演算処理ユニット）内部での
リセット動作が実行されることなく、メモリに対する書
き込みが許可される場合が存在する。したがって、メモ
リに対して異常な書き込みが実行され、この書き込みデ
ータによる演算が行われて、CPUが暴走する可能性が存
在するようになった。
［発明が解決しようとする課題］ この発明は上記のような点に鑑みなされたもので、電
源が瞬断された後回復したような場合に、CPUに誤動作
が発生するようなことを確実に阻止することができ、例
えば自動車等の車両に搭載されたマイクロコンピュータ
の動作信頼性が確実に確保できるようにするマイクロコ
ンピュータの制御装置を提供しようとするものである。
源が瞬断された後回復したような場合に、CPUに誤動作
が発生するようなことを確実に阻止することができ、例
えば自動車等の車両に搭載されたマイクロコンピュータ
の動作信頼性が確実に確保できるようにするマイクロコ
ンピュータの制御装置を提供しようとするものである。
［課題を解決するための手段］ この発明に係るマイクロコンピュータの制御装置にあ
っては、例えば第１図で示されるように安定化電源回路
Ａを備え、この電源回路Ａからの出力によってマイクロ
コンピュータＢが駆動されるようにする。また、この安
定化電源回路Ａから得られる電源電圧が設定電圧より低
下したことを検出する電圧検出手段Ｃを設定し、この検
出手段で電源電圧の低下を検出した状態でマイクロコン
ピュータＢのメモリの書込み動作を停止制御する。そし
て、電源電圧の復帰検出手段Ｄにおいて電源電圧が前記
設定値を越えて復帰されたとき、切換え手段Ｅに指令を
与え、特定時間幅だけ遅延させてマイクロコンピュータ
Ｂにメモリ書き込み復帰指令を与えるようにする。
っては、例えば第１図で示されるように安定化電源回路
Ａを備え、この電源回路Ａからの出力によってマイクロ
コンピュータＢが駆動されるようにする。また、この安
定化電源回路Ａから得られる電源電圧が設定電圧より低
下したことを検出する電圧検出手段Ｃを設定し、この検
出手段で電源電圧の低下を検出した状態でマイクロコン
ピュータＢのメモリの書込み動作を停止制御する。そし
て、電源電圧の復帰検出手段Ｄにおいて電源電圧が前記
設定値を越えて復帰されたとき、切換え手段Ｅに指令を
与え、特定時間幅だけ遅延させてマイクロコンピュータ
Ｂにメモリ書き込み復帰指令を与えるようにする。
［作用］ このように構成されるマイクロコンピュータの制御装
置にあっては、電源が一時的にでも設定電圧より低下す
ると、メモリに対する書き込みが停止される。そして、
電源電圧が復帰した場合には、所定時間幅遅延された後
に復帰指令が与えられ、その間マイクロコンピュータＢ
のメモリがスタンバイ状態に設定されて、このメモリに
対する書き込み動作が禁止される。すなわち、電源電圧
が復帰された後、マイクロコンピュータのCPUが正常動
作状態となったことが確認される状態となるまで、メモ
リは待機状態とされ、異常値がメモリに書き込まれるこ
とを確実に阻止して、マイクロコンピュータの正常動作
を保証するようになるものである。
置にあっては、電源が一時的にでも設定電圧より低下す
ると、メモリに対する書き込みが停止される。そして、
電源電圧が復帰した場合には、所定時間幅遅延された後
に復帰指令が与えられ、その間マイクロコンピュータＢ
のメモリがスタンバイ状態に設定されて、このメモリに
対する書き込み動作が禁止される。すなわち、電源電圧
が復帰された後、マイクロコンピュータのCPUが正常動
作状態となったことが確認される状態となるまで、メモ
リは待機状態とされ、異常値がメモリに書き込まれるこ
とを確実に阻止して、マイクロコンピュータの正常動作
を保証するようになるものである。
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明す
る。第２図は例えば自動車に搭載されるマイクロコンピ
ュータ装置の回路構成を示しているもので、例えば自動
車に搭載されるエンジンを制御するために使用される。
る。第２図は例えば自動車に搭載されるマイクロコンピ
ュータ装置の回路構成を示しているもので、例えば自動
車に搭載されるエンジンを制御するために使用される。
このマイクロコンピュータ装置の電源は、自動車に搭
載されたバッテリ11が使用されるもので、このバッテリ
11からの出力は、直接の系およびキースイッチ12を介し
た系で安定化電源回路13に供給される。そして、この安
定化電源回路13においては、キースイッチ12に制御され
ないマイクロコンピュータ14を駆動するための安定化し
た電源電圧と、キースイッチ12により制御されるコンピ
ュータシステム用の安定化した電源電圧とを発生する。
載されたバッテリ11が使用されるもので、このバッテリ
11からの出力は、直接の系およびキースイッチ12を介し
た系で安定化電源回路13に供給される。そして、この安
定化電源回路13においては、キースイッチ12に制御され
ないマイクロコンピュータ14を駆動するための安定化し
た電源電圧と、キースイッチ12により制御されるコンピ
ュータシステム用の安定化した電源電圧とを発生する。
ここで、マイクロコンピュータ14は、演算動作を実行
するCPU141およびバックアップ式のリード・ライトメモ
リ142を含み構成される。そして、このメモリ142はCPU1
41からの指令によって、待機（スタンバイ）状態と動作
状態に切換えられる。
するCPU141およびバックアップ式のリード・ライトメモ
リ142を含み構成される。そして、このメモリ142はCPU1
41からの指令によって、待機（スタンバイ）状態と動作
状態に切換えられる。
安定化電源回路13からのコンピュータシステム用の出
力電圧VAは、抵抗15および16で分圧して第１の電圧VA1
を得ると共に、抵抗17および18で分圧して第２の電圧V
A2を得、この第１および第２の電圧VA1およびVA2は、そ
れぞれコンパレータ19および20において、設定電圧Vref
と比較する。
力電圧VAは、抵抗15および16で分圧して第１の電圧VA1
を得ると共に、抵抗17および18で分圧して第２の電圧V
A2を得、この第１および第２の電圧VA1およびVA2は、そ
れぞれコンパレータ19および20において、設定電圧Vref
と比較する。
すなわち、第１の電圧VA1が設定電圧Vrefより高い状
態で、コンパレータ19からハイレベルの信号V1が出力さ
れ、また第２の電圧VA2が設定電圧Vrefより高い状態
で、コンパレータ20からハイレベルの信号Vc2が出力さ
れる。
態で、コンパレータ19からハイレベルの信号V1が出力さ
れ、また第２の電圧VA2が設定電圧Vrefより高い状態
で、コンパレータ20からハイレベルの信号Vc2が出力さ
れる。
このコンパレータ19および20それぞれからの出力Vc1
およびVc2は、論理回路21に供給する。そして、この論
理回路21においては、入力Vc1およびVc2の状態に対応し
て、書き込み禁止信号▲▼あるいはリセット信号▲
▼を発生し、これらの信号をマイクロコンピュ
ータ14のCPU141に供給する。
およびVc2は、論理回路21に供給する。そして、この論
理回路21においては、入力Vc1およびVc2の状態に対応し
て、書き込み禁止信号▲▼あるいはリセット信号▲
▼を発生し、これらの信号をマイクロコンピュ
ータ14のCPU141に供給する。
このコンパレータ19および20、さらに論理回路21部
は、マイクロコンピュータ14に対するリセット回路22を
構成しているものであり、リセット信号▲▼に
よってCPU141の動作をリセット設定する。尚、信号▲
▼は、電源投入時におけるCPU141のパワーオンリ
セット信号を兼ねている。
は、マイクロコンピュータ14に対するリセット回路22を
構成しているものであり、リセット信号▲▼に
よってCPU141の動作をリセット設定する。尚、信号▲
▼は、電源投入時におけるCPU141のパワーオンリ
セット信号を兼ねている。
ここで、書き込み禁止信号▲▼の閾値電圧V
TWと、リセット信号▲▼の閾値電圧VTIとの関
係は“VTW＞VTI"である。
TWと、リセット信号▲▼の閾値電圧VTIとの関
係は“VTW＞VTI"である。
第３図は論理回路21の動作の流れを示しているもの
で、まずステップ101ではコンパレータ19の出力Vc1がハ
イレベル（Ｈ）であるか否かを判定する。このステップ
101では安定化電源電圧VAが閾値電圧VTWを越えているか
否かを判定するもので、電源電圧VAが閾値電圧VTWを越
えている状態、すなわち出力Vc1がＨレベルと判定され
たときには、ステップ102に進んで、リセット信号▲
▼がハイレベル（Ｈ）であるか否かを判定する。
ここで、電圧Vc2がローレベル（Ｌ）の状態でリセット
信号▲▼はローレベルに設定され、出力Vc2が
ローレベルからハイレベルに反転したときには、リセッ
ト信号▲▼はパワーオンリセット時間だけロー
レベル（Ｌ）を保持した後、ハイレベルとされる。
で、まずステップ101ではコンパレータ19の出力Vc1がハ
イレベル（Ｈ）であるか否かを判定する。このステップ
101では安定化電源電圧VAが閾値電圧VTWを越えているか
否かを判定するもので、電源電圧VAが閾値電圧VTWを越
えている状態、すなわち出力Vc1がＨレベルと判定され
たときには、ステップ102に進んで、リセット信号▲
▼がハイレベル（Ｈ）であるか否かを判定する。
ここで、電圧Vc2がローレベル（Ｌ）の状態でリセット
信号▲▼はローレベルに設定され、出力Vc2が
ローレベルからハイレベルに反転したときには、リセッ
ト信号▲▼はパワーオンリセット時間だけロー
レベル（Ｌ）を保持した後、ハイレベルとされる。
このステップ102でリセット信号▲▼がロー
レベルであることが確認されたならば、ステップ103に
進んで書き込み禁止信号▲▼を、即時Ｌレベルから
Ｈレベルとする。
レベルであることが確認されたならば、ステップ103に
進んで書き込み禁止信号▲▼を、即時Ｌレベルから
Ｈレベルとする。
またステップ102でリセット信号▲▼がハイ
レベルであると判定された状態、すなわちリセット信号
▲▼がハイレベルの状態で電源電圧VAが閾値電
圧VTWを超えたときには、ステップ104で特定される遅延
時間を設定する。
レベルであると判定された状態、すなわちリセット信号
▲▼がハイレベルの状態で電源電圧VAが閾値電
圧VTWを超えたときには、ステップ104で特定される遅延
時間を設定する。
この遅延時間は、ウオッチドック周期よりも長い一定
時間幅に設定されるもので、出力Vc1がハイレベルに反
転した後に、ステップ104で所定の遅延時間が設定され
たならば、ステップ103に進み、書き込み禁止信号▲
▼をハイレベルに反転させ、メモリに対する書き込み
禁止を解除する。
時間幅に設定されるもので、出力Vc1がハイレベルに反
転した後に、ステップ104で所定の遅延時間が設定され
たならば、ステップ103に進み、書き込み禁止信号▲
▼をハイレベルに反転させ、メモリに対する書き込み
禁止を解除する。
ステップ101で出力Vc1がローレベルと判定されたなら
ば、ステップ105に進んで書き込み禁止信号WIをローレ
ベルに設定し、メモリに対する書き込みが禁止設定され
るようにしている。
ば、ステップ105に進んで書き込み禁止信号WIをローレ
ベルに設定し、メモリに対する書き込みが禁止設定され
るようにしている。
すなわち、このように構成されるマイクロコンピュー
タ装置において、安定化電源回路13からの出力電圧V
Aが、バッテリ電源の瞬断等によって低下し、この電圧V
Aが書き込み禁止信号▲▼の閾値電圧VTWよりも低い
値となると、信号▲▼はＬレベルとなり、マイクロ
コンピュータ14に対して供給される電源電圧が低下した
ことを伝え、バックアップRAM等でなるメモリ142に対す
る書き込みを禁止する。
タ装置において、安定化電源回路13からの出力電圧V
Aが、バッテリ電源の瞬断等によって低下し、この電圧V
Aが書き込み禁止信号▲▼の閾値電圧VTWよりも低い
値となると、信号▲▼はＬレベルとなり、マイクロ
コンピュータ14に対して供給される電源電圧が低下した
ことを伝え、バックアップRAM等でなるメモリ142に対す
る書き込みを禁止する。
次に、安定化電源電圧VAが復帰し、この電圧VAが閾値
電圧VTWを越えたときに、リセット信号▲▼が
Ｌレベルであれば、CPU141にはリセットが掛かってい
る。したがって、メモリ142を書き込みを可能にして
も、このメモリ142に異常なデータが書き込まれること
がない。また、このときリセット信号▲▼がＨ
レベルであれば、書き込み禁止信号▲▼がウオッチ
ドック周期に一定時間加算して設定された遅延時間の経
過後に、ＬレベルからＨレベルとなる。すなわち、ウオ
ッチドック機能によりCPU141の正常動作が確認された
後、メモリ142に対する書き込みが可能とされるもの
で、このメモリ142には正常なデータが書き込まれるよ
うになる。
電圧VTWを越えたときに、リセット信号▲▼が
Ｌレベルであれば、CPU141にはリセットが掛かってい
る。したがって、メモリ142を書き込みを可能にして
も、このメモリ142に異常なデータが書き込まれること
がない。また、このときリセット信号▲▼がＨ
レベルであれば、書き込み禁止信号▲▼がウオッチ
ドック周期に一定時間加算して設定された遅延時間の経
過後に、ＬレベルからＨレベルとなる。すなわち、ウオ
ッチドック機能によりCPU141の正常動作が確認された
後、メモリ142に対する書き込みが可能とされるもの
で、このメモリ142には正常なデータが書き込まれるよ
うになる。
このように、書き込み禁止信号▲▼の立上がりに
遅延時間が設定されるものであるが、この立上がり遅延
時間が設定されない場合について考察すると、以下のよ
うになる。
遅延時間が設定されるものであるが、この立上がり遅延
時間が設定されない場合について考察すると、以下のよ
うになる。
すなわち、リセット信号▲▼がＨレベルの状
態で電源電圧VAが閾値VTWより高くなると、書き込み禁
止信号▲▼はただちにＨレベルとされる。すなわ
ち、メモリ142に対する書き込みが許可される。
態で電源電圧VAが閾値VTWより高くなると、書き込み禁
止信号▲▼はただちにＨレベルとされる。すなわ
ち、メモリ142に対する書き込みが許可される。
この場合、電源電圧の低下時にCPU142が暴走している
状態にあれば、このCPU142の演算により得られる異常な
データがメモリ142に書き込まれる。そして、システム
の誤動作を招くことになる。
状態にあれば、このCPU142の演算により得られる異常な
データがメモリ142に書き込まれる。そして、システム
の誤動作を招くことになる。
この点、実施例で示した装置においては、CPU142の正
常動作時においてのみ、メモリ142の書き込みデータの
変更が可能とされるようになるもので、充分な信頼性が
確保される。
常動作時においてのみ、メモリ142の書き込みデータの
変更が可能とされるようになるもので、充分な信頼性が
確保される。
第４図は上記実施例における電源電圧VAの変化に対応
した書き込み禁止信号▲▼およびリセット信号▲
▼の状態を示している。すなわち、リセット信号
▲▼は、電源電圧VAが閾値電圧VTIより高くな
ってから、一定のパワーオンリセット時間の経過後にＨ
レベルとされる。また、書き込み禁止信号▲▼は、
リセット信号▲▼がＨレベルである状態では、
電源電圧VAが閾値電圧VTWより高くなってから、一定の
遅延時間の経過後に、またリセット信号▲▼が
Ｌレベルである状態では即時Ｈレベルとされ、メモリ14
2に対する書き込みが許可されるようになる。
した書き込み禁止信号▲▼およびリセット信号▲
▼の状態を示している。すなわち、リセット信号
▲▼は、電源電圧VAが閾値電圧VTIより高くな
ってから、一定のパワーオンリセット時間の経過後にＨ
レベルとされる。また、書き込み禁止信号▲▼は、
リセット信号▲▼がＨレベルである状態では、
電源電圧VAが閾値電圧VTWより高くなってから、一定の
遅延時間の経過後に、またリセット信号▲▼が
Ｌレベルである状態では即時Ｈレベルとされ、メモリ14
2に対する書き込みが許可されるようになる。
［発明の効果］ 以上のようにこの発明に係るマイクロコンピュータの
制御装置によれば、バッテリ電源に瞬断等が生じた場合
において、バックアップ式のリード・ライトメモリに対
する書き込み可能制御が効果的に実行されるものであ
り、CPUが正常に動作している状態においてのみ、メモ
リに対する書き込みが許可される。したがって、電源の
瞬断等によってCPUが暴走している状態におけるメモリ
の書き込みが確実に禁止されているものであるため、バ
ッテリ電源を使用する車載用等のマイクロコンピュータ
の信頼性が確実に向上されるものである。
制御装置によれば、バッテリ電源に瞬断等が生じた場合
において、バックアップ式のリード・ライトメモリに対
する書き込み可能制御が効果的に実行されるものであ
り、CPUが正常に動作している状態においてのみ、メモ
リに対する書き込みが許可される。したがって、電源の
瞬断等によってCPUが暴走している状態におけるメモリ
の書き込みが確実に禁止されているものであるため、バ
ッテリ電源を使用する車載用等のマイクロコンピュータ
の信頼性が確実に向上されるものである。
第１図はこの発明に係るマイクロコンピュータの制御装
置の基本構成を説明する図、第２図はこの発明の一実施
例に係るマイクロコンピュータの制御装置を説明する回
路構成図、第３図は上記実施例における論理回路を説明
するフローチャート、第４図は上記実施例の動作状態を
説明するタイムチャートである。 11……バッテリ、13……安定化電源回路、14……マイク
ロコンピュータ、141……CPU、142……メモリ、19、20
……コンパレータ、21……論理回路、22……リセット回
路。
置の基本構成を説明する図、第２図はこの発明の一実施
例に係るマイクロコンピュータの制御装置を説明する回
路構成図、第３図は上記実施例における論理回路を説明
するフローチャート、第４図は上記実施例の動作状態を
説明するタイムチャートである。 11……バッテリ、13……安定化電源回路、14……マイク
ロコンピュータ、141……CPU、142……メモリ、19、20
……コンパレータ、21……論理回路、22……リセット回
路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/26 - 1/32
Claims (1)
- 【請求項１】バッテリ電源から電源電圧が供給され、バ
ックアップ式のリード・ライトメモリを備えたマイクロ
コンピュータに電源を供給する安定化電源回路と、 この安定化電源回路からの出力電圧が予め設定された電
圧値より低下したことを検出する電圧検出手段と、 この電圧検出手段で電源電圧の低下が検出された状態
で、前記マイクロコンピュータの動作を停止制御し、前
記メモリを待機状態に設定する手段と、 前記電圧検出手段で電圧の低下が検出された後正常電圧
値に復帰する際に、特定される遅延時間を設定して前記
メモリを待機状態に保持し、前記遅延時間の経過後に前
記メモリを動作復帰させる切換え手段とを具備し、 この切換え手段で設定される前記遅延時間は、前記マイ
クロコンピュータの正常動作が確認できる時間幅に設定
されるようにしたことを特徴とするマイクロコンピュー
タの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129880A JP2782784B2 (ja) | 1989-05-23 | 1989-05-23 | マイクロコンピュータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129880A JP2782784B2 (ja) | 1989-05-23 | 1989-05-23 | マイクロコンピュータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02308318A JPH02308318A (ja) | 1990-12-21 |
| JP2782784B2 true JP2782784B2 (ja) | 1998-08-06 |
Family
ID=15020609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129880A Expired - Fee Related JP2782784B2 (ja) | 1989-05-23 | 1989-05-23 | マイクロコンピュータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2782784B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160004A (ja) | 1999-12-03 | 2001-06-12 | Denso Corp | 電子制御装置 |
-
1989
- 1989-05-23 JP JP1129880A patent/JP2782784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02308318A (ja) | 1990-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0133843B2 (ja) | ||
| US4979143A (en) | Recovery from power-down mode | |
| KR20000023208A (ko) | 영구 및 프로그램가능한 인에이블먼트를 갖는 개선된 감시타이머 제어회로 | |
| EP0173967B1 (en) | Microprogram load unit | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JPS62258154A (ja) | デ−タ・バツクアツプ装置 | |
| EP1516256B1 (en) | Method and base chip for monitoring the operation of a microcontroller unit | |
| JP7143797B2 (ja) | 車載カメラモジュールの電源制御装置 | |
| JPH07114401A (ja) | Ｒａｍバックアップ回路 | |
| US6888267B2 (en) | Battery backed memory with low battery voltage trip, disconnect and lockout | |
| JPH08161236A (ja) | フラッシュメモリによるデータバックアップ方式 | |
| JP3281113B2 (ja) | マイコンシステムの異常検出回路 | |
| JPH0236003B2 (ja) | ||
| JP2556442B2 (ja) | 電源監視装置 | |
| JPH0325813B2 (ja) | ||
| JPH0628267A (ja) | 情報処理装置 | |
| JP2583266B2 (ja) | エンジン制御方法、及び、エンジン制御装置 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JPH04347541A (ja) | コンピュータの電源回路 | |
| JP2003216281A (ja) | 制御装置 | |
| JP3080882B2 (ja) | データ退避復元システム | |
| JPS60258623A (ja) | マイクロコンピユ−タ | |
| JP2953103B2 (ja) | 車載用制御装置 | |
| JPH02215953A (ja) | エンジン制御装置 | |
| JPH06266627A (ja) | 共有メモリサブシステムの異常検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |