JP3281113B2 - マイコンシステムの異常検出回路 - Google Patents
マイコンシステムの異常検出回路Info
- Publication number
- JP3281113B2 JP3281113B2 JP12283293A JP12283293A JP3281113B2 JP 3281113 B2 JP3281113 B2 JP 3281113B2 JP 12283293 A JP12283293 A JP 12283293A JP 12283293 A JP12283293 A JP 12283293A JP 3281113 B2 JP3281113 B2 JP 3281113B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- predetermined frequency
- memory
- read
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、自動車等に搭載され
る各種電装システムにおけるマイコンシステムの異常検
出回路に関するものである。
る各種電装システムにおけるマイコンシステムの異常検
出回路に関するものである。
【０００２】
【従来の技術】この種のマイコンシステムの異常検出回
路を図３に示して説明する。図３において、バッテリ１
からの電力はイグニッションスイッチ２を介して、ＣＰ
Ｕ３とＲＡＭ（書き込み・読み込み兼用メモリ）４とＲ
ＯＭ（読み込み専用メモリ）５とから成るマイクロコン
ピュータ６及び前記ＣＰＵ３の暴走を検出してリセット
するウオッチドックタイマ７に供給されている。
路を図３に示して説明する。図３において、バッテリ１
からの電力はイグニッションスイッチ２を介して、ＣＰ
Ｕ３とＲＡＭ（書き込み・読み込み兼用メモリ）４とＲ
ＯＭ（読み込み専用メモリ）５とから成るマイクロコン
ピュータ６及び前記ＣＰＵ３の暴走を検出してリセット
するウオッチドックタイマ７に供給されている。
【０００３】電力が供給されたＣＰＵ３は、電力が供給
された初期時に信号ラインＡを介してＲＯＭ５のメモリ
異常を検出し、さらに信号ラインＢを介してＲＡＭ４の
メモリ異常を検出し、少なくてもそれらの一方に異常が
あった場合には、ＣＰＵ３はアクチュエータ（図示せ
ず）に対する制御信号の供給を停止する。また、異常が
ない場合には、アクチュエータに対して内蔵プログラム
に従って作成された各種制御信号を供給する。
された初期時に信号ラインＡを介してＲＯＭ５のメモリ
異常を検出し、さらに信号ラインＢを介してＲＡＭ４の
メモリ異常を検出し、少なくてもそれらの一方に異常が
あった場合には、ＣＰＵ３はアクチュエータ（図示せ
ず）に対する制御信号の供給を停止する。また、異常が
ない場合には、アクチュエータに対して内蔵プログラム
に従って作成された各種制御信号を供給する。
【０００４】また一方、ＣＰＵ３は正常な作動をしてい
る間は常に信号ラインＤを介してウオッチドックタイマ
７に所定周波数のパルスを供給しているが、プログラム
暴走を開始した場合には、そのパルスは切り換えられ
て、例えばハイレベル状態にラッチされることによりウ
オッチドックタイマ７がそれを検出し、信号ラインＣを
介してＣＰＵ３に対してリセット信号を供給する。それ
によって、ＣＰＵ３は再度初期状態からプログラムの実
行を開始する。
る間は常に信号ラインＤを介してウオッチドックタイマ
７に所定周波数のパルスを供給しているが、プログラム
暴走を開始した場合には、そのパルスは切り換えられ
て、例えばハイレベル状態にラッチされることによりウ
オッチドックタイマ７がそれを検出し、信号ラインＣを
介してＣＰＵ３に対してリセット信号を供給する。それ
によって、ＣＰＵ３は再度初期状態からプログラムの実
行を開始する。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のマイコンシステムの異常検出回路にあっては、
マイクロコンピュータは書き込み・読み込み兼用メモリ
及び読み込み専用メモリの故障チェックを１回行い、そ
の結果が異常である場合にはアクチュエータ等の制御対
象に対して制御信号の出力を停止していたために、例え
ば一時的に何らかの異常状態に陥り、自然に回復して正
常動作可能な状態になった場合であっても再度電源が投
入されるまではマイコンシステムは作動されないという
問題点があった。
た従来のマイコンシステムの異常検出回路にあっては、
マイクロコンピュータは書き込み・読み込み兼用メモリ
及び読み込み専用メモリの故障チェックを１回行い、そ
の結果が異常である場合にはアクチュエータ等の制御対
象に対して制御信号の出力を停止していたために、例え
ば一時的に何らかの異常状態に陥り、自然に回復して正
常動作可能な状態になった場合であっても再度電源が投
入されるまではマイコンシステムは作動されないという
問題点があった。
【０００６】そこで、この発明は、上記のような問題点
に着目してなされたもので、書き込み・読み込み兼用メ
モリ及び読み込み専用メモリの故障チェックを何度とな
く行う構成とすることを目的とする。
に着目してなされたもので、書き込み・読み込み兼用メ
モリ及び読み込み専用メモリの故障チェックを何度とな
く行う構成とすることを目的とする。
【０００７】
【課題を解決するための手段】この発明にかかるマイコ
ンシステムの異常検出回路は、マイクロコンピュータ
（３）は、電源投入後の時刻Ｔ１区間には前記書き込み
・読み込み兼用メモリ（４）の異常チェックを行い、正
常に作動している間は前記ウオッチドッグタイマ
（８'）に対して第１の所定周波数のパルス信号を出力
し、続く時刻Ｔ２区間には前記読み込み専用メモリ
（５）の異常チェックを行い、正常に作動している間は
前記ウオッチドッグタイマ（８'）に対して前記第１の
所定周波数とは異なる第２の所定周波数のパルス信号を
出力し、ウオッチドッグタイマ（８'）からのリセット
信号を受けて初期化設定されると、前記時刻Ｔ２区間に
続く時刻Ｔ３区間には、再び、前記書き込み・読み込み
兼用メモリ（４）の異常チェックを行い、正常に作動し
ている間は前記ウオッチドッグタイマ（８'）に対して
前記第１の所定周波数のパルス信号を出力し、続く時刻
Ｔ４区間には前記読み込み専用メモリ（５）の異常チェ
ックを行い、正常に作動している間は前記ウオッチドッ
グタイマ（８'）に対して前記第１の所定周波数とは異
なる第２の所定周波数のパルス信号を出力して異常なし
となるまで、前記第１および第２の所定周波数のパルス
信号を出力する異常チェック動作を繰り返し行い、前記
ウオッチドッグタイマ（８'）は前記マイクロコンピュ
ータ（３）から前記所定周波数のパルス信号の供給が停
止されることによって異常と判断し、マイクロコンピュ
ータ（３）に前記リセット信号を出力して初期化設定す
るものである
ンシステムの異常検出回路は、マイクロコンピュータ
（３）は、電源投入後の時刻Ｔ１区間には前記書き込み
・読み込み兼用メモリ（４）の異常チェックを行い、正
常に作動している間は前記ウオッチドッグタイマ
（８'）に対して第１の所定周波数のパルス信号を出力
し、続く時刻Ｔ２区間には前記読み込み専用メモリ
（５）の異常チェックを行い、正常に作動している間は
前記ウオッチドッグタイマ（８'）に対して前記第１の
所定周波数とは異なる第２の所定周波数のパルス信号を
出力し、ウオッチドッグタイマ（８'）からのリセット
信号を受けて初期化設定されると、前記時刻Ｔ２区間に
続く時刻Ｔ３区間には、再び、前記書き込み・読み込み
兼用メモリ（４）の異常チェックを行い、正常に作動し
ている間は前記ウオッチドッグタイマ（８'）に対して
前記第１の所定周波数のパルス信号を出力し、続く時刻
Ｔ４区間には前記読み込み専用メモリ（５）の異常チェ
ックを行い、正常に作動している間は前記ウオッチドッ
グタイマ（８'）に対して前記第１の所定周波数とは異
なる第２の所定周波数のパルス信号を出力して異常なし
となるまで、前記第１および第２の所定周波数のパルス
信号を出力する異常チェック動作を繰り返し行い、前記
ウオッチドッグタイマ（８'）は前記マイクロコンピュ
ータ（３）から前記所定周波数のパルス信号の供給が停
止されることによって異常と判断し、マイクロコンピュ
ータ（３）に前記リセット信号を出力して初期化設定す
るものである
【０００８】
【作用】この発明によれば、マイクロコンピュータは、
電源投入後の時刻Ｔ１区間には前記書き込み・読み込み
兼用メモリの異常チェックを行い、正常に作動している
間は前記ウオッチドッグタイマに対して第１の所定周波
数のパルス信号を出力し、続く時刻Ｔ２区間には前記読
み込み専用メモリの異常チェックを行い、正常に作動し
ている間は前記ウオッチドッグタイマに対して前記第１
の所定周波数とは異なる第２の所定周波数のパルス信号
を出力し、ウオッチドッグタイマからのリセット信号を
受けて初期化設定されると、前記時刻Ｔ２区間に続く時
刻Ｔ３区間には、再び、前記書き込み・読み込み兼用メ
モリ（４）の異常チェックを行い、正常に作動している
間は前記ウオッチドッグタイマ（８'）に対して前記第
１の所定周波数のパルス信号を出力し、続く時刻Ｔ４区
間には前記読み込み専用メモリ（５）の異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マ（８'）に対して前記第１の所定周波数とは異なる第
２の所定周波数のパルス信号を出力して異常なしとなる
まで、前記第１および第２の所定周波数のパルス信号を
出力する異常チェック動作を繰り返し行い、前記ウオッ
チドッグタイマは前記マイクロコンピュータから前記所
定周波数のパルス信号の供給が停止されることによって
異常と判断し、マイクロコンピュータにリセット信号を
出力して初期化設定するもので、一時的に異常状態に陥
り、正常状態に回復した場合には正常状態に回復し次第
にマイコンシステムが正常状態で作動するようになる。
電源投入後の時刻Ｔ１区間には前記書き込み・読み込み
兼用メモリの異常チェックを行い、正常に作動している
間は前記ウオッチドッグタイマに対して第１の所定周波
数のパルス信号を出力し、続く時刻Ｔ２区間には前記読
み込み専用メモリの異常チェックを行い、正常に作動し
ている間は前記ウオッチドッグタイマに対して前記第１
の所定周波数とは異なる第２の所定周波数のパルス信号
を出力し、ウオッチドッグタイマからのリセット信号を
受けて初期化設定されると、前記時刻Ｔ２区間に続く時
刻Ｔ３区間には、再び、前記書き込み・読み込み兼用メ
モリ（４）の異常チェックを行い、正常に作動している
間は前記ウオッチドッグタイマ（８'）に対して前記第
１の所定周波数のパルス信号を出力し、続く時刻Ｔ４区
間には前記読み込み専用メモリ（５）の異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マ（８'）に対して前記第１の所定周波数とは異なる第
２の所定周波数のパルス信号を出力して異常なしとなる
まで、前記第１および第２の所定周波数のパルス信号を
出力する異常チェック動作を繰り返し行い、前記ウオッ
チドッグタイマは前記マイクロコンピュータから前記所
定周波数のパルス信号の供給が停止されることによって
異常と判断し、マイクロコンピュータにリセット信号を
出力して初期化設定するもので、一時的に異常状態に陥
り、正常状態に回復した場合には正常状態に回復し次第
にマイコンシステムが正常状態で作動するようになる。
【０００９】
【実施例】以下、この発明による実施例を図１及び図２
に基づいて説明する。なお、図１において、図３に示す
従来例の構成と同一のもの、または均等なものには同一
符号を付してその詳細説明は省略し、異なる部分につい
てのみ説明する。
に基づいて説明する。なお、図１において、図３に示す
従来例の構成と同一のもの、または均等なものには同一
符号を付してその詳細説明は省略し、異なる部分につい
てのみ説明する。
【００１０】図１において、ＣＰＵ３’は、上記従来例
で説明したＣＰＵ３と次の点で異なる。すなわち、従来
のＣＰＵ３’は、書き込み・読み込み兼用メモリ４及び
読み込み専用メモリ５の異常チェックを１回行った後、
異常と判断した場合にはアクチュエータに対して制御信
号を出力しなかったが、図１におけるＣＰＵ３’は、例
えばイグニションスイッチ２がオンされた後の時刻Ｔ１
区間（図２参照）においてはＲＯＭ（読み込み専用メモ
リ）５の異常チェックを行い、その間ＣＰＵ３’はウオ
ッチドックタイマ８’に対して図２の時刻Ｔ１区間に示
す第１の所定周波数のパルス信号を出力し、また続く時
刻Ｔ２区間の間はＲＡＭ（読み込み・書き込み兼用メモ
リ）４の異常チェックを行い、その間は前記第１の所定
周波数とは異なる第２の所定周波数のパルス信号（図２
参照）を出力し、双方の異常チェックの結果”異常な
し”と判断した場合には、ＣＰＵ３’は制御信号を作成
するための信号処理工程に入る。またこの場合、ウオッ
チドックタイマ８’は前記図３に示した従来のウオッチ
ドックタイマ８と同一構成機能を有するもので、ＣＰＵ
３’から所定周波数のパルス信号を受けている場合は該
ＣＰＵ３’に対してリセット信号を出力しないが、プロ
グラム暴走を開始してＣＰＵ３’のパルス信号が切り替
えられ、例えばハイレベル状態にラッチされることによ
り、ＣＰＵ３’に対してリセット信号を出力して該ＣＰ
Ｕ３’を初期設定する。その結果、ＣＰＵ３’は再度時
刻Ｔ２区間に続く時刻Ｔ３区間には前記書き込み・読み
込み兼用メモリ（４）の異常チェックを行い、正常に作
動している間は前記ウオッチドッグタイマ（８'）に対
して第１の所定周波数のパルス信号を出力し、続く時刻
Ｔ２区間には前記読み込み専用メモリの異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マに対して前記第１の所定周波数とは異なる第２の所定
周波数のパルス信号を出力して異常なしとなるまで、前
記第１および第２の所定周波数のパルス信号を出力する
異常チェック動作を繰り返し行う。
で説明したＣＰＵ３と次の点で異なる。すなわち、従来
のＣＰＵ３’は、書き込み・読み込み兼用メモリ４及び
読み込み専用メモリ５の異常チェックを１回行った後、
異常と判断した場合にはアクチュエータに対して制御信
号を出力しなかったが、図１におけるＣＰＵ３’は、例
えばイグニションスイッチ２がオンされた後の時刻Ｔ１
区間（図２参照）においてはＲＯＭ（読み込み専用メモ
リ）５の異常チェックを行い、その間ＣＰＵ３’はウオ
ッチドックタイマ８’に対して図２の時刻Ｔ１区間に示
す第１の所定周波数のパルス信号を出力し、また続く時
刻Ｔ２区間の間はＲＡＭ（読み込み・書き込み兼用メモ
リ）４の異常チェックを行い、その間は前記第１の所定
周波数とは異なる第２の所定周波数のパルス信号（図２
参照）を出力し、双方の異常チェックの結果”異常な
し”と判断した場合には、ＣＰＵ３’は制御信号を作成
するための信号処理工程に入る。またこの場合、ウオッ
チドックタイマ８’は前記図３に示した従来のウオッチ
ドックタイマ８と同一構成機能を有するもので、ＣＰＵ
３’から所定周波数のパルス信号を受けている場合は該
ＣＰＵ３’に対してリセット信号を出力しないが、プロ
グラム暴走を開始してＣＰＵ３’のパルス信号が切り替
えられ、例えばハイレベル状態にラッチされることによ
り、ＣＰＵ３’に対してリセット信号を出力して該ＣＰ
Ｕ３’を初期設定する。その結果、ＣＰＵ３’は再度時
刻Ｔ２区間に続く時刻Ｔ３区間には前記書き込み・読み
込み兼用メモリ（４）の異常チェックを行い、正常に作
動している間は前記ウオッチドッグタイマ（８'）に対
して第１の所定周波数のパルス信号を出力し、続く時刻
Ｔ２区間には前記読み込み専用メモリの異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マに対して前記第１の所定周波数とは異なる第２の所定
周波数のパルス信号を出力して異常なしとなるまで、前
記第１および第２の所定周波数のパルス信号を出力する
異常チェック動作を繰り返し行う。
【００１１】この繰り返し動作は、異常チェックの結果
が”異常なし”となるまで何回となく行われる。そし
て”異常なし”と判断された場合には、アクチュエータ
に対して各種制御信号が作成され、出力される。
が”異常なし”となるまで何回となく行われる。そし
て”異常なし”と判断された場合には、アクチュエータ
に対して各種制御信号が作成され、出力される。
【００１２】
【発明の効果】以上説明したように、この発明よれば、
マイクロコンピュータは、電源投入後の時刻Ｔ１区間に
は前記書き込み・読み込み兼用メモリの異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マに対して第１の所定周波数のパルス信号を出力し、続
く時刻Ｔ２区間には前記読み込み専用メモリの異常チェ
ックを行い、正常に作動している間は前記ウオッチドッ
グタイマに対して前記第１の所定周波数とは異なる第２
の所定周波数のパルス信号を出力し、ウオッチドッグタ
イマからのリセット信号を受けて初期化設定されると、
前記時刻Ｔ２区間に続く時刻Ｔ３区間には前記書き込み
・読み込み兼用メモリ（４）の異常チェックを行い、正
常に作動している間は前記ウオッチドッグタイマ
（８'）に対して第１の所定周波数のパルス信号を出力
し、続く時刻Ｔ２区間には前記読み込み専用メモリの異
常チェックを行い、正常に作動している間は前記ウオッ
チドッグタイマに対して前記第１の所定周波数とは異な
る第２の所定周波数のパルス信号を出力して異常なしと
なるまで、前記第1および第２の所定周波数のパルス信
号を出力する異常チェック動作を繰り返し行い、前記ウ
オッチドッグタイマは前記マイクロコンピュータから前
記所定周波数のパルス信号の供給が停止されることによ
って異常と判断し、マイクロコンピュータにリセット信
号を出力して初期化設定するように構成したので、回復
可能な一時的な異常時にはイグニションスイッチがオン
されたままでも自動的に正常状態に復帰するので、シス
テムに対する信頼性が高められるという効果が発揮され
る。
マイクロコンピュータは、電源投入後の時刻Ｔ１区間に
は前記書き込み・読み込み兼用メモリの異常チェックを
行い、正常に作動している間は前記ウオッチドッグタイ
マに対して第１の所定周波数のパルス信号を出力し、続
く時刻Ｔ２区間には前記読み込み専用メモリの異常チェ
ックを行い、正常に作動している間は前記ウオッチドッ
グタイマに対して前記第１の所定周波数とは異なる第２
の所定周波数のパルス信号を出力し、ウオッチドッグタ
イマからのリセット信号を受けて初期化設定されると、
前記時刻Ｔ２区間に続く時刻Ｔ３区間には前記書き込み
・読み込み兼用メモリ（４）の異常チェックを行い、正
常に作動している間は前記ウオッチドッグタイマ
（８'）に対して第１の所定周波数のパルス信号を出力
し、続く時刻Ｔ２区間には前記読み込み専用メモリの異
常チェックを行い、正常に作動している間は前記ウオッ
チドッグタイマに対して前記第１の所定周波数とは異な
る第２の所定周波数のパルス信号を出力して異常なしと
なるまで、前記第1および第２の所定周波数のパルス信
号を出力する異常チェック動作を繰り返し行い、前記ウ
オッチドッグタイマは前記マイクロコンピュータから前
記所定周波数のパルス信号の供給が停止されることによ
って異常と判断し、マイクロコンピュータにリセット信
号を出力して初期化設定するように構成したので、回復
可能な一時的な異常時にはイグニションスイッチがオン
されたままでも自動的に正常状態に復帰するので、シス
テムに対する信頼性が高められるという効果が発揮され
る。
【図１】この発明によるマイコンシステムの異常検出回
路の実施例を示す回路構成ブロック図である。
路の実施例を示す回路構成ブロック図である。
【図２】図１の要部の作動説明図である。
【図３】従来回路の回路構成ブロック図である。
１ バッテリ ２ イグニションスイッチ ３、３’ ＣＰＵ ４ 書き込み・読み込み兼用メモリ ５ 読み込み専用メモリ ６ マイクロコンピュータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/14 G06F 11/30 G06F 1/00 G06F 12/16
Claims (1)
- 【請求項１】 書き込み・読み込み兼用メモリ（４）
と、読み込み専用メモリ（５）と、初期状態において前
記書き込み・読み込み兼用メモリ（４）及び読み込み専
用メモリ（５）の異常チェックを行うマイクロコンピュ
ータ（３）と、マイクロコンピュータ（３）から所定周
波数のパルス信号の供給が停止されることによって該マ
イクロコンピュータ（３）の暴走を検出して該マイクロ
コンピュータ（３）にリセット信号を供給するウオッチ
ドッグタイマ（８'）とを備えたマイコンシステムの異
常検出回路において、 前記マイクロコンピュータ（３）は、電源投入後の時刻
Ｔ１区間には前記書き込み・読み込み兼用メモリ（４）
の異常チェックを行い、正常に作動している間は前記ウ
オッチドッグタイマ（８'）に対して第１の所定周波数
のパルス信号を出力し、続く時刻Ｔ２区間には前記読み
込み専用メモリ（５）の異常チェックを行い、正常に作
動している間は前記ウオッチドッグタイマ（８'）に対
して前記第１の所定周波数とは異なる第２の所定周波数
のパルス信号を出力し、ウオッチドッグタイマ（８'）
からのリセット信号を受けて初期化設定されると、前記
時刻Ｔ２区間に続く時刻Ｔ３区間には、再び、前記書き
込み・読み込み兼用メモリ（４）の異常チェックを行
い、正常に作動している間は前記ウオッチドッグタイマ
（８'）に対して前記第１の所定周波数のパルス信号を
出力し、続く時刻Ｔ４区間には前記読み込み専用メモリ
（５）の異常チェックを行い、正常に作動している間は
前記ウオッチドッグタイマ（８'）に対して前記第１の
所定周波数とは異なる第２の所定周波数のパルス信号を
出力して異常なしとなるまで、前記第１および第２の所
定周波数のパルス信号を出力する異常チェック動作を繰
り返し行い、 前記ウオッチドッグタイマ（８'）は前記マイクロコン
ピュータ（３）から前記所定周波数のパルス信号の供給
が停止されることによって異常と判断し、マイクロコン
ピュータ（３）に前記リセット信号を出力して初期化設
定することを特徴とするマイコンシステムの異常検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12283293A JP3281113B2 (ja) | 1993-05-25 | 1993-05-25 | マイコンシステムの異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12283293A JP3281113B2 (ja) | 1993-05-25 | 1993-05-25 | マイコンシステムの異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332735A JPH06332735A (ja) | 1994-12-02 |
| JP3281113B2 true JP3281113B2 (ja) | 2002-05-13 |
Family
ID=14845748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12283293A Expired - Fee Related JP3281113B2 (ja) | 1993-05-25 | 1993-05-25 | マイコンシステムの異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281113B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507064B1 (ko) * | 2002-04-26 | 2005-08-08 | 현대자동차주식회사 | 차량의 엔진 시동시 데이터 프레임 체크 방법 |
-
1993
- 1993-05-25 JP JP12283293A patent/JP3281113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06332735A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| US5960195A (en) | Intelligent volatile memory initialization | |
| JP3281113B2 (ja) | マイコンシステムの異常検出回路 | |
| US5835706A (en) | Method of controlling data writing into on-board microcomputer | |
| JP3046328B2 (ja) | パチンコゲーム機の制御装置 | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JP3094924B2 (ja) | 通信装置制御回路 | |
| JPH05276560A (ja) | 給湯器のリモコンにおける瞬停時のデータ記憶方法 | |
| JP3389792B2 (ja) | 電気機器 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JP3476667B2 (ja) | 二重化制御装置 | |
| JPH1027035A (ja) | 情報処理装置 | |
| JP2002099357A (ja) | 半導体装置 | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JPS5829052A (ja) | 誤動作防止機能付マイクロコンピユ−タ装置 | |
| JPH09101910A (ja) | 情報処理システム | |
| JPS6226740B2 (ja) | ||
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 | |
| JPS6279534A (ja) | 自動車用制御装置のｃｐｕバツクアツプ回路 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JP2005276013A (ja) | システム起動装置 | |
| US6959402B1 (en) | Computer device with a safety function | |
| JP2731251B2 (ja) | コンピュータシステム | |
| JPH0789330B2 (ja) | コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |