JPS6279534A - 自動車用制御装置のｃｐｕバツクアツプ回路 - Google Patents
自動車用制御装置のｃｐｕバツクアツプ回路Info
- Publication number
- JPS6279534A JPS6279534A JP60219211A JP21921185A JPS6279534A JP S6279534 A JPS6279534 A JP S6279534A JP 60219211 A JP60219211 A JP 60219211A JP 21921185 A JP21921185 A JP 21921185A JP S6279534 A JPS6279534 A JP S6279534A
- Authority
- JP
- Japan
- Prior art keywords
- main cpu
- cpu
- backup
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明は、自動車用制御装置を構成するマイクロコンピ
ュータ等の主構成要素であるＣＰＵのバックアップ回路
に係り、詳しくはメインＣＰＵに異常が発生したときに
作動するバックアップＣＰＵの起動を制御するバックア
ップ回路に関する。
ュータ等の主構成要素であるＣＰＵのバックアップ回路
に係り、詳しくはメインＣＰＵに異常が発生したときに
作動するバックアップＣＰＵの起動を制御するバックア
ップ回路に関する。
〈従来の技術）
近年では、自動車用エンジン等をマイクロコンピュータ
によって制御して燃費、主力、排気特性及び運転性等を
大幅に向上させることが多い。
によって制御して燃費、主力、排気特性及び運転性等を
大幅に向上させることが多い。
又、自動車用制御装置ではメインＣＰＵに異常が発生し
たときはバックアップＣＰＵを起動させて安全性を確保
するに必要最小限度の制御を実行できるようにしたフェ
イルセーフを採用する必要がある。
たときはバックアップＣＰＵを起動させて安全性を確保
するに必要最小限度の制御を実行できるようにしたフェ
イルセーフを採用する必要がある。
このために、従来では例えば第３図に示すようにメイン
ＣＰＵＩからプログラムラン信号Ｓｌが供給される監視
回路２を設け、この監視回路２の出力端を前記メインＣ
ＰＵ１のリセット端子及びバックアップＣＰＵ３に接続
することにより、メインＣＰＵＩから送出されるプログ
ラムラン信号Ｓｌの状態を介してメインＣＰＩＪＩに異
常が発生した時は監視回路２から出力されていた’ Ｈ
″レベルの信号を瞬時” Ｌ ″レベルに変化ネせて（
リセット信号を供給して）メインＣＰＵＩの復帰を試み
る。そして、バックアップＣＰ Ｕ ３の出力を介して
メインＣＰ ＬＪ １が復旧しない（所定数のパルスが
カラン］・された）ことを外信の論理回路４で確認した
後に、トランジスタ５をオンさせてバックアップＣＰ
１） ３に供給されている信号を” Ｌ ″レベルに落
しく起動を指令し）、このバッファ・ンプＣＰ Ｕ ３
からの信りで図示しない切換回路を介してメインＣＰＵ
１を完全に停止Ｉ−させてバックアップＣＰ Ｕ ３に
よる制御に移行させるようにしていた。
ＣＰＵＩからプログラムラン信号Ｓｌが供給される監視
回路２を設け、この監視回路２の出力端を前記メインＣ
ＰＵ１のリセット端子及びバックアップＣＰＵ３に接続
することにより、メインＣＰＵＩから送出されるプログ
ラムラン信号Ｓｌの状態を介してメインＣＰＩＪＩに異
常が発生した時は監視回路２から出力されていた’ Ｈ
″レベルの信号を瞬時” Ｌ ″レベルに変化ネせて（
リセット信号を供給して）メインＣＰＵＩの復帰を試み
る。そして、バックアップＣＰ Ｕ ３の出力を介して
メインＣＰ ＬＪ １が復旧しない（所定数のパルスが
カラン］・された）ことを外信の論理回路４で確認した
後に、トランジスタ５をオンさせてバックアップＣＰ
１） ３に供給されている信号を” Ｌ ″レベルに落
しく起動を指令し）、このバッファ・ンプＣＰ Ｕ ３
からの信りで図示しない切換回路を介してメインＣＰＵ
１を完全に停止Ｉ−させてバックアップＣＰ Ｕ ３に
よる制御に移行させるようにしていた。
〈発す１が解決しようとする問題点〉
しかしながら、１−記従来例のように外付の論理回路４
を含んだトランジスタ５でメインＣＰＵＩを完全に停止
トさせるようにしたバックアップ回路では、メインＣＰ
ＵＩが正常に作動している状態状Ｅ１においてもトラン
ジスタ５がショートモードで破壊されたとき及び論理回
路４が誤作動した場合は監視回路２の出力が゛Ｌ″レベ
ルになってしまうのでメインＣＰＵＩが完全に停止トし
てしまうと共に、バックアップＣＰＵ３への移行も不ｒ
ｒ’（能になり、これにより制御不能になってしまうと
いう問題点があった。
を含んだトランジスタ５でメインＣＰＵＩを完全に停止
トさせるようにしたバックアップ回路では、メインＣＰ
ＵＩが正常に作動している状態状Ｅ１においてもトラン
ジスタ５がショートモードで破壊されたとき及び論理回
路４が誤作動した場合は監視回路２の出力が゛Ｌ″レベ
ルになってしまうのでメインＣＰＵＩが完全に停止トし
てしまうと共に、バックアップＣＰＵ３への移行も不ｒ
ｒ’（能になり、これにより制御不能になってしまうと
いう問題点があった。
本発明は上記問題点を解決するためになされたもので、
バックアップＣＰＵが起動された状態においてのみメイ
ンＣＰＵを停止ｔ： 呵ｆ＠として少なくとも制御不能
という最悪の事態を回避することを目的としている。
バックアップＣＰＵが起動された状態においてのみメイ
ンＣＰＵを停止ｔ： 呵ｆ＠として少なくとも制御不能
という最悪の事態を回避することを目的としている。
〈問題点を解決するための手段〉
このため本発明では、基準電圧入力端子に基準電圧が印
加されている比較手段の比較電圧入力端イとメインＣＰ
Ｕのリセット端ｆとを充放電回路を介して接続し、該比
較手段の出力端をバックアップＣＰＵの起動信号入力端
子に接続してメインＣＰＵが復帰不ｒｒ（能であるとき
にバックアップＣＰＵに移行させるようにしている。又
、前記メインＣＰＵのリセット端子とバックアップＣＰ
Ｕの起動信号−入力端ｆ−とをダイオードを介して接続
することにより、前記比較手段等に故障が発生したとし
てもバックアップＣＰＵが起動するまではメインＣＰＵ
を完全に停止１−さセないようにしている。
加されている比較手段の比較電圧入力端イとメインＣＰ
Ｕのリセット端ｆとを充放電回路を介して接続し、該比
較手段の出力端をバックアップＣＰＵの起動信号入力端
子に接続してメインＣＰＵが復帰不ｒｒ（能であるとき
にバックアップＣＰＵに移行させるようにしている。又
、前記メインＣＰＵのリセット端子とバックアップＣＰ
Ｕの起動信号−入力端ｆ−とをダイオードを介して接続
することにより、前記比較手段等に故障が発生したとし
てもバックアップＣＰＵが起動するまではメインＣＰＵ
を完全に停止１−さセないようにしている。
〈実施例〉
以下に本発明の実施例を図面に基づいて詳細に説明する
。
。
第２図は本発明の一実施例を示す構成図であり、メイン
ＣＰＵｌ０とバックアップＣＰＵＩＩとを設けている。
ＣＰＵｌ０とバックアップＣＰＵＩＩとを設けている。
前記メインＣＰＵｌ０は所定のプログラムを繰返し処理
するように構成されており、各プログラム（ルーチン）
を実行する度に所定のプログラムラン信号Ｓｌを監視回
路１２に出力する。
するように構成されており、各プログラム（ルーチン）
を実行する度に所定のプログラムラン信号Ｓｌを監視回
路１２に出力する。
監視回路１２は、前記プログラムラン信号Ｓｌに基づい
てメインＣＰＵｌ０が正常に機部しているが否かを判断
し、ＩＦ常であると判断したときはメインＣアＵＩＯの
リセット端子に” Ｈ″レベルの信号を出力し続ける。
てメインＣＰＵｌ０が正常に機部しているが否かを判断
し、ＩＦ常であると判断したときはメインＣアＵＩＯの
リセット端子に” Ｈ″レベルの信号を出力し続ける。
又、異常であると判断したとき、つまり、所定のプログ
ラムが実行されなかったときは前記のようにしてリセッ
ト端子に供給されている゛” Ｈ″レベルの信号を第２
図（Ａ）に示すように瞬時だけ゛Ｌ″レベルに変化させ
、これによりメインＣＰＵｌ０を強制的にリセットして
異常の復帰を図る。
ラムが実行されなかったときは前記のようにしてリセッ
ト端子に供給されている゛” Ｈ″レベルの信号を第２
図（Ａ）に示すように瞬時だけ゛Ｌ″レベルに変化させ
、これによりメインＣＰＵｌ０を強制的にリセットして
異常の復帰を図る。
前記監視回路１２の出力端には充放電回路１３を介して
比較手段１４の比較電圧入力端子（＋）を接続する。尚
、前記充放電回路１３は、第１及び第２の抵抗１３ａ、
＋３ｂとダイオード１３ｃとで構成されており、前記比
較手段１４を例えばオペレーショナルアンプ等で構成し
ている。そして、図示しない定電圧回路から出力された
所定の電圧Ｖｃｃを分圧抵抗１５ａ、１５ｂで分圧する
ことによって得た基準電圧を比較手段１４の基準電圧入
力端子（−）に供給することにより、比較電圧入力端子
に供給されている電圧が基準電圧入力端子に供給されて
いる基準電圧より低くなったときに該比較手段１４の出
力端からバンクアップＣＰＵ１１の起動信（）入力端ｒ
に” Ｔ−″レベルの起動信号を供給するように１７で
いる。
比較手段１４の比較電圧入力端子（＋）を接続する。尚
、前記充放電回路１３は、第１及び第２の抵抗１３ａ、
＋３ｂとダイオード１３ｃとで構成されており、前記比
較手段１４を例えばオペレーショナルアンプ等で構成し
ている。そして、図示しない定電圧回路から出力された
所定の電圧Ｖｃｃを分圧抵抗１５ａ、１５ｂで分圧する
ことによって得た基準電圧を比較手段１４の基準電圧入
力端子（−）に供給することにより、比較電圧入力端子
に供給されている電圧が基準電圧入力端子に供給されて
いる基準電圧より低くなったときに該比較手段１４の出
力端からバンクアップＣＰＵ１１の起動信（）入力端ｒ
に” Ｔ−″レベルの起動信号を供給するように１７で
いる。
又、前記メインＣＰＵｌ０のりセント端ｒ＝とバックア
ップＣＰＵＩＩの起動信号入力端子との間をタイオード
１６を介して接続することにより、比較［段１４の出力
が゛Ｌ″レヘルであったとしても監視り段１２の出力が
’ Ｈ″レベルであればバックアップＣＰＵ１１が作動
しないようにしている。１４ａは比較手段１４に設けた
帰塁抵抗である。
ップＣＰＵＩＩの起動信号入力端子との間をタイオード
１６を介して接続することにより、比較［段１４の出力
が゛Ｌ″レヘルであったとしても監視り段１２の出力が
’ Ｈ″レベルであればバックアップＣＰＵ１１が作動
しないようにしている。１４ａは比較手段１４に設けた
帰塁抵抗である。
上記の構成において、メインＣＰ［ＪＩＯが止常に作動
しているときは監視回路１２から’ ＩＩ ″レベルの
信号が出力され続けるのでこのメインＣＰＵｌ０がリセ
ットされない。又、このときは充放電回路１３を介して
比較・１段１４に供給される比較電圧が基準電圧より高
いので該比較手段１４の出力が゛Ｈ″レベルを維持し、
バックアップＣＰＵＩＩの起動が待機されている。
しているときは監視回路１２から’ ＩＩ ″レベルの
信号が出力され続けるのでこのメインＣＰＵｌ０がリセ
ットされない。又、このときは充放電回路１３を介して
比較・１段１４に供給される比較電圧が基準電圧より高
いので該比較手段１４の出力が゛Ｈ″レベルを維持し、
バックアップＣＰＵＩＩの起動が待機されている。
メインＣＰＵｌ０に故障が発生して正常な演算処理が実
行されなくなると、例えばメインＣＰＩＪＩＯから監視
回路１２に供給されているプログラムラン信号Ｓｌの周
期が変化するので監視回路１２から出力されていた”
Ｈ″レベルの信号が瞬時” Ｌ ″レベルに変化１７、
これによりメインＣＰＵｌ０が強制的にリセットされる
。又、このリセットにも拘らずメインＣＰＵｌ０の異常
が解消されなかった場合は再び監視回路１２から出力さ
れている信号が瞬時だけ” Ｌ ”レベルに変化してメ
インＣＰＵｌ０をなおもリセットさせようとする。
行されなくなると、例えばメインＣＰＩＪＩＯから監視
回路１２に供給されているプログラムラン信号Ｓｌの周
期が変化するので監視回路１２から出力されていた”
Ｈ″レベルの信号が瞬時” Ｌ ″レベルに変化１７、
これによりメインＣＰＵｌ０が強制的にリセットされる
。又、このリセットにも拘らずメインＣＰＵｌ０の異常
が解消されなかった場合は再び監視回路１２から出力さ
れている信号が瞬時だけ” Ｌ ”レベルに変化してメ
インＣＰＵｌ０をなおもリセットさせようとする。
従って、リセットによって復帰しない重大な故障が発生
したときは、監視回路１２から出力されている信号が第
２図（Ａ）に示すようにパルスとなる。すると、充放電
回路１３の入力レベルが同様に変化するのでその出力゛
電圧が同図（Ｂ）に示すように次第に低ドする鋸歯状波
となり、遂には同図（Ｃ）に示す基準電圧よりも低下す
るので比較手段１４の出力を同図（Ｄ）に示すように゛
Ｈ″レベルから゛Ｌ″レベルに変化し、これによりバッ
クアップＣＰＵＩＩが起動され、図示しない切換回路を
介して／ヘツクアップＣＰＵＩＩによる制御に移行する
。
したときは、監視回路１２から出力されている信号が第
２図（Ａ）に示すようにパルスとなる。すると、充放電
回路１３の入力レベルが同様に変化するのでその出力゛
電圧が同図（Ｂ）に示すように次第に低ドする鋸歯状波
となり、遂には同図（Ｃ）に示す基準電圧よりも低下す
るので比較手段１４の出力を同図（Ｄ）に示すように゛
Ｈ″レベルから゛Ｌ″レベルに変化し、これによりバッ
クアップＣＰＵＩＩが起動され、図示しない切換回路を
介して／ヘツクアップＣＰＵＩＩによる制御に移行する
。
一方、メインＣＰＵｌ０が正常に作動しているにも拘ら
ず例えば比較り段１４のＩ々障によってその出力が゛Ｌ
″レベルになったとしても、この場合は監視回路１２か
ら出力きれた’ ＩＩ ″レベルの信号がダイオード１
Ｂを介してバックアップＣＰＵ１１に供給され続けてい
るのでメインＣＰＵｌ０が完全に停止１−されることは
なく、バックアップＣＰＴＪＩＩが働いている状態での
みメインＣＰ Ｎ Ｉｎが停止ｔ： ｔ＋）能となる。
ず例えば比較り段１４のＩ々障によってその出力が゛Ｌ
″レベルになったとしても、この場合は監視回路１２か
ら出力きれた’ ＩＩ ″レベルの信号がダイオード１
Ｂを介してバックアップＣＰＵ１１に供給され続けてい
るのでメインＣＰＵｌ０が完全に停止１−されることは
なく、バックアップＣＰＴＪＩＩが働いている状態での
みメインＣＰ Ｎ Ｉｎが停止ｔ： ｔ＋）能となる。
従って、従来のようにメインＣＰＴＪＩＯ及びバックア
ップＣＰＵＩＩのいずれもが停止１するようなことがな
く、制御不能といった最悪の重態が回避されるのである
。
ップＣＰＵＩＩのいずれもが停止１するようなことがな
く、制御不能といった最悪の重態が回避されるのである
。
尚、実施例ではメインＣＰＵｌＯが止常に作動している
ときに監視回路１２から” Ｉ（″レベルの信号を出力
するようにしているが、この監視回路１２、充放電回路
１３及び比較−Ｌ段１４のＪＬ体構成は実施例に限定さ
れない。
ときに監視回路１２から” Ｉ（″レベルの信号を出力
するようにしているが、この監視回路１２、充放電回路
１３及び比較−Ｌ段１４のＪＬ体構成は実施例に限定さ
れない。
〈発明の効果〉
以上説明したように本発明によれば、少なくともバック
アップＣＰ Ｕが作動した状態でのみメインＣＰＵを停
止トさせるようにしているために、比較手段等の故障に
よって制御不能の重態を招くおそれがなく、これにより
自動車用制御装置の信頼性を高くすることができる。
アップＣＰ Ｕが作動した状態でのみメインＣＰＵを停
止トさせるようにしているために、比較手段等の故障に
よって制御不能の重態を招くおそれがなく、これにより
自動車用制御装置の信頼性を高くすることができる。
第１図は本発明の一実施例を示す構成図、第２図（Ａ）
は監視回路の出力信号の波形図、第２図（Ｂ）、（Ｃ）
は比較手段の人力波形図、第２図（Ｄ）は同じく出力波
形図、第３図は従来例の構成図である。 ｌＯ・・・メインＣＰＵ １１・・・バンクアップ
ＣＰ Ｕ１２・・・監視回路 １３・・・充放電回路
１４・・・比較手段 １６・・・タイオード 特許出願人 ［１本″市子機器株式会社代理人 弁理ト
笹 島 富−雄 Ｏ 手続補正書（方式） 昭和６１年２月１４日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭５Ｊ６０年特許願第２１９２１１号 ２、発明の名称 自動車用制御装置のＣＰＵバックアップ回路３、補正を
する者 事件との関係 特許出願人 住 所 群馬県伊勢崎市粕用町１６７１番地１名称 日
本電子機器株式会社 代表者 杉野 重巳 ４、代理人 住 所 東京都港区西新橋１丁目４番１０号第三森ヒ
ル ５、補正命令の日付 ニ
ー−Ｃ−・ ６、補正の対象 （１）発明の詳細な説明の欄 （２）図面の簡単な説明の欄 （３）図面 ７、補正の内容 ｉｌｌ明細書第５頁第１２行に［第２図−１とあるを「
第１図」と補正する。 （２）明細書第６巨第５行及び第８頁第１２行に１第２
図■」とあるを「第２図１と補正する。 （３）明細書第８頁第１４行に「同図σ９」とあるを１
同図」と補正する。 （４）明細書第８頁第１５行〜第１６行に１同図（〔ツ
］とあるを「同図−１と補正する。 （５）明細書第８頁第１７行に「同図Ｉ」とあるを１同
図」と補正する。 （６）明細書第１Ｏ頁第７行〜第１０行に１第２図・・
・波形図、Ｊとあるを「第２図し、１同［二実施例にお
ける監視回路の出力信号の波形図と、比較手段の入力及
び出力の波形図との関連を表す図、−１と補正する。 （７）図面の第２図を別紙の通り補正する。 ８、添伺書類の目録 補正図面 １通 以上 Ｓ 入
は監視回路の出力信号の波形図、第２図（Ｂ）、（Ｃ）
は比較手段の人力波形図、第２図（Ｄ）は同じく出力波
形図、第３図は従来例の構成図である。 ｌＯ・・・メインＣＰＵ １１・・・バンクアップ
ＣＰ Ｕ１２・・・監視回路 １３・・・充放電回路
１４・・・比較手段 １６・・・タイオード 特許出願人 ［１本″市子機器株式会社代理人 弁理ト
笹 島 富−雄 Ｏ 手続補正書（方式） 昭和６１年２月１４日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭５Ｊ６０年特許願第２１９２１１号 ２、発明の名称 自動車用制御装置のＣＰＵバックアップ回路３、補正を
する者 事件との関係 特許出願人 住 所 群馬県伊勢崎市粕用町１６７１番地１名称 日
本電子機器株式会社 代表者 杉野 重巳 ４、代理人 住 所 東京都港区西新橋１丁目４番１０号第三森ヒ
ル ５、補正命令の日付 ニ
ー−Ｃ−・ ６、補正の対象 （１）発明の詳細な説明の欄 （２）図面の簡単な説明の欄 （３）図面 ７、補正の内容 ｉｌｌ明細書第５頁第１２行に［第２図−１とあるを「
第１図」と補正する。 （２）明細書第６巨第５行及び第８頁第１２行に１第２
図■」とあるを「第２図１と補正する。 （３）明細書第８頁第１４行に「同図σ９」とあるを１
同図」と補正する。 （４）明細書第８頁第１５行〜第１６行に１同図（〔ツ
］とあるを「同図−１と補正する。 （５）明細書第８頁第１７行に「同図Ｉ」とあるを１同
図」と補正する。 （６）明細書第１Ｏ頁第７行〜第１０行に１第２図・・
・波形図、Ｊとあるを「第２図し、１同［二実施例にお
ける監視回路の出力信号の波形図と、比較手段の入力及
び出力の波形図との関連を表す図、−１と補正する。 （７）図面の第２図を別紙の通り補正する。 ８、添伺書類の目録 補正図面 １通 以上 Ｓ 入
Claims (1)
- メインＣＰＵと、バックアップＣＰＵと、前記メイン
ＣＰＵを監視する監視回路とを備え、該監視回路を介し
て前記メインＣＰＵに異常が発生したことを検出したと
きに該メインＣＰＵにリセット信号を供給すると共に、
メインＣＰＵに供給されるリセット信号が所定数より多
くなったときに前記バックアップＣＰＵを作動させるよ
うにした自動車用制御装置において、基準電圧入力端子
に基準電圧が印加されている比較手段の比較電圧入力端
子と前記メインＣＰＵのリセット端子とを充放電回路を
介して接続し、該比較手段の出力端を前記バックアップ
ＣＰＵの起動信号入力端子に接続すると共に、前記メイ
ンＣＰＵのリセット端子とバックアップＣＰＵの起動信
号入力端子とをダイオードを介して接続したことを特徴
とする自動車用制御装置のＣＰＵバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60219211A JPS6279534A (ja) | 1985-10-03 | 1985-10-03 | 自動車用制御装置のｃｐｕバツクアツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60219211A JPS6279534A (ja) | 1985-10-03 | 1985-10-03 | 自動車用制御装置のｃｐｕバツクアツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6279534A true JPS6279534A (ja) | 1987-04-11 |
Family
ID=16731947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60219211A Pending JPS6279534A (ja) | 1985-10-03 | 1985-10-03 | 自動車用制御装置のｃｐｕバツクアツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6279534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003097345A (ja) * | 2001-09-27 | 2003-04-03 | Denso Corp | 車両用電子制御装置 |
| JP2015119357A (ja) * | 2013-12-18 | 2015-06-25 | トヨタ自動車株式会社 | 情報処理装置 |
-
1985
- 1985-10-03 JP JP60219211A patent/JPS6279534A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003097345A (ja) * | 2001-09-27 | 2003-04-03 | Denso Corp | 車両用電子制御装置 |
| JP2015119357A (ja) * | 2013-12-18 | 2015-06-25 | トヨタ自動車株式会社 | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156338A (ja) | マルチプロセツサシステム | |
| JP2003308257A (ja) | データ転送システム | |
| JPS6128142B2 (ja) | ||
| JPS6279534A (ja) | 自動車用制御装置のｃｐｕバツクアツプ回路 | |
| JP2563965B2 (ja) | エレベータの制御装置 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP3281113B2 (ja) | マイコンシステムの異常検出回路 | |
| JP3476667B2 (ja) | 二重化制御装置 | |
| JPS61262803A (ja) | 電子的制御装置 | |
| JP2556442B2 (ja) | 電源監視装置 | |
| KR0136864Y1 (ko) | 메모리 백업 장치 | |
| JP2854154B2 (ja) | 処理装置 | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPH04271420A (ja) | デバイスの活性保守方式 | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JPS60258623A (ja) | マイクロコンピユ−タ | |
| JPS62259163A (ja) | ワン・チツプｃｐｕ | |
| JPS58166269A (ja) | 調節計の電源異常対策回路 | |
| JPH02264317A (ja) | データ処理装置 | |
| JPH0783539B2 (ja) | 電源制御方式 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPH0375577A (ja) | プリント板接続断検出方式 | |
| JPH01255909A (ja) | パワーダウンモードの起動及び解除方式 | |
| JP2004317365A (ja) | 制御機器用リセットｉｃの故障検出回路 |