JPS61110242A - マイクロコンピユ−タの割込み信号検出方法 - Google Patents
マイクロコンピユ−タの割込み信号検出方法Info
- Publication number
- JPS61110242A JPS61110242A JP59231571A JP23157184A JPS61110242A JP S61110242 A JPS61110242 A JP S61110242A JP 59231571 A JP59231571 A JP 59231571A JP 23157184 A JP23157184 A JP 23157184A JP S61110242 A JPS61110242 A JP S61110242A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- input terminal
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、マイクロコンピュータの割込みに関し、特に
、割込み入力端子に外部から印加される割込み信号の検
出方法に関する。
、割込み入力端子に外部から印加される割込み信号の検
出方法に関する。
（ロ）従来の技術
一般に、マイクロコンピュータでは、入力ボートへ印加
される信号のレベル変化、即ち、信号の立ち上がり及び
立ち下がりを検出するためには、適当な周期で入力ボー
トの信号を取り込みを繰り返えし、前回に取り込んだ信
号のレベルと新たに取り込んだ信号のレベルが変化した
か否かを判別している。この場合、入力ボートに印加さ
れる信号が外部的な要因、即ち、ノイズやチャタリング
等を含むとき、その信号による誤動作を防止するために
、最初の信号の変化を検出してから予め定められた時間
後ｋ、再び信号を取り込んでいる。
される信号のレベル変化、即ち、信号の立ち上がり及び
立ち下がりを検出するためには、適当な周期で入力ボー
トの信号を取り込みを繰り返えし、前回に取り込んだ信
号のレベルと新たに取り込んだ信号のレベルが変化した
か否かを判別している。この場合、入力ボートに印加さ
れる信号が外部的な要因、即ち、ノイズやチャタリング
等を含むとき、その信号による誤動作を防止するために
、最初の信号の変化を検出してから予め定められた時間
後ｋ、再び信号を取り込んでいる。
このとき、信号に変化がなければ正常な信号として入力
し、変化しているときには、異常信号として判別できる
。
し、変化しているときには、異常信号として判別できる
。
一方、マイクロコンピュータの割込み入力端子では、印
加された信号を取り込んでその状態を判定する機能は設
けられてなく、印加された割込み信号の立ち上がりある
いは立ち下がりを検出する信号検出回路が設けられ【あ
る。この信号検出回路が印加された割込み信号の変化を
検出したときの検出出力により割込み要求フリップ７０
ツブがセットされ、これにより割込み処理が実行されて
いた。従って、割込み入力端子に印加する信号にノイズ
やチャタリング等が発生すると、マイクロコンピュータ
が誤動作してしまうことがある。そこで、従来は、割込
み入力端子に信号を印加する信号線にはチャタリング防
止回路や、ノイズ吸収回路等を外付していた。
加された信号を取り込んでその状態を判定する機能は設
けられてなく、印加された割込み信号の立ち上がりある
いは立ち下がりを検出する信号検出回路が設けられ【あ
る。この信号検出回路が印加された割込み信号の変化を
検出したときの検出出力により割込み要求フリップ７０
ツブがセットされ、これにより割込み処理が実行されて
いた。従って、割込み入力端子に印加する信号にノイズ
やチャタリング等が発生すると、マイクロコンピュータ
が誤動作してしまうことがある。そこで、従来は、割込
み入力端子に信号を印加する信号線にはチャタリング防
止回路や、ノイズ吸収回路等を外付していた。
（ハ）発明が解決しようとする問題点
しかしながら、従来の如く、割込み入力端子にチャタリ
ング防止回路やノイズ吸収回路を接続する場合には、そ
の接続線上にノイズ等が印加されないよ５に、できる限
り割込み入力端子の近（に設ける必要がある。すると、
マイクロコンピュータの近傍の配線や部品の配列が複雑
となり、また、これら外付部品が占有する面積が増加す
る欠点がある。
ング防止回路やノイズ吸収回路を接続する場合には、そ
の接続線上にノイズ等が印加されないよ５に、できる限
り割込み入力端子の近（に設ける必要がある。すると、
マイクロコンピュータの近傍の配線や部品の配列が複雑
となり、また、これら外付部品が占有する面積が増加す
る欠点がある。
に）問題点を解決するための手段
本発明は上述した点に鑑みて為されたものであり、割込
み入力端子と出力端子の一つを接続しておき、割込み入
力端子に印加された信号の変化により信号検出回路から
出力される検出出力で割込み要求フリップフロップがセ
ットされたとき、割込み制御回路に割込みが受は付けら
れ、その受は付は信号により割込み要求フリップフロッ
プがり ゝセットされ、割込み処理が開始された
場合、その処理の冒１１１に於いて、所定時間の経過後
、出力端子の一つく所定の信号を出力して割込み入力端
子に印加し、その結果、割込み要求フリップフロップが
セットされたときは、割込み入力端子に外部から印加さ
れた信号を無効とし、以下の割込み処理を中止すること
により誤動作を防止するものである。
み入力端子と出力端子の一つを接続しておき、割込み入
力端子に印加された信号の変化により信号検出回路から
出力される検出出力で割込み要求フリップフロップがセ
ットされたとき、割込み制御回路に割込みが受は付けら
れ、その受は付は信号により割込み要求フリップフロッ
プがり ゝセットされ、割込み処理が開始された
場合、その処理の冒１１１に於いて、所定時間の経過後
、出力端子の一つく所定の信号を出力して割込み入力端
子に印加し、その結果、割込み要求フリップフロップが
セットされたときは、割込み入力端子に外部から印加さ
れた信号を無効とし、以下の割込み処理を中止すること
により誤動作を防止するものである。
（ト）作用
上述の手段によれば、割込み入力端子に印加された信号
がノイズ等により変化した場合、その変化で割込みが受
は付けられる力瓢割込み処理の冒頭で所定時間待つこと
により、ノイズによる変化は元の状態に復帰するため、
所定時間経過後、出力端子の一つから所定信号を出力し
て割込み入力端子に印加することにより、割込み要求フ
リップ７０クズが再びセットされるので、この場合忙は
ノイズによる割込みと判断して以下の割込み処理を中止
して誤動作を防止している。
がノイズ等により変化した場合、その変化で割込みが受
は付けられる力瓢割込み処理の冒頭で所定時間待つこと
により、ノイズによる変化は元の状態に復帰するため、
所定時間経過後、出力端子の一つから所定信号を出力し
て割込み入力端子に印加することにより、割込み要求フ
リップ７０クズが再びセットされるので、この場合忙は
ノイズによる割込みと判断して以下の割込み処理を中止
して誤動作を防止している。
（１実施例
第１図は本発明の実施例を示すブロック図である。マイ
クロコンピュータ（１１の割込み入力端子ＩＮＴＫは、
割込み入力端子ＩＮＴｔＣ印加される信号が電源電圧Ｖ
ニレベル″１”から接地レベル”Ｏ″に立ち下がったこ
とを検出する信号検出回路（２）が接続され、信号検出
回路（２）の検出出力は割込み要求フリップフロップ（
３）のセット端子Ｓに印加され、これをセット状態とす
る。割込み要求フリップフロップ（３）は、割込み入力
端子ＩＮＴに印加された信号の立ち下がりによりて外部
に割込み要因が発生したことを記憶し、その出力、即ち
割込み要求信号ＩＮＴＲＥＱはＡＮＤゲート（４）を介
して割込み制御回路（５）に印加される。また、割込み
要求フリップフロップ（３）は、割込みが受は付けられ
たときに割込み制御回路（５）から出力され、ＡＮＤゲ
ート（６）及びＯＲゲート（力を介してリセット端子Ｒ
Ｋ印加される割込み受げ付は信号ＩＮＴＣＬＲ１あるい
は、所定命令が実行されたとき出力される信号ＢＩ、あ
るいは、イニシャルクリア時に印加されるリセット信号
ＲＥＳＥＴＫよってリセットされる。更に、割込み要求
フリップフロップ（３）の状態を検知するために、割込
み要求フリクプフロップ（３）の出力、割込み要求信号
ＩＮＴＲＥＱは、データバス（８）を介して読み取り可
能となっている。一方、割込み許可フリップフロップ（
９）は、外部要因による割込みを許可するか禁止するか
を制御するものであり、割込み許可フリップ７０ツブ（
９）の出力ＱはＡＮＤゲート（４）に印加され、割込み
要求信号ＩＮＴＲＥＱを制御している。また、割込み許
可クリップ７０ツグ（９）は、セット命令が実行された
とき出力され、セット端子ＳＫ印加される信号５ＣＴＬ
によってセットされ、また、リセット命令が実行された
とき出力される信号ＲＣＴＬ、イニシャルクリア時に出
力されるリセット信号ＲＥＳＥＴ、及び、割込み受は付
は時に割込み制御回路（５）から出力される割込み受は
付は信号ＩＮＴＣＬＲがＯＲゲートα値を介してリセッ
ト端子ＲＫ印加・され、これらの信号によりリセットさ
れる。
クロコンピュータ（１１の割込み入力端子ＩＮＴＫは、
割込み入力端子ＩＮＴｔＣ印加される信号が電源電圧Ｖ
ニレベル″１”から接地レベル”Ｏ″に立ち下がったこ
とを検出する信号検出回路（２）が接続され、信号検出
回路（２）の検出出力は割込み要求フリップフロップ（
３）のセット端子Ｓに印加され、これをセット状態とす
る。割込み要求フリップフロップ（３）は、割込み入力
端子ＩＮＴに印加された信号の立ち下がりによりて外部
に割込み要因が発生したことを記憶し、その出力、即ち
割込み要求信号ＩＮＴＲＥＱはＡＮＤゲート（４）を介
して割込み制御回路（５）に印加される。また、割込み
要求フリップフロップ（３）は、割込みが受は付けられ
たときに割込み制御回路（５）から出力され、ＡＮＤゲ
ート（６）及びＯＲゲート（力を介してリセット端子Ｒ
Ｋ印加される割込み受げ付は信号ＩＮＴＣＬＲ１あるい
は、所定命令が実行されたとき出力される信号ＢＩ、あ
るいは、イニシャルクリア時に印加されるリセット信号
ＲＥＳＥＴＫよってリセットされる。更に、割込み要求
フリップフロップ（３）の状態を検知するために、割込
み要求フリクプフロップ（３）の出力、割込み要求信号
ＩＮＴＲＥＱは、データバス（８）を介して読み取り可
能となっている。一方、割込み許可フリップフロップ（
９）は、外部要因による割込みを許可するか禁止するか
を制御するものであり、割込み許可フリップ７０ツブ（
９）の出力ＱはＡＮＤゲート（４）に印加され、割込み
要求信号ＩＮＴＲＥＱを制御している。また、割込み許
可クリップ７０ツグ（９）は、セット命令が実行された
とき出力され、セット端子ＳＫ印加される信号５ＣＴＬ
によってセットされ、また、リセット命令が実行された
とき出力される信号ＲＣＴＬ、イニシャルクリア時に出
力されるリセット信号ＲＥＳＥＴ、及び、割込み受は付
は時に割込み制御回路（５）から出力される割込み受は
付は信号ＩＮＴＣＬＲがＯＲゲートα値を介してリセッ
ト端子ＲＫ印加・され、これらの信号によりリセットさ
れる。
割込み制御回路（５）は、ＡＮＤゲート（４）から割込
み要求信号ＩＮＴＲＥＱが印加されたとき、割込みの禁
止状態、例えば割込みを禁止する２バイト命令の実行中
でない場合に於いて割込みを受は付け、現在のアドレス
内容をスタックに退避させ、外部割込みのための処理プ
ログラムが格納されたアドレス領域の先頭アドレスをア
ドレス回路（Ｉｔ）ｋプリセットすると共Ｋ、割込み受
は付は信号ＩＮＴＣＬＲを出力する。
み要求信号ＩＮＴＲＥＱが印加されたとき、割込みの禁
止状態、例えば割込みを禁止する２バイト命令の実行中
でない場合に於いて割込みを受は付け、現在のアドレス
内容をスタックに退避させ、外部割込みのための処理プ
ログラムが格納されたアドレス領域の先頭アドレスをア
ドレス回路（Ｉｔ）ｋプリセットすると共Ｋ、割込み受
は付は信号ＩＮＴＣＬＲを出力する。
また、マイクロコンピュータ（１）の出力端子の一つＡ
、は割込み入力端子ＩＮＴに接続されている。
、は割込み入力端子ＩＮＴに接続されている。
出力端子Ａ、 はＭＯＳ）ランジスタ住ｚのドレインが
接続された、いわゆる、オープンドレイン方式の出力端
子であり、ＭＯＳ）う／ラスタα２のゲートはデータバ
ス（８）からデータを受は取り、そのデータに基いた出
力を行うだめの出力回路（１３１ＶＣ接続されている。
接続された、いわゆる、オープンドレイン方式の出力端
子であり、ＭＯＳ）う／ラスタα２のゲートはデータバ
ス（８）からデータを受は取り、そのデータに基いた出
力を行うだめの出力回路（１３１ＶＣ接続されている。
この出力端子Ａ１ 及び割込み入力端子ＩＮＴには、プ
ルアップ抵抗α４が電源ｖｔｌＩ、との間に接続される
と共Ｋ、外部割込み要因を発生する割込み信号出力回路
ａ９である。従って、通常はプルアップ抵抗（１４）Ｋ
より、割込み入力端子ＩＮＴには１″が印加されており
、割込み要因が発生した場合には、割込み信号出力回路
ｕ９が′０″を出力するようになっている。
ルアップ抵抗α４が電源ｖｔｌＩ、との間に接続される
と共Ｋ、外部割込み要因を発生する割込み信号出力回路
ａ９である。従って、通常はプルアップ抵抗（１４）Ｋ
より、割込み入力端子ＩＮＴには１″が印加されており
、割込み要因が発生した場合には、割込み信号出力回路
ｕ９が′０″を出力するようになっている。
次に、第２図のフロー図及び第３図のタイミング図に基
いて割込み信号の検出方法を説明する。
いて割込み信号の検出方法を説明する。
先ず、第３図の実線で示されるタイミングのように割込
み要因が発生して割込み信号検出回路叫が′０″を出力
した場合、あるいは、第３図の破線で示されたタイミン
グのようにノイズによって０″が発生した場合に於いて
、割込み入力端子ＩＮＴに“Ｏ”が印加されると、信号
検出回路（２）が信号の立ち下がりを検出し、その検出
出力で割込み要求フリップフロップ（３）がセットされ
る。このとき、割込み許可フリップフロップ（９）がセ
ットされ【いると割込み制御回路（５）が割込み要求信
号ＩＮＴＲＥＱに基い【割込みを受は付ける。そして、
割込みが受は付けられたことＫよって出力される割込み
受は付は信号ＩＮＴＣＬＲにより、割込み要求７リツグ
７０ツグ（３）及び割込み許可フリップフロップ（９）
がリセットされる。この状態で、アドレス回路（１１）
Ｋセットされたアドレスに格納された第２図に示す割込
みプログラムが実行される。
み要因が発生して割込み信号検出回路叫が′０″を出力
した場合、あるいは、第３図の破線で示されたタイミン
グのようにノイズによって０″が発生した場合に於いて
、割込み入力端子ＩＮＴに“Ｏ”が印加されると、信号
検出回路（２）が信号の立ち下がりを検出し、その検出
出力で割込み要求フリップフロップ（３）がセットされ
る。このとき、割込み許可フリップフロップ（９）がセ
ットされ【いると割込み制御回路（５）が割込み要求信
号ＩＮＴＲＥＱに基い【割込みを受は付ける。そして、
割込みが受は付けられたことＫよって出力される割込み
受は付は信号ＩＮＴＣＬＲにより、割込み要求７リツグ
７０ツグ（３）及び割込み許可フリップフロップ（９）
がリセットされる。この状態で、アドレス回路（１１）
Ｋセットされたアドレスに格納された第２図に示す割込
みプログラムが実行される。
割込みプログラムでは、冒頭に於いて、マイクロコンピ
ュータ（１）内に設けられたタイマー（図示せず）を動
作して、所定時間Ｔを設定する。この所定時間Ｔはノイ
ズやチャタリングの幅によって適宜設定される。そして
、時間Ｔが経過するまでタイマーの判定を繰り返えして
待期し、時間Ｔが経過すると、出力端子Ａ、Ｋ”ＯＮを
出力する。出力端子Ａ、は予め１ｎが出力されており、
このときまで出力端子Ａ、はフローティング状態である
。次いで、割込み要求７リツグフロツグ（３）の出力、
即チ、割込−７４４信Ｍ Ｉ Ｎ Ｔ ＲＥ Ｑカ”
１ ”であるか否か判定する。このとき、出力端子Ａ１
の出力１０”は割込み入力端子ＩＮＴに印加されるが、
第３図の実線の如く、割込み信号出力回路（ｌ！１９の
出力“０”である場合には、割込み入力端子ＩＮＴの信
号の立ち下がりは生じないため、割込み要求７リツプ７
０ツブ（３）が再びセットされず、割込み要求信号ＩＮ
ＴＲＥＱは“０″と判定される。この場合には、割込み
入力端子ＩＮＴに印加された信号は正常な割込み信号で
あると判断し、所定の割込み処理プログラムを引き続い
て実行する。一方、第３図の破線の如く、ノイズによっ
て０”となった場合には時間Ｔの待機中に再び“１″が
割込み入力端子ＩＮＴに印加される。従って、出力端子
Ａ１ がＯｎとなることによって、割込み入力端子ＩＮ
ＴはＯｎとなり、信号検出回路（２）Ｋよってその立ち
下がりが検出され、割込み要求フリップフロップ（３）
がセットされる。よって、割込み要求信号ＩＮＴＲＥＱ
の判定では１′が判定される。この場合には、割込み入
力端子工ＮＴＫ印加された信号はノイズであると判定し
、引き続く割込み処理プログラムを実行せず、所定命令
を実行して割込み要求クリッププロップ（３）をリセッ
トし、更に、セット命令によって割込み許可フリップフ
ロップ（９）をセットして元のプログラムＩ／Ｃリター
ンする。以上の動作により正常な割込み信号とノイズあ
るいはチャタリングとが判別でき誤動作が防止できるの
である。
ュータ（１）内に設けられたタイマー（図示せず）を動
作して、所定時間Ｔを設定する。この所定時間Ｔはノイ
ズやチャタリングの幅によって適宜設定される。そして
、時間Ｔが経過するまでタイマーの判定を繰り返えして
待期し、時間Ｔが経過すると、出力端子Ａ、Ｋ”ＯＮを
出力する。出力端子Ａ、は予め１ｎが出力されており、
このときまで出力端子Ａ、はフローティング状態である
。次いで、割込み要求７リツグフロツグ（３）の出力、
即チ、割込−７４４信Ｍ Ｉ Ｎ Ｔ ＲＥ Ｑカ”
１ ”であるか否か判定する。このとき、出力端子Ａ１
の出力１０”は割込み入力端子ＩＮＴに印加されるが、
第３図の実線の如く、割込み信号出力回路（ｌ！１９の
出力“０”である場合には、割込み入力端子ＩＮＴの信
号の立ち下がりは生じないため、割込み要求７リツプ７
０ツブ（３）が再びセットされず、割込み要求信号ＩＮ
ＴＲＥＱは“０″と判定される。この場合には、割込み
入力端子ＩＮＴに印加された信号は正常な割込み信号で
あると判断し、所定の割込み処理プログラムを引き続い
て実行する。一方、第３図の破線の如く、ノイズによっ
て０”となった場合には時間Ｔの待機中に再び“１″が
割込み入力端子ＩＮＴに印加される。従って、出力端子
Ａ１ がＯｎとなることによって、割込み入力端子ＩＮ
ＴはＯｎとなり、信号検出回路（２）Ｋよってその立ち
下がりが検出され、割込み要求フリップフロップ（３）
がセットされる。よって、割込み要求信号ＩＮＴＲＥＱ
の判定では１′が判定される。この場合には、割込み入
力端子工ＮＴＫ印加された信号はノイズであると判定し
、引き続く割込み処理プログラムを実行せず、所定命令
を実行して割込み要求クリッププロップ（３）をリセッ
トし、更に、セット命令によって割込み許可フリップフ
ロップ（９）をセットして元のプログラムＩ／Ｃリター
ンする。以上の動作により正常な割込み信号とノイズあ
るいはチャタリングとが判別でき誤動作が防止できるの
である。
（ト）発明の効果
上述の如く本発明によれば、割込み処理の冒頭に於いて
割込み要求フリップフロップの状態を判定することによ
り、割込み入力端子に印加された信号のノイズ等により
て割込みが発生したのか、正常な割込み信号によって割
込みが発生したのかを確実に検出できるものであり、外
部にノイズ吸収回路やチャタリング防止回路等を設ける
必要がなくなるので、マイクロコンピュータの近傍の配
線や部品配列が簡単となり、占有面積が減小するもので
ある。
割込み要求フリップフロップの状態を判定することによ
り、割込み入力端子に印加された信号のノイズ等により
て割込みが発生したのか、正常な割込み信号によって割
込みが発生したのかを確実に検出できるものであり、外
部にノイズ吸収回路やチャタリング防止回路等を設ける
必要がなくなるので、マイクロコンピュータの近傍の配
線や部品配列が簡単となり、占有面積が減小するもので
ある。
第１図は本発明の実施例を示すブロック図、第２図は本
発明の動作を示すフロー図、第３図は動作を示すタイミ
ング図である。 （１）・・・マイクロコンピュータ、（２）・・・信号
検出回路、 （３）・・・割込み要求フリップフロップ
、（４）（６）・・・ＡＮＤゲート、 （５）・・・割
込み制御回路、（力Ｃ１ｌ・・・ＯＲゲート、 （８）
・・・データバス、 （９）・・・割込み許可フリップ
フロップ、 （１υ・・・アドレス回路、ａ２・・・Ｍ
ＯＳ）ランジスタ、 （１３）・・・出力回路、（１４
１・・・プルアップ抵抗、 １９・・・割込み信号出力
回路。 第１図 １−一−−−−−−−−−−−−−−−−−−一−−−
」第２図 第３図
発明の動作を示すフロー図、第３図は動作を示すタイミ
ング図である。 （１）・・・マイクロコンピュータ、（２）・・・信号
検出回路、 （３）・・・割込み要求フリップフロップ
、（４）（６）・・・ＡＮＤゲート、 （５）・・・割
込み制御回路、（力Ｃ１ｌ・・・ＯＲゲート、 （８）
・・・データバス、 （９）・・・割込み許可フリップ
フロップ、 （１υ・・・アドレス回路、ａ２・・・Ｍ
ＯＳ）ランジスタ、 （１３）・・・出力回路、（１４
１・・・プルアップ抵抗、 １９・・・割込み信号出力
回路。 第１図 １−一−−−−−−−−−−−−−−−−−−一−−−
」第２図 第３図
Claims (1)
- １、割込み入力端子と、該割込み入力端子に印加された
信号の立ち上がりあるいは立ち下がりを検出する信号検
出回路と、該信号検出回路の検出出力によってセットさ
れる割込み要求フリップフロップと、該割込み要求フリ
ップフロップの割込み要求信号出力を制御する割込み許
可フリップフロップと、該割込み許可フリップフロップ
が許可状態のとき前記割込み要求信号が印加されると割
込み処理実行のために各部回路を制御すると共に前記割
込み要求フリップフロップ及び割込み許可フリップフロ
ップをリセットする割込み受付け信号を出力する割込み
制御回路とを有するマイクロコンピュータに於いて、前
記割込み入力端子に印加された信号変化によって前記割
込み要求フリップフロップが一担セットされ、前記割込
み制御回路の割込み受付け信号でリセットされ、割込み
処理が開始されたとき、該処理の冒頭で所定時間の経過
後、出力端子の一つに所定の信号を出力して前記割込み
入力端子に印加し、その結果前記割込み要求フリップフ
ロップがセットされたときは、前記割込み入力端子に印
加された外部信号を無効とし、以下の割込み処理を中止
することを特徴とするマイクロコンピュータの割込み信
号検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231571A JPS61110242A (ja) | 1984-11-02 | 1984-11-02 | マイクロコンピユ−タの割込み信号検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231571A JPS61110242A (ja) | 1984-11-02 | 1984-11-02 | マイクロコンピユ−タの割込み信号検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61110242A true JPS61110242A (ja) | 1986-05-28 |
Family
ID=16925597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231571A Pending JPS61110242A (ja) | 1984-11-02 | 1984-11-02 | マイクロコンピユ−タの割込み信号検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61110242A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0386176U (ja) * | 1989-12-19 | 1991-08-30 | ||
| WO2019082659A1 (ja) * | 2017-10-26 | 2019-05-02 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162155A (en) * | 1979-06-05 | 1980-12-17 | Matsushita Electric Ind Co Ltd | Interrupting circuit of microcomputer |
| JPS57201947A (en) * | 1981-06-05 | 1982-12-10 | Japan Electronic Control Syst Co Ltd | Preventing method for interruption malfunction of computer |
-
1984
- 1984-11-02 JP JP59231571A patent/JPS61110242A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162155A (en) * | 1979-06-05 | 1980-12-17 | Matsushita Electric Ind Co Ltd | Interrupting circuit of microcomputer |
| JPS57201947A (en) * | 1981-06-05 | 1982-12-10 | Japan Electronic Control Syst Co Ltd | Preventing method for interruption malfunction of computer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0386176U (ja) * | 1989-12-19 | 1991-08-30 | ||
| WO2019082659A1 (ja) * | 2017-10-26 | 2019-05-02 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
| JP2019080242A (ja) * | 2017-10-26 | 2019-05-23 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
| US11056159B2 (en) | 2017-10-26 | 2021-07-06 | Omron Corporation | Data acquisition method and data acquisition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011670B1 (ko) | 인터럽트 컨트롤러 | |
| US6269443B1 (en) | Method and apparatus for automatically selecting CPU clock frequency multiplier | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JP2563965B2 (ja) | エレベータの制御装置 | |
| JPS6218939B2 (ja) | ||
| JPH0236003B2 (ja) | ||
| JPS6136665B2 (ja) | ||
| JP2018133665A (ja) | 入力信号誤判定防止回路 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPS6331143Y2 (ja) | ||
| JPH02101539A (ja) | Ｃｐｕの暴走検知方式 | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JPS6362776B2 (ja) | ||
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JP2747011B2 (ja) | 割込み信号インタフエース | |
| JPS6279534A (ja) | 自動車用制御装置のｃｐｕバツクアツプ回路 | |
| JPH076545Y2 (ja) | 信号判別回路 | |
| JPS6195454A (ja) | マイクロコンピユ−タ | |
| JPS6349567A (ja) | 車両の制御装置 | |
| JPH04320511A (ja) | マイクロコンピュータシステム | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPH06309182A (ja) | 割り込み処理方法 | |
| JPH02101540A (ja) | Ｃｐｕの暴走検知方式 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPH01267756A (ja) | コンピュータ制御装置 |