KR940011670B1 - 인터럽트 컨트롤러 - Google Patents

인터럽트 컨트롤러 Download PDF

Info

Publication number
KR940011670B1
KR940011670B1 KR1019910012666A KR910012666A KR940011670B1 KR 940011670 B1 KR940011670 B1 KR 940011670B1 KR 1019910012666 A KR1019910012666 A KR 1019910012666A KR 910012666 A KR910012666 A KR 910012666A KR 940011670 B1 KR940011670 B1 KR 940011670B1
Authority
KR
South Korea
Prior art keywords
interrupt
interrupt request
request signal
controller
flop
Prior art date
Application number
KR1019910012666A
Other languages
English (en)
Other versions
KR920003174A (ko
Inventor
다카시 미야모리
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920003174A publication Critical patent/KR920003174A/ko
Application granted granted Critical
Publication of KR940011670B1 publication Critical patent/KR940011670B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

내용 없음.

Description

인터럽트 컨트롤러
제1도는 본 발명의 1실시예에 따른 인터럽트 컨트롤러의 구성을 나타낸 블록도.
제2도 및 제3도는 제1도에 도시한 컨트롤러의 요부구성을 나타낸 도면.
제4도는 제3도에 도시한 요부구성의 동작설명도.
제5도는 제2도에 도시한 인터럽트 제어 레지스터의 요부의 상세한 구성을 나타낸 도면.
제6도 및 제7도는 제5도에 도시한 구성의 동작타이밍을 나타낸 도면.
제8도는 제1도에 도시한 인터럽트 컨트롤러를 이용한 때의 인터럽트 처리의 순서를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 인터럽트 컨트롤러 2 : 인터럽트 제어 레지스터
3 : 인터럽트 제어회로 4 : 채널 셀렉터
5,6 : 플립플롭
[산업상의 이용분야]
본 발명은 외부 디바이스로부터 엣지 트리거에 의한 인터럽트 요구신호에 의해 요구된 인터럽트 요구를 프로세서에 부여하는 인터럽트 컨트롤러에 관한 것이다.
[종래의 기술 및 그 문제점]
인터럽트 컨트롤러를 구비한 시스템에 있어서는, 외부 디바이스로부터 프로세서로의 인터럽트 요구를 인터럽트 컨트롤러를 매개하여 프로세서로 부여된다.
외부 디바이스로부터의 인터럽트 요구는, 엣지 트리거 혹은 레벨 트리거의 인터럽트 요구신호로서 인터럽트 컨트롤러에 부여된다. 그중 엣지 트리거의 경우는, 하이레벨로부터 로우레벨로 변환하는 하강엣지 혹은 로우레벨로부터 하이레벨로 변화하는 상승엣지를 인터럽트 요구신호로 하여 인터럽트를 요구한다. 한편, 레벨 트리거의 경우에는, 인터럽트 요구신호를 로우레벨상태 혹은 하이레벨상태로 하여 인터럽트를 요구한다. 이들중 어떤 트리거를 이용할 것인가는 인터럽트 컨트롤러에 의해 선택된다.
여기에서, 인터럽트 요구신호를 엣지 트리거로 한 경우에는, 인터럽트 요구신호에 엣지 트리거가 발생하면, 인터럽트 컨트롤러는 외부 디바이스로부터 인터럽트 요구가 발생한 것을 인식하여 인터럽트 발생상태로 되어, 프로세서로의 인터럽트 요구신호를 유효하게 인터럽트 처리를 프로세서에 요구한다.
그후, 프로세서가 인터럽트 컨트롤러로부터의 인터럽트 요구에 응답하면, 그 인터럽트 인식 사이클(Interrupt Acknowledge Cycle)에 있어서 인터럽트 컨트롤러는 인터럽트 발생상태로부터 해제된다. 혹은, 인터럽트 요구에 대응한 인터럽트 처리중에 프로그램에 의해 인터럽트 컨트롤러는 인터럽트 발생상태로부터 해제된다. 인터럽트 발생상태가 해제되며, 인터럽트 컨트롤러는 인터럽트를 발생시키지 않는 상태로 된다.
이러한 2개의 상태를 천이하는 인터럽트 컨트롤러에 있어서는, 인터럽트 발생상태에 있어서 외부 디바이스로부터 더욱이 인터럽트 요구신호가 엣지 트리거로서 부여되더라도, 그 엣지 트리거는 무시되는 인터럽트 요구를 인식할 수 없었다. 이때문에, 인터럽트 컨트롤러가 인터럽트 발생상태에 있어서 인터럽트 요구신호에 재차 엣지 트리거가 발생했는가 아닌가를 검출할 수 없어서 인터럽트 요구가 1회 엣지 트리거의 인터럽트 요구신호에 의해 요구된 것인가, 혹은 복수회의 엣지 트리거의 인터럽트 요구신호에 의해 요구된 것인가를 판별할 수 없었다.
이상 설명한 바와 같이 종래의 인터럽트 컨트롤러에 있어서는, 외부 디바이스로부터의 인터럽트 요구가 1회의 엣지 트리거에 의한 인터럽트 요구신호만에 의해 요구된 것인가, 혹은 요구된 인터럽트에 대응하는 인터럽트 처리의 실행이 지연되어 인터럽트 요구가 발생하고 나서 인터럽트 처리가 실행되는 동안에 복수회의 엣지 트리거가 발생하여 인터럽트가 요구된 것인가 알 수 없었다.
이때문에, 인터럽트 요구에 대한 인터럽트 처리가 인터럽트 요구의 발생시점으로부터 지연되어 소정의 시간내에 실행되지 않은 경우에는, 통상 행하여지는 인터럽트 처리와는 다른 처리, 예컨대 에러 처리를 실행하려고 해도, 에러 처리를 실행해야 할 상태를 인식할 수 없기 때문에 에러 처리를 실행할 수 없었다. 따라서, 인터럽트 요구신호의 발생상태에 따라 처리를 변경할 수 없어서 시스템의 신뢰성 저하를 초래하고 있었다.
[발명의 목적]
본 발명은 상기한 종래의 문제점을 감안하여 이루어진 것으로, 인터럽트 요구신호의 발생상태를 인식함으로써 그 발생상태에 따른 처리를 가능하게 하여, 시스템의 신뢰성 향상에 기여할 수 있는 인터럽트 컨트롤러를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명은, 인터럽트 요구신호의 레벨 천이에 따라 외부로부터의 인터럽트 요구를 받아서 인터럽트 발생상태로 된 후, 더욱이 인터럽트 요구신호의 레벨 천이에 따라 상기 인터러트 요구와 동일한 인터럽트 요구를 적어도 1회 이상 받은 경우에, 이를 검출하여 그 검출결과를 외부에서 참조할 수 있게 하는 검출수단을 구비하여 구성되어 있다.
[작용]
상기와 같이 구성된 본 발명은, 외부로부터 인터럽트 요구가 발생하여 이를 접수한 후, 더욱이 동일한 인터럽트 요구가 발생한 때에는, 동일한 인터럽트 요구가 발생한 것을 검출하여 그 검출결과를 출력할 수 있도록 되어 있다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 다른 인터럽트 컨트롤러의 구성을 나타낸 블록도이다.
이 제1도에 나타낸 실시예는 인터럽트 컨트롤러가 인터럽트 발생상태에 있고, 더욱이 인터럽트 요구신호에 엣지 트리거가 발생하면, 그에 따라 플래그를 세트하고, 이 플래그의 상태를 프로그램에 의해 독출하여 인터럽트 요구신호의 발생상태를 판별하도록 하고 있다.
제1도에 있어서, 인터럽트 컨트롤러(1)는 인터럽트 제어 레지스터(2)를 구비한 인터럽트 제어회로(3)와 채널 셀렉터(4)를 갖추어 구성되어 있다.
인터럽트 제어 레지스터(2)는, 인터럽트 컨트롤러(1)의 동작을 규정하는 정보를 외부와 입출력할 수 있도록 된 레지스터, 외부 디바이스로부터 인터럽트 컨트롤러(1)에 부여되는 8개의 인터럽트 요구신호(IR~IR7)에 각각 대응한 8개의 레지스터를 구비하여 구성되어 있다. 이들 8개의 인터럽트 제어 레지스터(2)는 어드레스 버스 신호(A1~A3)에 의해 지정된다.
인터럽트 제어 레지스터(2)에 격납되는 정보는, 제2도에 나타낸 바와 같은 포맷으로 구성되어 있다. 제2도에 있어서, INTV 피일드는 인터럽트 인식 사이클시에 인터럽트 컨트롤러(1)가 출력하는 인터럽트 벡터를 격납하는 피일드이고, INTL 피일드는 인터럽트 요구신호(IRn)에 의해 외부 디바이스로부터 인터럽트 요구가 있을 때에 프로세서로 출력하는 인터럽트 레벨의값을 격납하는 피일드이다.
또 TM 비트 피일드는 인터럽트 요구신호(IRn)를 엣지 트리거 혹은 레벨 트리거중 어느것인가로 설정하는 정보를 격납하는 피일드이다. 이 TM 비트 피일드가 예컨대 "1"인 경우에는, 엣지 트리거 모우드로 설정되어 인터럽트 요구 신호(IRn)가 로우레벨로부터 하이레벨로 변화된 때에 인터럽트가 발생한다. 한편, 이 TM 비트 피일드가 "0"인 경우에는, 레벨 트리거 모우드로 설정되어 인터럽트 요구신호(IRn)가 로우레벨상태인 때에 인터럽트가 발생한다.
또 IE비트 피일드는 인터럽트 요구신호(IRn)에 따라 인터럽트의 발생을 허가할 것인가, 혹은 금지할 것인가를 설정하는 비트 피일드이다. 이 IE비트 피일드가 "1"인 경우에는, 인터럽트 허가상태로 되어 인터럽트 요구신호(IRn)에 의해 인터럽트를 발생시킬 수 있게 된다. 한편, 이 IE비트 피일드가 "0"인 경우에는, 인터럽트 금지상태로 된다. 레벨 트리거 모우드에서는, IE 비트가 "0"인 동안은 인터럽트 요구신호(IRn)가 로우레벨로 되어도 프로세서로 인터럽트를 요구하지 않는다. 한편, 엣지 트리거 모우드에서는, IE비트가 "0"인 동안에 입력된 엣지 트기러는 내부에 보존유지되고, 다음에 IE비트가 "1"로 될 때까지 프로세서에 인터럽트를 요구하는 것을 보류한다.
또 AID비트는 인터럽트 요구신호(IRn)에 의한 인터럽트 처리가 접수되면, 자동적으로 IE 비트를 "0"으로 설정할 것인가 아닌가를 제어하는 비트 피일드이다. 이 AID비트가 "1"인 때는, 인터럽트 인식 사이클이 실행되면 자동적으로 IE비트가 "0"으로 되어 인터럽트 금지상태로 된다. 한편, 이 AID 비트가 "0"인 때는 이 기능은 작용하지 않는다.
또 ES비트는 인터럽트 요구신호(IRn)가 부정(不正)으로 입력된 경우에 "1"이 설정되는 비트 피일드이다. 즉 엣지 트리거 모우드에 있어서 인터럽트 요구신호(IRn)에 엣지 트리거가 발생하여 인터럽트가 요구되고 있는 경우, 그 인터럽트 요구의 인터럽트 인식 사이클이 종료하기 이전에 동일한 IRn 신호에 엣지 트리거가 발생한 때에 "1"이 설정된다.
이러한 인터럽트 제어 레지스터(2)를 구비한 인터럽트 제어회로(3)에 있어서, 인터럽트 요구신호(IRn)를 통하여 엣지 트리거 혹은 레벨 트리거가 인터럽트 제어회로(3)에 입력되면, 입터럽트 제어회로(3)의 내부에서 인터럽트가 발생한 상태로 된다. 이 상태에서 인터럽트 제어 레지스터(n)의 IE비트가 "1"이라면, INTL피일드에 설정한 인터럽트 레벨이 인터럽트 요구 우선신호(IRP0~IRP3)로서 출력되어 프로세서에 인터럽트가 요구된다. 그후, 인터럽트 인식 사이클에 있어서, 인터럽트 인식신호(ICACK)가 로우레벨로 되면, 인터럽트 제어 레지스터(2)의 INTV피일드에 설정된 인터럽트 벡터가 데이터 버스 신호(D00~D07)로서 출력된다. 그리고, 이와 동시에 인터럽트 발생상태가 해제된다.
채널 셀렉터(4)는, 인터럽트 제어 레지스터(2)를 액세스할 때에 외부로부터 입력되는 어드레스신호(A1~A3)와 칩선택신호(CS)로부터 각 인터럽트 요구마다 대응하는 인터럽트 제어 레지스터(#0~#7)를 지정하는 인터럽트 제어 레지스터 지정신호를 생성하는 회로이다. 채널 셀렉터(4)는 예컨대 제3도에 나타낸 바와 같이 구성되어, 제4도에 나타낸 바와 같이 어드레스신호(A1~A3)에 의해 각각의 인터럽트 제어 레지스터(#0~#7)를 지정한다.
다음에는 인터럽트 제어 레지스터(2)의 ES비트 피일드의 구성에 대해 제5도에 나타낸 회로도를 이용하여 설명한다. 한편, 여기에서는 TM비트 피일드에 "1"이 설정되어 엣지 트리거 모우드로 된 경우에 대해 설명한다.
F/F(5)는 인터럽트 발생상태를 보존유지하는 레지스터이고, F/F(6)는 ES비트 피일드에 상당하는 플립플롭이다. 초기상태로서, F/F(5)와 F/F(6)의 내용은 모두 "0"으로 한다. 인터럽트 요구신호(IRn)가 F/F(5)의 클록(CK)에 입력되어 있고, 인터럽트 인식신호(IACK)가 하이레벨인 때에 인터럽트 요구신호(IRn)에 엣지 트리거가 입력되면, F/F(5)에 "1"이 세트되어 인터럽트 발생상태로 된다.
또 인터럽트 제어 레지스터 지정신호(CSn)가 하이레벨이라면, 인터럽트 요구신호(IRn)의 엣지 트리거는 동시에 F/F(6)의 클록(CK)에도 입력된다. 이때에, F/F(5)의 출력(Q)이 로우레벨이라면, F/F(6)의 입력(D)에는 F/F(6)의 출력(Q)이 궤환되고 있으므로, F/F(5)의 내용은 "0"인 채로 된다.
F/F(5)의 CLR(클리어)단자에는 인터럽트 인식신호(IACK)가 입력되고 있는 바, 인터럽트 인식 사이클에서 인터럽트 인식신호(IACK)가 로우레벨로 되면, F/F(5)의 내용은 "0"으로 클리어된다.
이러한 구성에 있어서, 제6도의 인터럽트 동작의 타이밍도에 나타낸 바와 같이 인터럽트 요구신호(IRn)에 엣지 트리거가 발생하면, F/F(5)에는 "1"이 세트이고, 출력(Q)도 하이레벨로 된다. 이러한 상태에 있어서, 인터럽트 제어 레지스터(2)의 IE비트 피일드에 "1"이 설정되어 있으면, INTL 피일드의 값이 인터럽트요구 우선신호(IRP0~IRP3)로서 출력된다. 그후, 인터럽트 인식 사이클에서 인터럽트 인식신호(IACK)가 로우레벨로 되면, F/F(5)는 "0"으로 클리어되고, 그 출력(Q)도 로우레벨도 된다. 이에 따라, 인터럽트 요구 우선신호(IRP0~IRP3)가 모두 하이레벨로 된다. 이상의 동작에서는 ES비트 피일드의 변화는 없다.
다음으로, ES비트 피일드가 변화하는 경우를 설명한다. 인터럽트 요구신호(IRn)에 엣지 트리거가 입력되고 F/F(5)에 "1"이 세트되면, F/F(6)의 입력(D)도 "1"로 된다. 이러한 상태에 있어서, 더욱이 인터럽트 요구신호(IRn)에 엣지 트리거가 입력되면, F/F(6)의 입력(D)의 값 "1"이 래치되므로 F/F(6)의 내용은 "1"로 된다. 즉, 인터럽트 발새상태에 있어서, 더욱이 다음의 엣지 트리거가 입력되면 F/F(6)에는 "1"이 세트되게 된다.
다음에는 제7도를 이용하여 그 타이밍을 설명한다.
제7도에 있어서, 인터럽트 요구신호(IRn)에 엣지 트리거가 발생하면, F/F(5)에 "1"이 세트되고, 출력(Q)도 하이레벨로 된다. 인터럽트 제어 레지스터(2)의 IE비트 피일드가 "1"이라면, INTL피일드의 값이 인터럽트 요구 우선신호(IRP0~IRP3)로서 출력된다. 그후, 인터럽트 인식 사이클이 개시되기 이전에 다음의 엣지 트리거가 인터럽트 요구신호(IRn)에 발생하면, F/F(6)에 "1"이 세트되고, 그 출력(Q)도 하이레벨로 된다.
그후, 인터럽트 인식신호(IACK)가 로우레벨로 되면, F/F(5)는 "0"으로 클리어되고, 그 출력(Q)도 로우레벨도 된다. 이에 따라, 인터럽트요구 우선신호(IRP0~IRP3)는 모두 하이레벨로 된다. 이때에, F/F(6)의 내용은 변화하지 않고 "1"를 유지한다. 이와 같이, F/F(6)는 인터럽트 요구신호(IRn)에 엣지 트리거가 입력되어 인터럽트가 발생하고 있을 때에, 더욱이 다음의 인터럽트가 요구된 것을 나타낼 수 있다.
F/F(6)는 인터럽트 제어 레지스터(2)의 ES비트 피일드에 상당하는 것으로, 외부로부터 독출 혹은 기록을 실행할 수 있도록 구성되어 있다. 기록의 경우는, 기록신호(WR)와 칩선택신호(CS)를 로우레벨로 하고, 데이터 스트로브신호(DS)의 상승엣지를 입력하면, 데이터 버스 신호의 D00의 값이 F/F(6)의 내부로 취입된다. 한편, 독출의 경우는 기록신호(WR)를 하이레벨로 함으로써 F/F(6)의 값이 데이터 버스 신호 D00으로서 출력된다.
이러한 ES비트 피일드[F/F(6)]를 설치함으로써, 엣지 트리거에 의한 종래의 인터럽트 처리가 완전히 처리되지 않은 것을 인터럽트 컨트롤러(1)의 인터럽트 제어 레지스터(2)의 내용을 독출하는 것에 의해 인식할 수 있으므로, 프로그램으로 이러한 경우의 에러 처리를 실행할 수 있다.
제8도는 본 발명의 인터럽트 컨트롤러(1)를 이용한 때의 인터럽트 처리의 순서를 나타낸 도면이다. 제8도에 나타낸 처리순서의 인터럽트 처리에서는, 우선 프로세서의 레지스터의 퇴피(退避)등을 행한 후(스텝 100), 인터럽트 제어 레지스터(2)의 내용을 독출하고(스텝 110), ES비트 피일드[F/F(6)]를 체크한다(스텝 120). 그 결과, ES비트 피일드[F/F(6)]가 "0"이라면, 엣지 트리거에 의한 인터럽트 처리가 완전히 처리되지 않는 일은 없으므로, 정상적인 인터럽트 처리를 실행한다(스텝 130).
한편, ES비트 피일드[F/F(6)]가 "1"일면, 엣지 트리거에 의한 인터럽트 요구가 복수회 발생하고 있어서 인터럽트를 완전히 처리할 수 없는 상태에 있으므로, 에러의 인터럽트 처리를 실행한다(스텝 140). 이상과 같이 인터럽트 처리를 인터럽트 요구신호의 발생상태에 따라 선택할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 예컨대 ES비트 피일드[F/F(6)]를 카운터구성으로 하여 엣지 트리거가 입력된 횟수를 카운트하도록 변경해도 좋다. 이에 따라, 인터럽트 처리중에 인터럽트가 처리될 때까지 몇회의 엣지 트리거가 발생했는가 인식할 수 있고, 그 횟수에 따라 인터럽트 처리를 변경할 수 있다.
한편, 본원 발명의 특허청구의 범위의 각 구성요건에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로서, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 인터럽트 컨트롤러가 인터럽트 발생상태로 되고, 이 상태가 해제될 때까지 더욱이 동일한 인터럽트 요구가 있는 경우에는, 이를 검출하여 그 검출결과를 외부에서는 참조할 수 있도록 했으므로, 인터럽트 처리가 정상적으로 작용하지 않은 것을 판별할 수 있게 되고, 이러한 경우에 다른 인터럽트 처리를 실행할 수 있다. 그 결과, 본 발명에 따른 인터럽트 컨트롤러를 구비한 시스템의 신뢰성을 향상시킬 수 있게 된다.

Claims (2)

  1. 인터럽트 요구신호(IRn)의 최초의 레벨 천이에 따라 인터럽트가 요구된 경우에 인터럽트 발생상태가 세트되는 제1 플립플롭(5)과, 이 제1 플립플롭(5)이 인터럽트 발생상태로 세트되어 있을 때에 더욱이 인터럽트 요구신호에 레벨 천이가 발생하여 다음의 인터럽트가 요구된 경우에 인터럽트 발생상태로 세트되는 제2 플립플롭(6) 및 제2 플립플롭(6)에 접속되어 외부 프로세서로부터의 제어신호에 따라 제2 플립플롭(6)의 값을 데이터 버스 신호(D00~D15)로 출력하는 인터럽트 제어회로(3)를 갖추고, 인터럽트 요구신호의 레벨의 천이에 따라 외부 디바이스로부터의 인터럽트 요구를 받아서 외부 프로세서 인터럽트 처리를 요구하는 것을 특징으로 하는 인터럽트 컨트롤러.
  2. 제1항에 있어서, 상기 제2 플립플롭(6)이 동일한 외부 디바이스로부터 발생한 복수회의 인터럽트 요구를 카운트하는 카운터를 갖추고, 인터럽트 횟수를 외부 프로세서로 출력하는 것을 특징으로 하는 인터럽트 컨트롤러.
KR1019910012666A 1990-07-25 1991-07-24 인터럽트 컨트롤러 KR940011670B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-194714 1990-07-25
JP2194714A JPH0743653B2 (ja) 1990-07-25 1990-07-25 割込みコントローラ

Publications (2)

Publication Number Publication Date
KR920003174A KR920003174A (ko) 1992-02-29
KR940011670B1 true KR940011670B1 (ko) 1994-12-23

Family

ID=16329029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012666A KR940011670B1 (ko) 1990-07-25 1991-07-24 인터럽트 컨트롤러

Country Status (5)

Country Link
US (1) US5410708A (ko)
EP (1) EP0468454B1 (ko)
JP (1) JPH0743653B2 (ko)
KR (1) KR940011670B1 (ko)
DE (1) DE69123794T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
US6145047A (en) * 1994-05-19 2000-11-07 Vlsi Technology Inc. Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode
US5671421A (en) * 1994-12-07 1997-09-23 Intel Corporation Serial interrupt bus protocol
US5708813A (en) * 1994-12-12 1998-01-13 Digital Equipment Corporation Programmable interrupt signal router
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US5640571A (en) * 1995-03-01 1997-06-17 Intel Corporation Interrupt steering for a computer system
US5640570A (en) * 1996-01-26 1997-06-17 International Business Machines Corporation Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer
US5815733A (en) * 1996-02-01 1998-09-29 Apple Computer, Inc. System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
US6070219A (en) * 1996-10-09 2000-05-30 Intel Corporation Hierarchical interrupt structure for event notification on multi-virtual circuit network interface controller
US5819095A (en) * 1996-12-20 1998-10-06 International Business Machines Corporation Method and apparatus for allowing an interrupt controller on an adapter to control a computer system
US5787290A (en) * 1996-12-20 1998-07-28 International Business Machines Corporation Adapter with an onboard interrupt controller for controlling a computer system
DE69731375T2 (de) 1997-06-13 2005-03-17 Alcatel Mehrfachunterbrechungsabwicklungsverfahren und -gerät
US6003109A (en) * 1997-08-15 1999-12-14 Lsi Logic Corporation Method and apparatus for processing interrupts in a data processing system
KR100331028B1 (ko) * 1998-11-18 2002-09-04 한국전자통신연구원 단일신호인터럽트방식의프로세서를위한인터럽트요구제어기및그제어방법
US6493781B1 (en) * 1999-08-19 2002-12-10 Koninklijke Philips Electronics N.V. Servicing of interrupts with stored and restored flags
DE10047183A1 (de) * 2000-09-22 2002-04-18 Infineon Technologies Ag Digitales Zwischenspeicherbauelement
KR100528476B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 컴퓨터 시스템의 인터럽트 처리 장치
US7409483B2 (en) * 2003-12-19 2008-08-05 Intel Corporation Methods and apparatuses to provide message signaled interrupts to level-sensitive drivers
US20050289271A1 (en) * 2004-06-29 2005-12-29 Martinez Alberto J Circuitry to selectively produce MSI signals
JP2006277558A (ja) * 2005-03-30 2006-10-12 Fujitsu Ten Ltd 信号変化検出装置及び信号変化検出方法
US7702889B2 (en) * 2005-10-18 2010-04-20 Qualcomm Incorporated Shared interrupt control method and system for a digital signal processor
US7984281B2 (en) * 2005-10-18 2011-07-19 Qualcomm Incorporated Shared interrupt controller for a multi-threaded processor
US7415557B2 (en) 2006-06-06 2008-08-19 Honeywell International Inc. Methods and system for providing low latency and scalable interrupt collection
JP4897851B2 (ja) * 2009-05-14 2012-03-14 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム及びコンピュータ・システムの制御方法
US9645823B2 (en) 2011-03-03 2017-05-09 Hewlett-Packard Development Company, L.P. Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity
US8738830B2 (en) 2011-03-03 2014-05-27 Hewlett-Packard Development Company, L.P. Hardware interrupt processing circuit
US9189283B2 (en) 2011-03-03 2015-11-17 Hewlett-Packard Development Company, L.P. Task launching on hardware resource for client
JP5588951B2 (ja) * 2011-10-28 2014-09-10 京セラドキュメントソリューションズ株式会社 割り込み制御回路
JP5622284B2 (ja) * 2011-12-28 2014-11-12 京セラドキュメントソリューションズ株式会社 割り込み監視回路
JP6008745B2 (ja) * 2013-01-15 2016-10-19 ルネサスエレクトロニクス株式会社 データ処理装置
JP6582503B2 (ja) * 2015-04-08 2019-10-02 富士通株式会社 情報処理装置
CN111506530A (zh) * 2019-01-30 2020-08-07 智原科技股份有限公司 中断管理系统及其管理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549344B2 (ko) * 1973-12-19 1980-12-11
US4091447A (en) * 1976-07-19 1978-05-23 Union Carbide Corporation Interrupt control system for a microcomputer
US4080649A (en) * 1976-12-16 1978-03-21 Honeywell Information Systems Inc. Balancing the utilization of I/O system processors
US4177513A (en) * 1977-07-08 1979-12-04 International Business Machines Corporation Task handling apparatus for a computer system
US4470111A (en) * 1979-10-01 1984-09-04 Ncr Corporation Priority interrupt controller
IT1193650B (it) * 1983-01-31 1988-07-21 Honeywell Inf Systems Apparato di interruzione ad affidabilita' accresciuta
US4636944A (en) * 1984-01-17 1987-01-13 Concurrent Computer Corporation Multi-level priority micro-interrupt controller
JPS60176145A (ja) * 1984-02-23 1985-09-10 Fujitsu Ltd 割込み処理回路
JPS61183745A (ja) * 1985-02-08 1986-08-16 Mitsubishi Electric Corp 割込制御装置
US4761732A (en) * 1985-11-29 1988-08-02 American Telephone And Telegraph Company, At&T Bell Laboratories Interrupt controller arrangement for mutually exclusive interrupt signals in data processing systems
US5230048A (en) * 1986-09-03 1993-07-20 Wang Laboratories, Inc. Data processing system with tree and list data structure
JPH01246602A (ja) * 1988-03-29 1989-10-02 Mitsubishi Electric Corp プログラマブルコントローラ用特殊機能ユニット
US4862409A (en) * 1988-06-13 1989-08-29 Advanced Micro Devices, Inc. Asynchronous interrupt status bit circuit
JPH0268632A (ja) * 1988-09-05 1990-03-08 Toshiba Corp 割込み制御装置
US5101497A (en) * 1988-09-09 1992-03-31 Compaq Computer Corporation Programmable interrupt controller

Also Published As

Publication number Publication date
JPH0481932A (ja) 1992-03-16
DE69123794T2 (de) 1997-05-15
EP0468454A2 (en) 1992-01-29
KR920003174A (ko) 1992-02-29
JPH0743653B2 (ja) 1995-05-15
DE69123794D1 (de) 1997-02-06
US5410708A (en) 1995-04-25
EP0468454A3 (en) 1992-05-27
EP0468454B1 (en) 1996-12-27

Similar Documents

Publication Publication Date Title
KR940011670B1 (ko) 인터럽트 컨트롤러
KR940001273B1 (ko) 버스사이클을 제어하는 방법 및 마이크로컴퓨터
JPH06103472B2 (ja) デバツグ用マイクロプロセツサ
EP0166431B1 (en) An information processing apparatus having an instruction prefetch circuit
US5070476A (en) Sequence controller
US6473841B1 (en) Signal processing apparatus with memory access history storage
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
US5561672A (en) Apparatus for preventing computer data destructively read out from storage unit
US5761482A (en) Emulation apparatus
US4272809A (en) Channel device
JPS6218939B2 (ko)
EP0463352B1 (en) Microprocessor for use in in-circuit emulator having function of discriminating users space and in-circuit emulator space
JP3093374B2 (ja) 割り込みコントローラ
JPH0258648B2 (ko)
SU1116432A1 (ru) Микропрограммный процессор со средствами быстрого прерывани
JP2988139B2 (ja) 割込み制御装置
JPS6117012B2 (ko)
SU1451703A1 (ru) Устройство дл контрол хода программы
JPH09319592A (ja) マイクロコンピュータ
JPH10333920A (ja) 割込み処理回路
JPH0612292A (ja) マイクロコンピュータ
JPH04330549A (ja) 制御装置
JPH0317137B2 (ko)
JPH01169639A (ja) 記憶装置
JPH06231002A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee