KR100528476B1 - 컴퓨터 시스템의 인터럽트 처리 장치 - Google Patents

컴퓨터 시스템의 인터럽트 처리 장치 Download PDF

Info

Publication number
KR100528476B1
KR100528476B1 KR10-2003-0050120A KR20030050120A KR100528476B1 KR 100528476 B1 KR100528476 B1 KR 100528476B1 KR 20030050120 A KR20030050120 A KR 20030050120A KR 100528476 B1 KR100528476 B1 KR 100528476B1
Authority
KR
South Korea
Prior art keywords
interrupt
source
count value
register
sources
Prior art date
Application number
KR10-2003-0050120A
Other languages
English (en)
Other versions
KR20050011146A (ko
Inventor
박희철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0050120A priority Critical patent/KR100528476B1/ko
Priority to US10/892,350 priority patent/US7162558B2/en
Publication of KR20050011146A publication Critical patent/KR20050011146A/ko
Application granted granted Critical
Publication of KR100528476B1 publication Critical patent/KR100528476B1/ko
Priority to US11/606,887 priority patent/US7752368B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Abstract

본 발명은 다수의 인터럽트 소오스들을 가지는 컴퓨터 시스템의 인터럽트 처리장치에 관한 것으로서, 상기 인터럽트 소오스들에 각각 대응하는 인터럽트 처리 블록들의 각각은; 상기 각 인터럽트 소오스로부터의 인터럽트 발생수를 계수하는 인터럽트 카운트값을 발생하는 카운터; 상기 인터럽트 카운트값을 저장하는 제1레지스터; 상기 우선순위 신호에 응답하여 상기 인터럽트 소오스에 관련된 인터럽트 요구신호를 출력하는 논리게이트 회로; 그리고 상기 인터럽트 소오스에 대한 서비스 루틴의 어드레스를 지정하는 제2레지스터를 구비한다.

Description

컴퓨터 시스템의 인터럽트 처리 장치{INTERUPT PROCESSING CIRCUIT OF COMPUTER SYSTEM}
본 발명은 컴퓨터 시스템에서의 인터럽트 처리에 관한 것으로서, 특히 컴퓨터 시스템에서 인터럽트들을 우선순위에 따라 논리적으로 처리하는 장치에 관한 것이다.
컴퓨터 시스템에서는 무수히 많은 인터럽트(Interrupt) 명령에 따라 사용자가 원하는 동작들이 이루어 지기 때문에, 시스템에서 차지하는 인터럽트 수행의 비중이 매우 높다. 이러한 인터럽트들은 주기적으로 발생하거나 특정상황이 발생될 때마다 매우 빈번하게 발생되고 처리된다. 컴퓨터 시스템의 주변장치들로부터 인터럽트들이 발생되면, 인터럽트 컨트롤러는 이들을 내부의 레지스터에 저장하고 이 인터럽트 소오스들간의 우선순위에 따라 중앙처리장치(CPU)에 인터럽트 요구(Interrupt Request; IRQ)를 한다. 인터럽트 요구를 받은 중앙처리장치는 해당하는 인터럽트 소오스에 따라 지정된 서비스 루틴을 수행한다.
이러한 과정에서 시스템은 인터럽트 소오스들에 관한 정보를 갖고 있어야 하며, 그러한 정보를 필요로 하는 운용체계(Operating system; 또는 운용프로그램)에 제공하여야 한다. 인터럽트 소오스들에 관한 정보는 시스템내에서 인터럽트의 수행과 관리에 필요하다. 이를 수행하기 위하여, 소정의 소프트웨어가 인터럽트 소오스 테이블을 가지고 요구되는 모든 인터럽트에 대한 카운트(count)를 수행한다. 카운트된 값은 시스템내의 메모리에 저장되고 중앙처리장치가 필요로 할 때 제공된다. 메모리 영역에 저장된 카운트 값들은 인터럽트 소오스들에 따른 서비스 루틴을 처리하는데 참조된다.
그러나, 시스템의 동작 중에 끊임없이 발생하는 인터럽트 소오스들에 대한 카운트 값을 저장하고 읽어야 함에 따른 소프트웨어의 부하가 시스템의 전체적인 성능을 저하시키는 요인으로 작용한다.
본 발명의 목적은 시스템의 성능을 저하시키지 않고 효율적인 인터럽트 처리를 할 수 있는 장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명에서는, 다수의 인터럽트 소오스들을 가지는 컴퓨터 시스템에 있어서, 상기 인터럽트 소오스들에 각각 대응하는 인터럽트 처리 블럭들을 가진다. 상기 인터럽트 처리 블럭들의 각각은, 상기 각 인터럽트 소오스로부터의 인터럽트 발생수를 계수하는 인터럽트 카운트값을 발생하는 카운터; 상기 인터럽트 카운트값을 저장하는 제1레지스터; 상기 우선순위 신호에 응답하여 상기 인터럽트 소오스에 관련된 인터럽트 요구신호를 출력하는 논리게이트 회로; 그리고 상기 인터럽트 소오스에 대한 서비스 루틴의 어드레스를 지정하는 제2레지스터를 포함하여 구성된다.
상기 제1레지스터는 저장된 인터럽트 카운트값을 리셋시키는 비트를 포함한다. 상기 인터럽트 카운트값은 소정시간 동안 증가하거나 일정값까지 증가한 후에 리셋된다.
본 발명은 다수의 주변장치들에 연결되어 소정의 동작들을 수행하며, 주변장치들로부터 발생된 인터럽트에 따른 서비스루틴들을 수행하는 컴퓨터 시스템에 적용된다.
도 1은 본 발명이 적용되는 인터럽트 처리 과정을 보여 준다. 도 1에 도시한 바와 같이, 컴퓨터 시스템의 주변장치들로부터 발생되는 인터럽트 소오스들 IS0~ISn-1은 인터럽트 요구블럭 10을 통하여 마스킹된 다음 인터럽트요구(IRQ) 상태레지스터 20에 저장된다. 그 다음, 인터럽트 처리블럭 30은 IRQ 상태레지스터 30으로부터 인터럽트 소오스들에 관한 정보를 받아들이고 인터럽트 소오스들 사이의 우선순위를 정하여 중앙처리장치(CPU) 40으로 인터럽트 소오스에 관한 정보(해당하는 서비스루틴에 관한 요구 및 어드레스 등)를 제공한다. 중앙처리장치 40는 제공된 인터럽트 정보에 따라 지정된 서비스루틴 50을 수행한다.
도 2는 도 1에 보인 인터럽트 요구블럭 10에 관한 기능적인 내부 구성을 보여 준다. 외부에서 발생된 인터럽트 소오스들 IS0~ISn는 멀티플렉서 11을 통하여 선택적으로 입력된 다음 미처리(raw) 인터럽트 레지스터 12에 저장된다. 또한, 입력된 인터럽트 소오스는 인터럽트 활성화 제어(IE)에 따라 앤드 게이트 13과 선택부 14를 통하여 마스킹되어 인터럽트요구(IRQ) 상태레지스터 20에 저장된다.
미처리 인터럽트 레지스터 12는 해당하는 인터럽트 소오스에 대한 서비스 루틴이 완료되면 리셋(reset)되고 다른 인터럽트 소오스를 저장한다. IRQ 상태레지스터는 가능한 인터럽트의 수만큼의 비트들, 즉 예를 들면 32개의 인터럽트 소오스 비트들을 저장할 수 있다.
도 3에 보인 인터럽트 처리블럭 30은 각 인터럽트 소오스에 대응하는 단위블럭들 IB0~IBn-1로 이루어진다. 단위블럭들 IB0~IBn-1은 입력되는 인터럽트 소오스들간의 우선순위를 정하여 중앙처리장치 40으로 IRQ신호를 보낸다.
도 3을 참조하면, 단위블럭들 IB0~IBn-1에는 전술한 IRQ 상태레지스터 20으로부터 제공되는 인터럽트 소오스 비트들 ISB0~ISBn-1이 각각 입력되고, 미리 설정된 소오스값들 S0~Sn-1이 또한 각각 입력된다. 단위블럭들 IB0~IBn-1은, 각각의 해당하는 인터럽트 소오스에 대한 우선순위 정보(미리 설정되어 있음)를 가진 IRQ신호들 VIRQ0~VIRQn-1을 발생한다. 또한 단위블럭들 IB0~IBn-1은 각각의 인터럽트 소오스에 해당하는 인터럽트 서비스 루틴에 관한 어드레스신호들 VADD0~VADDn-1을 발생한다.
단위블럭들 IB0~IBn-1로부터 발생된 IRQ신호들 VIRQ0~VIRQn-1은 멀티플렉서 MUXIRQ를 통하여 중앙처리장치(CPU)로 제공되어 해당하는 서비스 루틴이 실행되도록 한다. 또한, 단위블럭들로부터 제공되는 어드레스신호들 VADD0~VADDn-1은 인터럽트 소오스들에 1:1로 대응하며 해당하는 서비스 루틴을 실행하는 프로그램이 저장된 어드레스를 지정한다.
각 단위블럭에서 발생되는 IRQ신호는 다음 단의 단위블럭에서의 우선순위 신호로 작용하여 인터럽트 소오스들에 각각 할당된 서비스 루틴들의 실행 순서를 정하도록 한다.
단위블럭들은 모두 동일한 방식으로 구성된다. 대표적으로, 단위블럭 IB0는, 멀티플렉서 MUX0, 카운터 CNT0, 인터럽트 카운트 레지스터 ICR0, 논리게이트 ND0, 논리게이트 PND0, 그리고 어드레스 레지스터 VAR0를 포함하여 구성된다.
멀티플렉서 MUX0는, 1:1 멀티플렉서로서, IRQ 상태레지스터 20으로부터 제공되는 인터럽트 소오스비트 ISB0를 입력한다. 멀티플렉서 MUX0는 인터럽트 카운트 레지스터 ICB0로부터 제공되는 소오스값 S0에 응답하여 입력된 소오스비트 ISB0를 앤드게이트 ND0로 출력한다. 논리게이트 ND0는 인터럽트 카운트 레지스터 ICB0로부터 제공되는 인에이블 신호 EN에 응답하여 소오스비트 ISB0를 논리게이트 PND0로 전송한다. 논리게이트 PND0는 미리 설정된 우선순위 신호 PRT0에 제어되어 소오스비트 ISB0를 IRQ신호 VIRQ0로서 출력한다.
IRQ신호 VIRQ0는 두번째의 단위블럭 IB1에서 우선순위 신호 PRT1으로 작용하며 또한 인터럽트 카운트 레지스터 ICR0에 인가되어 인터럽트 카운트값을 조정하는 제어신호 ICTL0으로 이용된다.
어드레스 레지스터 VAR0는 해당하는 인터럽트 소오스비트 ISB0에 일대일로 대응하며, 해당하는 인터럽트 소오스에 배정된 인터럽트 서비스 루틴의 어드레스를 저장한다. 카운터 CNT0는 지정된 소오스값 S0에 응답하여 해당하는 인터럽트 소오스비트 ISB0의 발생 수를 카운트하여 그 값을 인터럽트 카운트 레지스터 ICR0에 보낸다.
인터럽트 카운트 레지스터 ICR0이 총 32비트로 구성된 경우에 그 비트 구성은, 도 4에 보인 바와 같이, 논리게이트 ND0을 통제하는 인에이블 신호 EN을 위한 1 비트EN[0], 멀티플렉서 MUX0를 통제하는 소오스값 S0를 위한 6 비트 S[6:1], 인터럽트 카운팅 동작을 리셋시키기 위한 1 비트 CSET[7], 카운트 플래그를 위한 24 비트 CFLAG[31:8], 그리고 인터럽트 카운트값을 위한 32 비트 ICNT[63:32]로 이루어 진다.
이하, 본 발명의 실시예에 따른 인터럽트 카운트 동작을 설명한다.
IRQ 상태레지스터 20에 저장된 인터럽트 소오스비트는 미리 설정된 소오스값에 의하여 해당하는 인터럽트 카운트 레지스터(예컨대, ICR0)에 설정된다. 만약 해당하는 인터럽트 소오스에 대한 서비스 루틴이 실행되지 못한 상태에서 다시 동일한 인터럽트 소오스를 받게 되면, 인터럽트 카운터 레지스터의 인터럽트 카운트값 ICNT[63:32]는 계속 증가한다. 인터럽트 카운트값 ICNT[63:32]은 사용자가 설정하는 정도에 따라 0x1~oxffffffff까지 증가할 수 있다.
계속 누적되는 인터럽트 카운트값의 정보를 원하는 시스템인 경우에는 CSET[7]을 디스에이블(disable)시키고 시스템이 구동된 이후에 발생하는 모든 인터럽트 소오스들에 대한 요구 회수를 카운트한다. 인터럽트 카운트값이 설정된 범위(예컨대, 0xffffffff) 이상으로 필요한 경우에는 카운트 플래그 CFLAG[31:8]의 값을 1씩 증가시킴으로써 최대 0xffffffff X 0xffffff까지 누적 카운트를 할 수 있다. 이러한 인터럽트 카운트값은 N개의 인터럽트 소오스들에 동일하게 적용되며, 어떠한 종류의 인터럽트가 발생하더라도 각 인터럽트 소오스에 대응하는 단위블럭의 인터럽트 카운트 레지스터에 저장된다.
인터럽트 카운트값이 증가하는 동안에 N개의 인터럽트 소오스들 중 하나가 선택되어 우선순위에 따라 해당하는 IRQ신호가 중앙처리장치 40으로 제공되면, 계속 증가하던 인터럽트 카운트값은 인터럽트 카운트 레지스터의 CSET[7]을 리셋(또는 clear)하여 카운트값을 0으로 만든다. 그후에, 다음의 인터럽트 소오스를 기다리거나, 사용자가 한정한 카운트값에 도달한 때에 인터럽트 카운트값을 리셋시키고 현재의 인터럽트 요구에 대한 일련의 시스템동작을 진행하도록 한다. 인터럽트 인식을 무한적 기다림으로써 발생할 수 있는 비효율성을 제거하여 인터럽트 요구 및 수행으로 인한 시스템의 성능 저하를 방지할 수 있다.
상술한 실시예에서 보인 본 발명의 수단 또는 방법에 준하여 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위 내에서 본 발명의 변형 및 응용이 가능하다.
전술한 바와 같이, 본 발명은 인터럽트 요구 및 카운트 동작을 하드웨어로 구성하여 수행함으로써, 기존의 소프트웨어 방식으로 진행함에 따른 시스템 성능 저하를 방지하는 효과가 있다.
또한, 본 발명은 선택된 인터럽트 요구에 대한 서비스루틴이 수행되는 동안 인터럽트 카운트를 독립적으로 진행할 수 있기 때문에 인터럽트 관리의 효율성을 향상시키는 이점이 있다.
도 1은 컴퓨터시스템에서의 인터럽트 처리 과정을 보여주는 블럭도.
도 2는 도 1의 인터럽트 요구 블럭의 내부 구성을 보여주는 블럭도.
도 3은 본 발명에 따른 인터럽트 처리 블럭의 논리적 구성을 보여주는 회로도.
도 4는 도 3에 보인 인터럽트 카운트 레지스터의 내부 비트 구성도.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
<도면의 주요 구성요소에 관한 참조부호의 설명>

Claims (5)

  1. 다수의 인터럽트 소오스를 구비하는 컴퓨터 시스템의 우선순위 인터럽트 처리 장치에 있어서:
    상기 다수의 인터럽트 소오스들 각각에 대응하는 우선순위를 가진 인터럽트 처리 블록들을 구비하며;
    상기 인터럽트 처리 블럭들 각각은,
    대응하는 인터럽트 소오스로부터의 인터럽트 발생수를 계수하여 인터럽트 카운트값을 발생하는 카운터;
    상기 인터럽트 소오스로부터 인터럽트에 응답하여, 인터럽트 요구신호를 중앙처리장치로 전달하는 논리게이트 회로;
    상기 인터럽트 카운트값을 저장하고, 저장된 인터럽트 카운트값에 따라 상기 논리게이트 회로를 제어하는 제1레지스터; 그리고
    상기 인터럽트 소오스에 대한 서비스 루틴의 어드레스를 지정하는 제2레지스터를 포함하되, 상기 중앙처리장치는 인터럽트 요구신호에 응답하여 우선순위에 의한 인터럽트 처리를 구현하는 것을 특징으로 하는 인터럽트 처리 장치.
  2. 제1항에 있어서,
    상기 제1레지스터는 저장된 인터럽트 카운트값이 미리 설정된 카운트 값에 도달할 때 리셋되는 비트(CSET[7])를 포함하는 것을 특징으로 하는 인터럽트 처리 장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 인터럽트 요구신호는 이웃하는 차기 우선순위 인터럽트 처리 블럭을 디스에이블 시키는 것을 특징으로 하는 인터럽트 처리 장치.
KR10-2003-0050120A 2003-07-22 2003-07-22 컴퓨터 시스템의 인터럽트 처리 장치 KR100528476B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0050120A KR100528476B1 (ko) 2003-07-22 2003-07-22 컴퓨터 시스템의 인터럽트 처리 장치
US10/892,350 US7162558B2 (en) 2003-07-22 2004-07-16 Interrupt signal processing circuit for sending interrupt requests to a computer system
US11/606,887 US7752368B2 (en) 2003-07-22 2006-12-01 Interrupt signal processing circuit for sending interrupt requests to a computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050120A KR100528476B1 (ko) 2003-07-22 2003-07-22 컴퓨터 시스템의 인터럽트 처리 장치

Publications (2)

Publication Number Publication Date
KR20050011146A KR20050011146A (ko) 2005-01-29
KR100528476B1 true KR100528476B1 (ko) 2005-11-15

Family

ID=34074897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0050120A KR100528476B1 (ko) 2003-07-22 2003-07-22 컴퓨터 시스템의 인터럽트 처리 장치

Country Status (2)

Country Link
US (2) US7162558B2 (ko)
KR (1) KR100528476B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528476B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 컴퓨터 시스템의 인터럽트 처리 장치
GB2424510A (en) * 2005-03-24 2006-09-27 Nesta Interactive blocks.
KR101295264B1 (ko) * 2006-02-27 2013-08-12 삼성전자주식회사 컴퓨터 시스템 제어 장치 및 방법
KR200446071Y1 (ko) * 2007-09-29 2009-09-24 티피케이 터치 솔루션스 인코포레이션 다중 인터럽트요청 신호를 지원하는 버스의 로직게이트웨이 회로
JP6123487B2 (ja) * 2013-05-28 2017-05-10 富士通株式会社 制御装置、制御方法及び制御プログラム
US10585823B2 (en) * 2014-09-30 2020-03-10 EMC IP Holding Company LLC Leveling IO
KR20170065845A (ko) 2015-12-04 2017-06-14 삼성전자주식회사 프로세서 및 제어 방법
WO2021061514A1 (en) * 2019-09-25 2021-04-01 Alibaba Group Holding Limited Processor and interrupt controller therein

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181941A (en) * 1978-03-27 1980-01-01 Godsey Ernest E Interrupt system and method
IT1122890B (it) * 1979-08-30 1986-04-30 Honeywell Inf Systems Italia Sistema a microprocessori con struttura modulare a bus e configurazione espandibile
US4353279A (en) * 1981-02-02 1982-10-12 Kawai Musical Instrument Mfg. Co., Ltd. Apparatus for producing ensemble tone in an electric musical instrument
CA1311063C (en) * 1988-12-16 1992-12-01 Tokumichi Murakami Digital signal processor
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
JPH0743653B2 (ja) * 1990-07-25 1995-05-15 株式会社東芝 割込みコントローラ
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5345489A (en) * 1992-06-16 1994-09-06 Nec Corporation Timer circuit having comparator comparing contents of counter and register
US5392033A (en) * 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus
EP0666530A3 (en) * 1994-02-02 1996-08-28 Advanced Micro Devices Inc Periodic system management interrupt source and power management system using it.
JPH07244649A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 割込処理分散方式
US5555430A (en) * 1994-05-31 1996-09-10 Advanced Micro Devices Interrupt control architecture for symmetrical multiprocessing system
US5594873A (en) * 1994-12-08 1997-01-14 Dell Usa, L.P. System and method for identifying expansion devices in a computer system
US5535380A (en) * 1994-12-16 1996-07-09 International Business Machines Corporation System to reduce latency for real time interrupts
US5991693A (en) * 1996-02-23 1999-11-23 Mindcraft Technologies, Inc. Wireless I/O apparatus and method of computer-assisted instruction
KR100218675B1 (ko) * 1996-12-04 1999-09-01 정선종 지능적 우선순위 결정 방식의 다중 인터럽트 제어기 및 그 제어 방법
US5951669A (en) * 1996-12-27 1999-09-14 Apple Computer, Inc. Method and apparatus for serialized interrupt transmission
US5918057A (en) * 1997-03-20 1999-06-29 Industrial Technology Research Institute Method and apparatus for dispatching multiple interrupt requests simultaneously
US6078747A (en) * 1998-01-05 2000-06-20 Jewitt; James W. Application program interface to physical devices
US6163829A (en) * 1998-04-17 2000-12-19 Intelect Systems Corporation DSP interrupt control for handling multiple interrupts
US6185652B1 (en) * 1998-11-03 2001-02-06 International Business Machin Es Corporation Interrupt mechanism on NorthBay
KR100313939B1 (ko) * 1998-12-05 2001-12-20 김영환 인터럽트제어기
GB9827825D0 (en) * 1998-12-17 1999-02-10 Sgs Thomson Microelectronics Interrupt management system
US6502152B1 (en) * 1999-03-08 2002-12-31 Texas Instruments Incorporated Dual interrupt vector mapping
US6378022B1 (en) * 1999-06-17 2002-04-23 Motorola, Inc. Method and apparatus for processing interruptible, multi-cycle instructions
KR100317237B1 (ko) * 1999-10-01 2001-12-22 윤종용 유사 벡터 방식의 인터럽트 컨트롤러 및 그것의 인터럽트 처리 방법
US6715093B1 (en) * 2000-04-28 2004-03-30 Hewlett-Packard Development Company, L.P. Method for triggering an asynchronous event by creating a lowest common denominator clock
US6917997B2 (en) * 2000-06-29 2005-07-12 Palmchip Corporation Integrated circuit including interrupt controller with shared preamble execution and global-disable control bit
US6950887B2 (en) * 2001-05-04 2005-09-27 Intel Corporation Method and apparatus for gathering queue performance data
US6807595B2 (en) * 2001-05-10 2004-10-19 Qualcomm Incorporated Mobile communication device having a prioritized interrupt controller
KR20020088549A (ko) 2001-05-18 2002-11-29 삼성전자 주식회사 인터럽트 처리 방법
US6990097B2 (en) * 2001-06-01 2006-01-24 4198638 Canada Inc. Cell-based switch fabric with inter-cell control for regulating packet flow
US6993613B2 (en) * 2001-09-17 2006-01-31 Intel Corporation Methods and apparatus for reducing receive interrupts via paced ingress indication
DE10229129C1 (de) * 2002-06-28 2003-12-11 Advanced Micro Devices Inc Debug-Schnittstelle für einen Ereigniszeitgeber
DE60210990D1 (de) * 2002-11-19 2006-06-01 St Microelectronics Srl Verfahren zur Erzeugung von Unterbrechungsbefehlen in einem Mikroprozessorsystem und bezügliches Prioritätsunterbrechungssteuerungsgerät
GB2396445B (en) * 2002-12-19 2005-12-21 Advanced Risc Mach Ltd An interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources
KR100528476B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 컴퓨터 시스템의 인터럽트 처리 장치

Also Published As

Publication number Publication date
US7162558B2 (en) 2007-01-09
KR20050011146A (ko) 2005-01-29
US20070079040A1 (en) 2007-04-05
US7752368B2 (en) 2010-07-06
US20050021893A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
CN101872330B (zh) 多pcie设备系统中断处理方法
KR100246710B1 (ko) 컴퓨터 시스템의 인터럽트 제어 장치 및 방법
US20090248931A1 (en) Computer system
KR100528476B1 (ko) 컴퓨터 시스템의 인터럽트 처리 장치
US7446676B2 (en) Self-scan programmable keypad interface
US7328295B2 (en) Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources
US10990544B2 (en) PCIE root complex message interrupt generation method using endpoint
US6810471B2 (en) Memory protection method and circuit specifying attributes on access
US10162530B2 (en) Computer and computer system for collision determination of a command identifier
WO2002061582A2 (en) Event handling
CN113282397B (zh) 外设的中断处理方法及设备
US20050165990A1 (en) Interrupt control device
JP2000187636A (ja) Ｄｍａ転送システム
US7080185B2 (en) Bus control device altering drive capability according to condition
KR100498469B1 (ko) 지연 시간을 최소화한 인터럽트 콘트롤 시스템 및 그 방법
JP3105554B2 (ja) 割込みコントローラ
JP4480678B2 (ja) 半導体集積回路装置
JP5087884B2 (ja) データ処理ユニット、およびこれを使用したデータ処理装置
US20130097343A1 (en) Arrangement, method, integrated circuit and device for routing requests
JP2017004337A (ja) マルチ・プログラマブルデバイス・システムとその制御方法
JPH05120031A (ja) マイクロコンピユータ
CN114691386A (zh) 事件触发主控端、控制芯片及控制方法
JPH0443302B2 (ko)
JP4911842B2 (ja) 割り込み制御回路
JP2001337841A (ja) タスク制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee