DE10229129C1 - Debug-Schnittstelle für einen Ereigniszeitgeber - Google Patents

Abstract

On-Chip-Ereigniszeitgeber mit einem Hardwarezeitgeber und einer Debug-Schnittstelle. Der Hardwarezeitgeber enthält zumindest einen Aufwärtszähler zum Zählen von Takten eines Taktsignals, ein Vergleichsregister zum Speichern eines programmierbaren Zählwertes und einen Komparator zum Überwachen, ob der Zählwert des Aufwärtszählers mit dem Zähler des Vergleichsregisters übereinstimmt. Die Debug-Schnittstelle enthält eine Freigabesteuereinrichtung zur Freigabe des Betriebs des Aufwärtszählers, basierend auf einer vorbestimmten Beziehung zwischen einem Zustand eines Freigabesignals, das dem Aufwärtszähler zugeführt wird, und einem internen Zustand des Hardwarezeitgebers.

Description

Die Erfindung bezieht sich allgemein auf das Testen und Debugging des Betriebs eines Ereigniszeitgebers und insbesondere auf ein On-Chip-System und Verfahren zur Über­ wachung und Steuerung des Betriebs des Ereigniszeitgebers zu Überprüfungszwecken.

Ereigniszeitgeber, die in Personalcomputern verwendet werden, sind zur Verwendung durch die Betriebssystemsoftware gedacht. Unterschiedliche Anwendungsarten können von Ereigniszeitgebern gesteuert werden, z. B. die Synchronisation von digitalen Audio- und Videoströmen in Echtzeit, die Bestimmung von Abläufen, Aufgaben, Vorgängen, usw. unter Verwendung einer Interrupterzeugung mit fester Rate (periodisch), die Be­ stimmung von Laufzeitabläufen, Aufgaben, Vorgängen, usw. in Zusammenhang mit ei­ ner Interrupterzeugung mit variabler Rate (aperiodisch) und Anwendungen auf Multi- Prozessorplattformen unter Verwendung dieser Zeitgeber als "Plattformzeitgeber".

Vor kurzem wurde eine "Multimediatimer" entwickelt, der bisherige "Legacy"-Zeitgeber in Personalcomputern ersetzen soll (insbesondere den 8254 Programmable Interval Timer, die Real Time Clock, den APIC-Zeitgeber und den ACPI-Zeitgeber).

Die Architektur des Multimediatimers umfasst einen Satz von Zeitgebern, der von dem Betriebssystem verwendet werden kann. Die Zeitgeber sind so ausgelegt, dass das Be­ triebssystem in der Lage ist, bestimmte Zeitgeber bestimmten Anwendungen zur direk­ ten Verwendung zuordnen zu können. Jeder Zeitgeber kann so konfiguriert werden, dass er separate Interrupts verursacht. Ein Interrupt kann entweder ein periodischer Interrupt (im Sub-Millisekundenbereich) sein, der eine sehr viel feinere Auflösung auf­ weist, als sie von bisher verwendeten Zeitgebern zur Verfügung gestellt werden kann, oder aperiodische Zeitgeberinterrupts.

Der Multimediatimer ermöglicht eine höhere Taktauflösung zur Verbesserung der Multi­ mediaunterstützung und ermöglicht aperiodische Interrupts, die sowohl Multimediaan­ wendungen als auch die Gesamtsystemleistungsfähigkeit verbessern.

Diese Zeitgeber sind als einzelne Aufwärtszähler mit einem Satz von Vergleichern imp­ lementiert. Der grundsätzliche Zeitgeberaufbau ist in Fig. 1 dargestellt. Ein Taktgenera­ tor 1 stellt ein Taktsignal mit einer festen Frequenz einem Aufwärtszähler zur Verfügung. Das Zählergebnis des Aufwärtszählers nimmt monoton zu. Jeder Zeitgeber enthält ein Vergleichsregister 3 und ein Komparator 4. Der Zeitgeber kann einen Interrupt erzeu­ gen, wenn der vorprogrammierte Zählwert im Vergleichsregister 3 dem Zählwert des freilaufenden Aufwärtszählers 2 entspricht. Der Interrupt wird einer Interruptweiterlei­ tungslogik 5 zugeführt, die den Interrupt zu geeigneten Teilen des Mikroprozessors wei­ terleitet. Insbesondere können die Register, die den Zeitgebern zugeordnet sind, in ei­ nen Speicherbereich abgebildet werden, der der CPU ermöglicht, jedes der Register direkt zu adressieren.

Ein detaillierteres Hardwareblockdiagramm des Multimediazeitgeberaufbaus ist in Fig. 2 gezeigt. Der Aufbau umfasst einen einzelnen Aufwärtszähler 2 mit einer Mehrzahl von Komparatoren 10, 11, 12. Der Zählwert des einzelnen Aufwärtszählers 2 erhöht sich in Übereinstimmung mit einem Taktsignal, das von einem (externen) Taktgenerator 1 zu­ geführt wird. Die Taktfrequenz beträgt vorzugsweise 14,318 MHz, und der Zählwert des Aufwärtszählers besitzt eine Breite von 32 Bit. Gemäß der empfohlenen Hardwareimp­ lementation sollte die Taktfrequenz nicht unterhalb von 10 MHz liegen. Wie in Fig. 2 ge­ zeigt, umfasst die minimale empfohlene Hardwareimplementierung drei einzelne Zeitge­ ber mit einem Vergleichsregister 7, 8, 9 und einem Komparator 10, 11, 12. Jeder der Zeitgeber kann individuell einen Interrupt erzeugen, wenn der voreingestellte Wert in seinem Vergleichsregister 7, 8, 9 gleich dem Zählwert des einzigen Aufwärtszählers 2 ist. Jedes der Vergleichsregister 7, 8, 9 und der Komparatoren 10, 11, 12 sollte eine Breite von entweder 32 Bit (Minimum) oder 64 Bit aufweisen.

Zusätzlich können einige der Zeitgeber in die Lage versetzt werden, periodische Inter­ rupts zu erzeugen. Zu diesem Zweck umfassen diese Zeitgeber ein zusätzliches Zeitin­ tervallregister 13 und einen Addierer, um den Zählwert des Vergleichsregisters perio­ disch zu erhöhen.

Außerdem können die einzelnen Register des Multimediatimers mit einem Datenbus verbunden werden, um zu ermöglichen, dass einzelne Registerwerte gelesen oder ge­ schrieben werden.

Es ist inzwischen sehr schwierig geworden, Fehler in modernen Ereigniszeitgebern zu diagnostizieren und die Leistungsfähigkeit moderner Ereigniszeitgeber zu messen. Dies liegt daran, dass moderne Ereigniszeitgeber mit einer sehr hohen Taktgeschwindigkeit laufen, die für eine Überprüfungssoftware zu schnell ist, um in Echtzeit zu reagieren. Außerdem ist die Sichtbarkeit interner Zustände von Ereigniszeitgebern zunehmend eingeschränkt aufgrund der Komplexität von Chiparchitekturen und aufgrund praktischer Einschränkungen durch die Anzahl extern zugänglicher Kontaktpunkte, die auf einem Chipgehäuse vorgesehen werden können.

Es liegt daher ein Bedürfnis nach einem Ereigniszeitgeber, nach einer Debug-Schnitt­ stelle für einen Ereigniszeitgeber und einem Verfahren vor, das Designern für Ereignis­ zeitgeber ermöglicht, moderne Ereigniszeitgeber-Systeme einfacher zu diagnostizieren bzw. zu debuggen. Insbesondere besteht ein Bedürfnis nach einem On-Chip-System, einer On-Chip-Schnittstelle und einem Verfahren zur Überprüfung der Funktionalität von Ereigniszeitgebern.

Es ist daher die Hauptaufgabe dieser Erfindung, einen Ereigniszeitgeber, eine Debug- Schnittstelle und ein Verfahren anzugeben, die eine einfachere Überprüfung der Funkti­ onalität eines Ereigniszeitgebers ermöglichen.

Eine weitere Hauptaufgabe dieser Erfindung liegt in der Bereitstellung eines Ereignis­ zeitgebers, einer On-Chip-Debug-Schnittstelle und eines Verfahrens, die eine Hard­ wareüberprüfung ohne Erfüllung von Echtzeitanforderungen ermöglichen.

US-A- 6 145 103 beschreibt einen Laufzeit-Überwachungszeitgeber für durch Mikrokon­ troller betriebene Vorrichtungen. Der Laufzeit-Überwachungszeitgeber umfasst einen Erfassungsblock, einen Registrierblock, einen Zählerblock und einen Rücksetzsteuer­ block. Außerdem ist der Laufzeit-Überwachungszeitgeber mit einer Abtaststeuerung verbunden. Der Erfassungsblock ermöglicht einen Zugriff auf ein Register des Register­ blocks unter Benutzung vorbestimmter Bitmuster. In Abhängigkeit von einem ex­ ternen Takt wird ein Zähler des Zählerblocks hochgezählt. Der Zählwert wird in Abhän­ gigkeit entweder von einem Rücksetzsignal oder wenn ein vorbestimmter Zählwert er­ reicht ist, zurückgesetzt.

In DE-A- 198 35 610 ist beschrieben, einen Mikroprozessor oder Mikrokontroller mit ei­ nem OCDS (On Chip-Debug Support)-Modul und einer Debug-Schnittstelle auszustat­ ten. Das OCDS-Modul arbeitet mit einer externen Debug-Einheit zusammen und ermög­ licht, dass die externe Debug-Einheit automatisch die programmgesteuerte Operation anhalten und auf die Register zugreifen kann.

Es werden ein verbesserter Ereigniszeitgeber, eine Debug-Schnittstelle und ein Verfah­ ren angegeben, die die Verwendung von nicht-echtzeitfähiger Überprüfungssoftware ermöglichen.

Gemäß einer Ausführungsform wird ein Ereigniszeitgeber angegeben, der einen Hard­ warezeitgeber umfasst. Der Hardwarezeitgeber enthält zumindest einen Aufwärtszähler, ein Vergleichsregister und einen Komparator. Der Aufwärtszähler zählt die Takte eines Taktsignals. Das Vergleichsregister speichert einen programmierbaren Zählwert. Der Komparator überwacht, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Ver­ gleichsregisters übereinstimmt. Der Ereigniszeitgeber enthält außerdem eine Debug- Schnittstelle. Die Debug-Schnittstelle enthält eine Freigabesteuereinrichtung zur Freiga­ be der Operation des Aufwärtszählers basierend auf einer vordefinierten Beziehung zwi­ schen einem Zustand eines Freigabesignals, das dem Aufwärtszähler zugeführt wird, und einem internen Zustand des Hardware-Zeitgebers.

Gemäß einer anderen Ausführungsform wird eine Debug-Schnittstelle zur Verwendung mit einem Ereigniszeitgeber angegeben. Der Ereigniszeitgeber umfasst einen Hard­ warezeitgeber, der zumindest einen Aufwärtszähler, ein Vergleichsregister und einen Komparator enthält. Der Aufwärtszähler zählt die Takte eines Taktsignals. Das Ver­ gleichsregister speichert einen programmierbaren Zählwert. Der Komparator überwacht, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Verlgeichsregisters überein­ stimmt. Die Debug-Schnittstelle umfasst eine Freigabesteuereinrichtung zur Freigabe der Operation des Aufwärtszählers basierend auf einer vordefinierten Beziehung zwi­ schen einem Zustand eines Freigabesignals für den Aufwärtszähler und einem internen Zustand des Hardwarezeitgebers.

Gemäß einer noch weiteren Ausführungsform wird ein Verfahren zum Debuggen des Betriebs eines Ereigniszeitgebers mit einer Debug-Schnittstelle angegeben. Der Ereig­ niszeitgeber umfasst einen Hardwarezeitgeber einschließlich zumindest einem Auf­ wärtszähler, einem Vergleichsregister und einem Komparator. Der Aufwärtszähler zählt die Takte eines Taktsignals. Das Vergleichsregister speichert einen programmierbaren Zählwert. Der Komparator überwacht, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Vergleichsregisters übereinstimmt. Das Verfahren überwacht einen Zu­ stand des Ereigniszeitgebers und erzeugt ein Halt-Signal, um den Betrieb des Aufwärts­ zählers zu stoppen, wenn ein überwachter interner Zustand mit einer vordefinierten Be­ dingung übereinstimmt.

Weitere Ausführungsformen sind Gegenstand der abhängigen Ansprüche.

Die beiliegenden Zeichnungen sind in die Beschreibung mit aufgenommen und bilden ein Teil der Beschreibung, um die Grundlagen der Erfindung zu erläutern. Die Zeichnun­ gen sind nicht zur Einschränkung der Erfindung auf die nur dargestellten und beschrie­ benen Beispiele, wie die Erfindung hergestellt und verwendet werden kann, auszulegen. Weitere Merkmale und Vorteile werden aus der nachfolgenden und detaillierteren Be­ schreibung der Erfindung deutlich, die in den beiliegenden Zeichnungen dargestellt ist, wobei:

Fig. 1 ein Blockdiagramm ist, das einen allgemeinen Aufbau eines Ereigniszeitgebers darstellt;

Fig. 2 ein Blockdiagramm ist, das den Hardwareaufbau des Multimediatimers dar­ stellt;

Fig. 3 ein Blockdiagramm ist, das allgemein das Zusammenwirken einer Debug- Schnittstelle mit dem Ereigniszeitgeber darstellt;

Fig. 4 ein Ablaufdiagramm ist, das eine Folge von Schritten darstellt, die bei einem Debugvorgang in Zusammenhang mit einem Ereigniszeitgeber verwendet wer­ den;

Fig. 5 ein Blockdiagramm ist, das das Zusammenwirken einer Debug-Schnittstelle mit einem Ereigniszeitgeber im Einzelnen darstellt;

Fig. 6 ein Blockdiagramm ist, das eine beispielhafte Ausführungsform der Debug- Schnittstelle der Fig. 3 darstellt;

Fig. 7 ein Blockdiagramm ist, das eine beispielhafte Ausführungsform des Aufbaus der in Fig. 5 gezeigten Debug-Schnittstelle darstellt;

Fig. 8 ein Blockdiagramm ist, das einen detaillierten Aufbau der Debug-Schnittstelle und eines Ereigniszeitgebers darstellt.

Die dargestellten Ausführungsformen der vorliegenden Erfindung werden unter Bezug­ nahme auf die Figuren beschrieben.

Zunächst wird auf die Zeichnungen und insbesondere auf Fig. 3 Bezug genommen, die eine Debug-Schnittstelle darstellt, die mit einem Ereigniszeitgeber verbunden ist. Der Aufbau der Fig. 3 zeigt diejenigen Komponenten eines Ereigniszeitgebers, insbesondere des Multimediatimers (MMT) 6, der unter Bezugnahme auf Fig. 2 beschrieben wurde, die mit einer hierin beschriebenen Debug-Schnittstelle zusammenwirken. Die Debug- Schnittstelle 16 der vorliegenden Erfindung überwacht interne Zustände des Ereignis­ zeitgebers 6. Die Debug-Schnittstelle 16 erzeugt ein Freigabesignal 18 zur Steuerung des Betriebs des Aufwärtszählers 2 in dem Ereigniszeitgeber 6 basierend auf einer vor­ definierten Beziehung zwischen dem überwachten internen Zustand des Ereigniszeitge­ bers und dem Freigabesignal 18. Vorzugsweise werden die internen Zustände des Er­ eigniszeitgebers 6, z. B. Interrupts, die von dem Multimediatimer erzeugt werden, in ei­ nem Register 17 gespeichert, das von der Debug-Schnittstelle 16 gelesen werden kann.

Aufgrund der in die Debug-Schnittstelle 16 eingebauten Funktionalität werden Interrup­ tereignisse mit dem Auftreten eines programmierten internen Ereignisses ausgelöst, z. B. ein von einem Komparator des Ereigniszeitgebers erzeugten Interrupt, ohne dass die Daten zunächst von dem Chip nach außen übertragen werden müssen. Das zu überwa­ chende Ereignis kann extern durch Einstellen eines bestimmten Registers in der Debug- Schnittstelle programmiert werden, wobei deren Einzelheiten nachfolgend beschrieben werden.

In dem Ereigniszeitgeber 6 sind Datenregister zum Speichern von Ereignissen auf dem Chip implementiert. Es ist schwierig, sowohl den Ereigniszeitgeber als auch die damit verwendete Software zu debuggen. Durch die Verwendung der integrierten Debug- Schnittstelle 16 kann die Vielfalt interner Signale, die nur intern auf einem Chip existie­ ren und nicht zur Oberfläche des Chips weitergeleitet werden, so entworfen werden, dass Signale von dem Ereigniszeitgeber empfangen werden und den Ereigniszeitgeber basierend auf einer vorprogrammierten Beziehung auslösen (triggern). Aufgrund ihrer Programmierbarkeit umfasst die Debug-Schnittstelle 16 zumindest ein programmierba­ res Debug-Register zum Speichern von Parametern, die den Betrieb des Aufwärtszäh­ lers steuern, d. h. einen Start und Stop des Aufwärtszählvorgangs.

Ein beispielhaftes Ablaufdiagramm, das eine Debugoperation darstellt, ist in Fig. 4 ge­ zeigt. Nachdem die Parameter zur Auswahl interner Zustände extern eingestellt worden sind (Schritt S1), tritt die Debugoperation in einen Überwachungszustand ein (Schritt S2). Wenn der vorprogrammierte interne Zustand erfasst worden ist (Schritt S3), wird die Operation des Aufwärtszählers angehalten (Schritt S4). Solch ein Debugvorgang ermöglicht einem Benutzer, absichtlich die Operation des Zeitgebers in Abhängigkeit von dem Auftreten eines vorprogrammierten Ereignisses anzuhalten. Somit kann die Funktionalität des Ereigniszeitgebers und der Software schrittweise überprüft werden. Solch eine Debugoperation ermöglicht eine effiziente Überprüfung, ohne das Bedürfnis, Daten aus dem Chip heraus zu übertragen. Die Debug-Schnittstelle muss allein durch Einstellen des Debugregisters programmiert werden.

In einer besonderen Ausführungsform ermöglicht die Debug-Schnittstelle, die Verarbei­ tungsgeschwindigkeit des Ereigniszeitgebers adaptiv einzustellen. Insbesondere kann die Verarbeitungsgeschwindigkeit zur Annäherung an bestimmte interne Ereignisse ver­ mindert werden, um sich an die nicht-echtzeitfähigen Softwaremöglichkeiten anzupas­ sen. Der Aufbau einer solchen besonderen Ausführungsform ist in Fig. 5 dargestellt. Wie hierin dargestellt, wird das Taktsignal des Aufwärtszählers von dem Taktgenerator 1 außerdem zu der Debug-Schnittstelle 16 abgezweigt. Basierend auf dem empfangenen Taktsignal 20 wird die Debug-Schnittstelle in die Lage versetzt, den Zählvorgang des Aufwärtszählers zu steuern. Der besondere Aufbau einer solchen Debug-Schnittstelle wird nachfolgend im Einzelnen beschrieben.

Im Folgenden wird unter Bezugnahme auf Fig. 6 eine besondere Implementierung einer Debug-Schnittstelle 16 dargestellt. Die Debug-Schnittstelle 16 umfasst eine Freigabe­ steuereinrichtung 23, eine Überwachungseinrichtung 22 und ein Debug-Register 21. Beim Erhalt eines vorprogrammierten Ereignissignals von der Überwachungseinrichtung 22, erzeugt die Freigabesteuereinrichtung 21 ein Haltsignal, um den Betrieb des Auf­ wärtszählers anzuhalten. Ein bestimmtes Ereignis des Multimediatimers 6 wird von der Überwachungseinrichtung 22 überwacht, die mit dem Debug-Register 21 verbunden ist. Das Debug-Register 21 kann zur Auswahl eines bestimmten internen Zustands durch Setzen eines "Freigabe-Stopp"-Registers oder eines Bits durch einen Benutzer pro­ grammiert werden. Zur Überwachung des internen Zustands kann die Überwachungs­ einrichtung 22 als Multiplizierer ausgebildet sein, der den internen Zustand mit dem ge­ setzten Wert im Debug-Register 21 multipliziert. Alternativ kann die Überwachungsein­ richtung eine UND-Verknüpfungseinrichtung sein oder den internen Zustand mit dem Registersignal über ein exklusives ODER verknüpfen. Für den Fachmann ist es selbst­ verständlich, dass die Überwachungseinrichtung mit derselben Wirkung unter Verwen­ dung einer Vielzahl von Einrichtungen zur Weiterleitung des ausgewählten Ereignissig­ nals zur Überwachung implementiert werden kann.

Wie zuvor erwähnt, kann die oben beschriebene Debug-Schnittstelle 16 verwendet wer­ den, um die Verarbeitungsgeschwindigkeit des Ereigniszeitgebers zu vermindern. Eine beispielhafte Ausführungsform solch einer Debug-Schnittstelle ist in Fig. 7 dargestellt. Die Debug-Schnittstelle 16 ist ähnlich zu dem in Fig. 6 gezeigten Aufbau ausgebildet. Zusätzlich umfasst die Debug-Schnittstelle einen Taktteiler 24, der mit der Freigabesteu­ ereinrichtung verbunden ist und mit einem Teilerwertregister 25 verbunden ist. Der empfangene Taktwert 20, der von dem Taktsignal abgezweigt ist, das dem Aufwärts­ zähler 2 zugeführt wird, wird von dem Taktteiler 24 empfangen, um die Taktfrequenz in Übereinstimmung mit dem programmierten Teilerwert zu vermindern. Der neue Takt 20' mit einer verminderten Taktfrequenz wird der Freigabesteuereinrichtung 23 zugeführt. Basierend auf dem empfangenen Takt 20' mit der verminderten Taktfrequenz passt die Freigabesteuereinrichtung die Verarbeitungsgeschwindigkeit des Aufwärtszählers an die verminderte Taktgeschwindigkeit durch Erzeugung geeigneter Start/Stopp-Signale 18 an. Zur Bewahrung der verminderten Verarbeitungsgeschwindigkeit des Ereigniszeitge­ bers wird das Start/Stopp-Signal 18 periodisch erzeugt. Auf diese Weise kann der Be­ trieb des Ereigniszeitgebers und die Verarbeitung der Überprüfungssoftware schrittwei­ se in Abhängigkeit von externen Einstellungen der Debug-Schnittstelle überwacht wer­ den.

Diese externen Einstellungen können in separaten Debug-Registern bereitgestellt wer­ den, nämlich zur Programmierung zu überwachender interner Zustände in dem Debug- register 21, und einem Taktteilungswertregister 25, oder in einem gemeinsamen Regis­ ter, das alle extern einstellbaren Parameter kombiniert.

Fig. 8 zeigt den Aufbau des oben erwähnten Multimediatimers und der Debug-Schnitt­ stelle. Wie zuvor erwähnt, kann der Ereigniszeitgeber 6 ein Multimediazeitgeber sein, wie er z. Z. bei Personalcomputern in Verwendung ist. In einer bevorzugten Ausfüh­ rungsform der Debug-Schnittstelle 16 ist der Ereigniszeitgeber 6 ein solcher Multimedia­ zeitgeber. Der besondere Aufbau des in Fig. 8 gezeigten Multimediatimers ist ähnlich zu dem, der in Verbindung mit Fig. 2 beschrieben wurde. Der auf dem Chip angeordnete Multimediatimer der Fig. 8 unterscheidet sich von dem der Fig. 2 durch internes Register 17, das der Debug-Schnittstelle ermöglicht, die aktuellen internen Zustände zu lesen. Außerdem umfasst die Implementation des Multimediatimers auf dem Chip einen Auf­ wärtszähler 2, dessen Betrieb von der auf dem Chip vorgesehenen Debug-Schnittstelle 16 gesteuert wird, insbesondere durch die Freigabesteuereinrichtung 23, die in der De­ bug-Schnittstelle enthalten ist. Zusätzlich wird das Taktsignal, das dem Aufwärtszähler 2 zugeführt wird, zu der Debug-Schnittstelle abgezweigt.

Der Aufbau der in Fig. 8 gezeigten Debug-Schnittstelle 16 ist ähnlich zu dem in Fig. 7 dargestellten Aufbau. Der dargestellte Aufbau unterscheidet sich von dem der Fig. 7 durch ein einziges Debug-Steuerregister 26, das die vorprogrammierten Parameter speichert, die sich auf einen Teilungswert zur Steuerung des Taktteilers 24 und Freiga­ bestoppbits zur Auswahl bestimmter interner zu überwachender Zustände beziehen. Insbesondere überwacht der dargestellte Aufbau eine Mehrzahl interner Zustände, die im Register 17 gespeichert sind. Welcher der internen Zustände ein Stoppsignal auslö­ sen kann, das von der Freigabesteuereinrichtung 23 erzeugt wird, hängt von den Ein­ stellungen in dem Debugsteuerregister 26 ab. Nur diejenigen Interrupts können eine Reaktion der Freigabesteuereinrichtung 23 auflösen, die zuvor von einem Benutzer in dem Debug-Steuerregister 26 ausgewählt wurden.

Ein wichtiges Merkmal des oben beschriebenen Aufbaus ist die Fähigkeit, ein Halt-Sig­ nal zum Anhalten des Betriebs des Aufwärtszählers zu erzeugen, ohne dass interne Da­ ten von dem Chip nach außen übertragen werden müssen. Die Debug-Schnittstelle er­ möglicht einen Überprüfungsvorgang einer Software und eines Ereigniszeitgebers durch einfache Einstellung der Parameter des oben angegebenen Debug-Steuerregisters.

Externe Hardware und Software kann verwendet werden, um die oben erwähnten Para­ meter und Bedingungen zu programmieren, um eine Interruptübereinstimmung und Er­ eignisdaten zu erhalten und um die Interruptübereinstimmung und Ereignisdaten zum Debuggen des Ereigniszeitgebers und der Software zu interpretieren.

Zusammenfassend ermöglicht die Debug-Schnittstelle einem externen Benutzer, interne Zustände des Multimediatimers zu überwachen und den Hauptzähler des Multimedia­ zeitgebers basierend auf internen Bedingungen anzuhalten. Die Debug-Schnittstelle unterstützt eine erfolgreiche Überprüfung durch Ermöglichung eines Anhaltens des Be­ triebs des Ereigniszeitgebers, nachdem der aktuelle Zählwert mit einer vorbestimmten Bedingung übereinstimmt, und zwar durch Verminderung des internen Taktes des Auf­ wärtszählers, um den Betrieb des Zeitgebers durch Software zu überwachen und den Zähler für eine bestimmte Anzahl von Zyklen zu starten. Dies ermöglicht, zuvor eine Anzahl von Zählschritten festzulegen, die vom Aufwärtszähler 2 durchgeführt werden.

Ein wichtiges Merkmal des obenbeschriebenen Ereigniszeitgebers und der Debug- Schnittstelle ist die Fähigkeit, den Ereigniszeitgeber zu testen und zu debuggen, ohne den Betrieb der weiteren Funktionen des Ereigniszeitgebers zu beeinträchtigen.

Claims (19)

1. Ereigniszeitgeber mit einem Hardwarezeitgeber, einschließlich zumindest einem Aufwärtszähler (2) zum Zählen von Takten eines Taktsignals, einem Vergleichs­ register (7, 8, 9) zum Speichern eines programmierbaren Zählwertes und einem Komparator (10, 11, 12) zum Überwachen, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Vergleichsregisters (7, 8, 9) übereinstimmt, und mit einer Debug-Schnittstelle (16), einschließlich einer Freigabesteuereinrichtung (23) zur Freigabe des Betriebs des Aufwärtszählers basierend auf einer vordefinierten Beziehung zwischen einem Zustand eines Freigabesignals (18), das dem Aufwärts­ zähler (2) zugeführt wird, und einem internen Zustand des Hardwarezeitgebers.

2. Ereigniszeitgeber nach Anspruch 1, wobei die Debug-Schnittstelle (16) außerdem eine Überwachungseinrichtung (22) zum Empfang eines internen Zustands des Hardwarezeitgebers und eines Freigabe-Stopp-Auswahlsignals und zur Weiter­ leitung eines empfangenen internen Zustandes an die Freigabesteuereinrichtung (23), wenn die entsprechende Freigabe-Stopp-Auswahl eingestellt wurde.

3. Ereigniszeitgeber nach Anspruch 2, wobei die Debug-Schnittstelle (16) außerdem ein Freigabe-Stopp-Register (21; 26) zur Speicherung der Auswahl eines Freigabe- Stopps umfasst, wobei das Freigabe-Stopp-Steuerregister (21; 26) mit der Über­ wachungseinrichtung (22) verbunden ist.

4. Ereigniszeitgeber nach Anspruch 3, wobei die Debug-Schnittstelle (16) eine Mehr­ zahl von Überwachungseinrichtungen (22) und entsprechende Freigabe-Stopp- Steuerregister (21; 26) umfasst, um jeweils eine Mehrzahl interner Zustände des Hardwarezeitgebers einzeln zu überwachen und weiterzuleiten.

5. Ereigniszeitgeber nach Anspruch 2, wobei die Überwachungseinrichtung (21; 26) ein Multiplizierer ist.

6. Ereigniszeitgeber nach Anspruch 2, wobei die Überwachungseinrichtung (21; 26) eine exklusive ODER-Verknüpfungseinrichtung ist.

7. Ereigniszeitgeber nach Anspruch 2, wobei die Überwachungseinrichtung (21; 26) eine UND-Verknüpfungseinrichtung ist.

8. Ereigniszeitgeber nach Anspruch 1, wobei der interne Zustand ein Interrupt ist, der von dem Komparator (10-12) erzeugt wird, wenn die Zählwerte des Aufwärts­ zählers (2) und des Vergleichsregisters (7-9) übereinstimmen.

9. Ereigniszeitgeber nach Anspruch 1, wobei die Debug-Schnittstelle (16) außerdem einen Taktteiler (24) zum Empfang des Taktsignals (20) des Aufwärtszählers und zur Weiterleitung eines Signals (20') einer verminderten Taktfrequenz gemäß einem programmierbaren Teilungswert an die Freigabesteuereinrichtung (23) umfasst und die Freigabesteuereinrichtung (23) den Betrieb des Aufwärtszählers an das Taktsignal (20') der verminderten Taktfrequenz anpasst.

10. Ereigniszeitgeber nach Anspruch 9, wobei die Debug-Schnittstelle (16) außerdem ein Taktsteuerregister (25; 26) zur Speicherung des programmierbaren Teiler­ wertes umfasst.

11. Integrierte Schaltkreisstruktur mit einem Ereigniszeitgeber gemäß Anspruch 1, der als Teil davon ausgebildet ist.

12. Debug-Schnittstelle zur Verwendung mit einem Ereigniszeitgeber, der einen Hard­ warezeitgeber umfasst, einschließlich zumindest einem Aufwärtszähler (2) zum Zählen von Takten eines Taktsignals, einem Vergleichsregister (7, 8, 9) zum Speichern eines programmierbaren Zählwertes und einem Komparator (10, 11, 12) zur Überwachung, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Ver­ gleichsregisters (7, 8, 9) übereinstimmt, wobei die Debug-Schnittstelle eine Freigabesteuereinrichtung (23) zur Freigabe des Betriebs des Aufwärtszählers basierend auf einer vordefinierten Beziehung zwischen einem Zustand eines Freigabesignals (18) für den Betrieb des Aufwärtszählers und einem internen Zustand des Hardwarezeitgebers umfasst.

13. Debug-Schnittstelle gemäß Anspruch 12 die außerdem eine Überwachungs­ einrichtung (22) zum Empfang eines internen Zustandes des Hardwarezeitgebers und eines Freigabe-Stopp-Auswahlsignals und zur Weiterleitung eines empfan­ genen internen Zustandes an die Freigabesteuereinrichtung (23), wenn das entsprechende Freigabe-Stopp-Auswahlsignal eingestellt ist, umfasst.

14. Debug-Schnittstelle gemäß Anspruch 12 die außerdem ein Debug-Steuerregister (21; 24; 26) zum Einstellen von Steuerparametern zur Erzeugung des Freigabe­ signals (18) durch die Freigabesteuereinrichtung (23) umfasst.

15. Debug-Schnittstelle gemäß Anspruch 12, die außerdem einen Taktteiler (24) zum Empfang des Taktsignals (20) des Aufwärtszählers und zum Weiterleiten eines Taktsignals (20') mit verminderter Taktfrequenz, das in Übereinstimmung mit einem programmierbaren Teilerwert vermindert ist, zu der Freigabesteuereinrichtung (23) umfasst und die Freigabesteuereinrichtung (23) den Betrieb des Aufwärtszählers an das Taktsignal (20') mit verminderter Taktfrequenz anpasst.

16. Integrierte Schaltkreisstruktur mit einer Debug-Schnittstelle gemäß Anspruch 12, die als Teil davon ausgebildet ist.

17. Verfahren zum Debuggen des Betriebs eines Ereigniszeitgebers (6) mittels einer Debug-Schnittstelle, wobei der Ereigniszeitgeber (6) einen Hardwarezeitgeber umfasst, einschließlich zumindest einem Aufwärtszähler (2) zum Zählen von Takten eines Taktsignals, einem Vergleichsregister (7-9) zum Speichern eines programmierbaren Zählwertes und einem Komparator (10-12) zur Überwachung, ob der Zählwert des Aufwärtszählers mit dem Zählwert des Vergleichsregisters (7-­ 9) übereinstimmt, wobei das Verfahren die folgenden Schritte umfasst:
Überwachen (S2) eines internen Zustandes des Ereigniszeitgebers (6), und
Erzeugen (S4) eines Halt-Signals (18) von der Debug-Schnittstelle, um den Betrieb des Aufwärtszählers (2) anzuhalten, wenn der überwachte interne Zustand mit einer vordefinierten Bedingung übereinstimmt (S3).

18. Verfahren nach Anspruch 17, wobei der interne Zustand ein Interrupt ist, der erzeugt wird, wenn die Zählwerte des Aufwärtszählers (2) und des Vergleichs­ registers (7-9) in dem Ereigniszeitgeber (6) übereinstimmen, und das Halt-Signal (18) nach Löschen (S3) des Interrupts in dem Erzeugungsschritt (S4) erzeugt wird.

19. Verfahren nach Anspruch 17, das außerdem die Schritte zur Ausführung durch die Debug-Schnittstelle umfasst:
Empfangen des Taktsignals (20) des Aufwärtszählers,
Erhalten eines vorprogrammierten Taktteilerwertes,
Erzeugen eines Taktsignals (20') basierend auf dem empfangenen Taktsignal (20) des Aufwärtszählers mit einer verminderten Taktfrequenz in Übereinstimmung mit dem Taktteilerwert, und
Erzeugen des Halt-Signals (18) zur Anpassung des Betriebs des Aufwärtszählers an die verminderte Taktfrequenz.