DE19939579A1 - Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer Oszillation - Google Patents
Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer OszillationInfo
- Publication number
- DE19939579A1 DE19939579A1 DE19939579A DE19939579A DE19939579A1 DE 19939579 A1 DE19939579 A1 DE 19939579A1 DE 19939579 A DE19939579 A DE 19939579A DE 19939579 A DE19939579 A DE 19939579A DE 19939579 A1 DE19939579 A1 DE 19939579A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- clock signal
- circuit
- oscillation
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
Es wird eine Vorrichtung zum Erfassen eines Stoppens einer Oszillation offenbart, welche das Stoppen der Oszillation eines externen Taktsignals ohne Erhöhen der Last einer CPU in einem Mikrocomputer erfaßt und ein Signal erzeugt, um den Mikrocomputer zurückzusetzen, oder das Systemtaktsignal von dem externen Taktsignal zu einem internen Taktsignal wechselt.
Description
Die vorliegende Erfindung betrifft eine Vorrichtung zum
Erfassen eines Stoppens einer Oszillation, die ein Stoppen
einer Oszillation eines externen Oszillators erfaßt, wel
cher einen externen Takt an einen Mikrocomputer anlegt, und
ein Signal erzeugt, um den Mikrocomputer zurückzusetzen,
oder ein Signal erzeugt, um eine Unterbrechungsanweisung
auszuführen, wenn ein derartiges Stoppen einer Oszillation
erfaßt wird. Die vorliegende Erfindung betrifft ebenso eine
Vorrichtung zum Ausführen einer Verarbeitung nach dem Er
fassen eines Stoppens einer Oszillation.
Fig. 6 zeigt ein Blockschaltbild einer Vorrichtung zum
Erfassen eines Stoppens einer Oszillation im Stand der
Technik. Das Bezugszeichen 1 bezeichnet einen Oszillator,
das Bezugszeichen 2 bezeichnet einen Mikrocomputer, der auf
einem Halbleitersubstrat (oder einem Halbleiterchip) ausge
bildet ist. Der Mikrocomputer 2 weist die folgenden Elemen
te 3 bis 8 auf, welche auf einem Halbleitersubstrat vorge
sehen sind. Ein Taktsignalgenerator 3 erzeugt ein Taktsig
nal und ist mit dem Oszillator 1 verbunden. Eine CPU 4,
welche in Übereinstimmung mit dem Taktsignal arbeitet, er
zeugt periodisch eine Rücksetzanweisung. Eine Zeitgeber-
Rücksetzschaltung 5 erzeugt einen Rücksetzpuls als Reaktion
auf die Rücksetzanweisung. Eine Puls-Erzeugungsschaltung 6
erzeugt ein Pulssignal mit einer konstanten Periode. Ein
Acht-Bit-Zeitgeber 7 erhöht seinen Zählwert als Reaktion
auf das Pulssignal von der Puls-Erzeugungsschaltung 6 und
setzt den Zählwert als Reaktion auf den Rücksetzpuls von
der Zeitgeber-Rücksetzschaltung 5 zurück. Der Acht-Bit-
Zeitgeber 7 gibt ein Überlaufsignal aus, wenn der Zählwert
einen vorbestimmten Wert erreicht. Eine Rücksetzsignal-Er
zeugungsschaltung 8 erzeugt ein Rücksetzsignal zum Zurück
setzen des Mikrocomputers 2 als Reaktion auf das Überlauf
signal von dem Acht-Bit-Zeitgeber 7.
Fig. 3 zeigt ein Blockschaltbild eines LAN-Systems, das
aus mehreren Mikrocomputern besteht. Das Bezugszeichen 9
bezeichnet einen seriellen Bus und mehrere Mikrocomputer
sind mit Knoten 10 1 bis 10 N auf dem seriellen Bus verbun
den.
Das System arbeitet wie folgt. Wenn die Mikrocomputer
eine Kommunikationsfunktion aufweisen, können sie über den
seriellen Bus 9 Daten zu den anderen übertragen. Wenn je
doch eine Störung auftritt, zum Beispiel der Oszillator ei
nes Mikrocomputers abgetrennt wird, während der Mikrocompu
ter Daten überträgt, stoppt der Mikrocomputer und fährt
fort, ein Signal eines höherwertigeren Pegels (zum Beispiel
ein Signal eines Pegels "H") oder ein Signal eines nieder
wertigeren Pegels (zum Beispiel ein Signal eines Pegels
"L") zu dem seriellen Bus auszugeben.
Wenn der Mikrocomputer stoppt und fortfährt, das Signal
eines Pegels "L" zu dem Bus auszugeben, ist der Einfluß auf
die anderen Mikrocomputer ziemlich klein und sie können
über den seriellen Bus 9 miteinander kommunizieren. Wenn
der Mikrocomputer andererseits stoppt und fortfährt, das
Signal eines Pegels "H" auszugeben, können die anderen Mi
krocomputer nicht miteinander kommunizieren. Daher ändert
sich selbst dann, wenn einer der anderen Computer ein Sig
nal eines Pegels "L" zu dem seriellen Bus 9 ausgibt, der
Signalpegel auf dem seriellen Bus 9 nicht zu dem Pegel "L".
Als Ergebnis ist die Kommunikation nicht länger möglich.
Wenn ein derartiger Fehler auftritt, ist ein Zurückset
zen des Mikrocomputers erforderlich, um den Zustand zu be
seitigen, bei welchem das Signal eines Pegels "H" andauernd
zu dem seriellen Bus 9 ausgegeben wird. Nach einem derarti
gen Fehler setzt die Vorrichtung zum Erfassen eines Stop
pens einer Oszillation im Stand der Technik den Mikrocompu
ter wie folgt zurück.
In einem normalen Zustand, das heißt, kein Fehler tritt
auf, zum Beispiel wird kein Oszillator abgetrennt, arbeitet
die CPU 4 synchron zu dem Taktsignal von der Taktsignal-Er
zeugungsschaltung 3. Die CPU 4 erzeugt periodisch ein Rück
setzanweisungssignal. Die Zeitgeber-Rücksetzschaltung 5 er
zeugt einen Rücksetzpuls als Reaktion auf die Rücksetzan
weisung. Der Zählwert des Acht-Bit-Zeitgebers 7 wird durch
diesen Rücksetzpuls periodisch zurückgesetzt. Daher wird
kein Überlaufsignal aus dem Acht-Bit-Zeitgeber 7 ausgege
ben. Als Ergebnis gibt die Rücksetzsignal-Erzeugungsschal
tung 8 kein Signal aus, um den Mikrocomputer 2 zurückzuset
zen.
Wenn andererseits ein Fehler auftritt, zum Beispiel der
Oszillator abgetrennt wird, wird kein Taktsignal von der
Takterzeugungsschaltung 3 an die CPU 4 angelegt und stoppt
die CPU 4 ihre Arbeit. Daher erzeugt die CPU 4 nicht die
Rücksetzanweisung. Als Ergebnis kann die Zeitgeber-Rück
setzschaltung 5 den Rücksetzpuls nicht erzeugen, um den
Acht-Bit-Zeitgeber 7 zurückzusetzen. Folglich erhöht der
Acht-Bit-Zeitgeber 7 seinen Zählwert in Übereinstimmung mit
dem Puls von der Puls-Erzeugungsschaltung 6, bis er über
läuft, um ein Überlaufsignal zu der Rücksetzsignal-Erzeu
gungsschaltung 8 auszugeben. Wenn die Rücksetzsignal-Erzeu
gungsschaltung 8 das Überlaufsignal von dem Acht-Bit-Zeit
geber 7 aufnimmt, erzeugt sie ein Rücksetzsignal, um den
Mikrocomputer 2 zurückzusetzen. Wenn der Mikrocomputer 2
einmal zurückgesetzt worden ist, wird der Zustand besei
tigt, der das Signal eines Pegels "H" zu dem seriellen Bus
ausgibt.
Die Vorrichtung zum Erfassen eines Stoppens einer Os
zillation im Stand der Technik, die wie zuvor beschrieben
aufgebaut ist, kann den Mikrocomputer 2 zurücksetzen, wenn
der Mikrocomputer 4 seine Arbeit nach dem Fehler, zum Bei
spiel dem Abtrennen des Oszillators 1, stoppt. Jedoch muß
die CPU 4, während die CPU 4 normal arbeitet, immer peri
odisch die Rücksetzanweisung ausgeben. Daher ist die Last
der CPU 4 groß.
Weiterhin fährt, wenn der Oszillator 1 stoppt, während
die CPU 4 eine Rücksetzanweisung ausgibt, die CPU 4 fort,
die Rücksetzanweisung auszugeben. Daher läuft der Zählwert
des Acht-Bit-Zeitgebers 7 nicht nach dem Stoppen des Oszil
lators 1 über. Als Ergebnis kann die Rücksetzsignal-Erzeu
gungsschaltung 8 das Rücksetzsignal nicht ausgeben.
Weiterhin wird das Stoppen des Oszillators 1 durch das
Überlaufsignal des Acht-Bit-Zeitgebers 7 erfaßt; es dauert
jedoch eine lange Zeit, bis der Acht-Bit-Zeitgeber 7 über
läuft. Als Ergebnis dauert es eine lange Zeit, bis das
Stoppen des Oszillators 1 erfaßt werden kann, und Verarbei
tungen des Mikrocomputers 2 können nicht unmittelbar nach
dem Stoppen des Oszillators 1 gestartet werden.
Es ist demgemäß eine Aufgabe der vorliegenden Erfin
dung, eine Vorrichtung zum Erfassen eines Stoppens einer
Oszillation zu schaffen, welche die zuvor beschriebenen
Nachteile beseitigen kann.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine Vorrichtung zum Erfassen eines Stoppens einer Oszilla
tion zu schaffen, welche das Stoppen einer Oszillation ei
nes externen Oszillators schnell erfaßt, ohne die Last der
CPU zu erhöhen. Eine derartige Erfassungsvorrichtung sollte
ein Rücksetzsignal des Mikrocomputers oder ein Unterbre
chungssignal zu der CPU erzeugen, um die CPU oder den Mi
krocomputer unmittelbar nach dem Stoppen der Oszillation zu
behandeln.
Die Vorrichtung zum Erfassen eines Stoppens einer Os
zillation gemäß der vorliegenden Erfindung weist eine Ein
zelpuls-Erzeugungsschaltung, welche einen Einzelpuls er
zeugt, wenn sie ein externes Taktsignal erfaßt, eine La
de/Entladeschaltung, welche sich lädt, während der Einzel
puls nicht erzeugt wird, und sich entlädt, während der Ein
zelpuls erzeugt wird, und eine Unterbrechungssignal-Erzeu
gungsschaltung auf, welche ein Unterbrechungssignal zum
Initialisieren des Mikrocomputers erzeugt, wenn die La
despannung der Lade/Entladeschaltung einen vorbestimmten
Wert überschreitet.
Eine Vorrichtung zum Ausführen einer Verarbeitung nach
dem Erfassen eines Stoppens einer Oszillation als ein Aus
führungsbeispiel der vorliegenden Erfindung weist eine Ein
zelpuls-Erzeugungsschaltung, welche einen Einzelpuls er
zeugt, wenn sie ein externes Taktsignal erfaßt, eine La
de/Entladeschaltung, welche sich lädt, während der Einzel
puls nicht erzeugt wird, und sich entlädt, während der Ein
zelpuls erzeugt wird, eine Oszillationsstoppsignal-Erzeu
gungsschaltung, welche ein Oszillationsstoppsignal erzeugt,
wenn die Ladespannung der Lade/Entladeschaltung einen vor
bestimmten Wert überschreitet, eine Interntaktsignal-Erzeu
gungsschaltung, welche als ein Ringoszillator oder als ein
CR-Oszillator ausgebildet ist und durch das Signal betätigt
wird, das anzeigt, das die Oszillation gestoppt ist, zum
Anlegen eines internen Taktsignals an den Mikrocomputer und
eine Unterbrechungssignal-Erzeugungsschaltung zum Erzeugen
und Anlegen eines Unterbrechungssignals an die CPU als Re
aktion auf das Oszillationsstoppsignal auf.
Eine Vorrichtung zum Erfassen eines Stoppens einer Os
zillation oder eine Vorrichtung zum Ausführen einer Verar
beitung nach dem Erfassen eines Stoppens einer Oszillation
als ein Ausführungsbeispiel der vorliegenden Erfindung
weist eine Logikschaltung auf, welche die Funktion der La
de/Entladeschaltung sperrt, wenn entweder die CPU ein Sig
nal ausgibt, um die Lade/Entladefunktion der La
de/Entladeschaltung zu sperren, oder die CPU ein Signal
ausgibt, um in einen Stopp/Wartebetrieb zu gelangen.
Eine Vorrichtung zum Ausführen einer Verarbeitung nach
dem Erfassen eines Stoppens einer Oszillation als ein Aus
führungsbeispiel der vorliegenden Erfindung weist eine
Flipflopschaltung zum Anlegen eines Signals, das anzeigt,
daß die Oszillation gestoppt ist, synchron zu dem System
signal an den Mikrocomputer auf.
Eine Vorrichtung zum Ausführen einer Verarbeitung nach
dem Erfassen eines Stoppens einer Oszillation als ein Aus
führungsbeispiel der vorliegenden Erfindung weist ein Regi
ster zum Speichern von von der CPU angelegten Daten, die
das Starten oder Stoppen der Interntaktsignal-Erzeugungs
schaltung betreffen, und eine Taktwechselschaltung zum An
legen eines Taktsignals an den Mikrocomputer auf, welche
das interne Taktsignal als das Systemtaktsignal auswählt,
wenn die in dem Register gespeicherten Daten die Daten zum
Starten der Interntaktsignal-Erzeugungsschaltung sind, und
ein externes Taktsignal als das Systemtaktsignal auswählt,
wenn die in dem Register gespeicherten Daten die Daten zum
Stoppen der Interntaktsignal-Erzeugungsschaltung sind.
Die vorliegende Erfindung wird nachstehend anhand von
Ausführungsbeispielen unter Bezugnahme auf die beiliegende
Zeichnung näher erläutert.
Es zeigt:
Fig. 1 ein Blockschaltbild einer Vorrichtung zum Erfassen
eines Stoppens einer Oszillation gemäß einem ersten
Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 ein Zeitablaufsdiagramm von Signalen bei einer Vor
richtung zum Erfassen eines Stoppens einer Oszilla
tion gemäß dem ersten Ausführungsbeispiel der vor
liegenden Erfindung;
Fig. 3 eine schematische Ansicht eines LAN-Systems, bei
welchem mehrere Mikrocomputer verbunden sind;
Fig. 4 eine Vorrichtung zum Ausführen einer Verarbeitung
nach dem Erfassen eines Stoppens einer Oszillation
gemäß einem zweiten Ausführungsbeispiel der vorlie
genden Erfindung;
Fig. 5 ein Zeitablaufsdiagramm von Signalen bei einer Vor
richtung zum Ausführen einer Verarbeitung nach dem
Erfassen eines Stoppens einer Oszillation gemäß dem
zweiten Ausführungsbeispiel der vorliegenden Erfin
dung; und
Fig. 6 ein Blockschaltbild einer Vorrichtung zum Erfassen
eines Stoppens einer Oszillation im Stand der Tech
nik.
Nachstehend erfolgt die Beschreibung eines ersten Aus
führungsbeispiels der vorliegenden Erfindung.
Fig. 1 zeigt ein Blockschaltbild einer Vorrichtung zum
Erfassen eines Stoppens einer Oszillation gemäß dem ersten
Ausführungsbeispiel der vorliegenden Erfindung. Das Bezugs
zeichen 11 bezeichnet ein Taktsignal, das über einen Ex
terntaktsignal-Eingangsanschluß von einem externen Oszilla
tor angelegt wird. Das Bezugszeichen 12 bezeichnet einen
Mikrocomputer, der auf einem Halbleitersubstrat ausgebildet
ist. Ein Rauschfilter 13 beseitigt Rauschen in dem externen
Taktsignal. Eine Anstiegsflanken-Erfassungsschaltung 14 zum
Erfassen der Anstiegsflanke des externen Taktsignals 11 ist
eine Einzelpuls-Erzeugungsschaltung, die aus Invertern 14a
bis 14c und einer negierten UND-Schaltung 14d besteht. Eine
Abfallsflanken-Erfassungsschaltung 15 zum Erfassen der Ab
fallsflanke des externen Taktsignals ist eine Einzelpuls-
Erzeugungsschaltung, die aus Invertern 15a bis 15d und ei
ner negierten UND-Schaltung 15e besteht. Eine UND-Schaltung
16 berechnet die UND-Verknüpfung der Ausgangssignale der
Anstiegsflanken-Erfassungsschaltung 14 und der Abfallsflan
ken-Erfassungsschaltung 15, um einen Einzelpuls zu dem Au
genblick auszugeben, zu dem die Anstiegsflanke oder die Ab
fallsflanke des externen Taktsignals erfaßt werden.
Eine CPU 18, welche synchron zu dem von Rauschen besei
tigten externen Taktsignal arbeitet, gibt ein Erfassungs-
Startsignal und ein Stopp/Wartebetriebssignal zum Einstel
len eines Stopp/Wartebetriebs aus. Das Erfassungs-Startsig
nal bestimmt, ob das Erfassen eines Stoppens einer Oszil
lation ausgeführt wird oder nicht, durch seinen Wert "H"
oder "L". Bei dem Stopp/Wartebetrieb wird das Verwenden des
externen Taktsignals direkt von der CPU 18 gestoppt oder
als wartend eingestellt. Ein Register 19 speichert das Er
fassungs-Startsignal. Das Bezugszeichen 20 bezeichnet einen
Inverter. Eine negierte UND-Schaltung 21 berechnet die ne
gierte UND-Verknüpfung des Ausgangssignals des Inverters 20
und des Erfassungs-Startsignals.
Eine Lade/Entladeschaltung ist durch eine Energiever
sorgung 23, eine Masse 24, einen P-Kanal-Transistor 25, ei
nen N-Kanal-Transistor 26, eine Masse 27 und einen Konden
sator 28 ausgebildet. Eine Schmitt-Triggerschaltung 29 gibt
ein Signal aus, das anzeigt, daß das Stoppen einer Oszilla
tion des externen Taktsignals aufgetreten ist, wenn die
Spannung des geladenen Kondensators 28 eine vorbestimmte
Spannung erreicht. Die Schmitt-Triggerschaltung 29 arbeitet
als eine Initialisierungssignal-Erzeugungsschaltung. Eine
UND-Schaltung 30 berechnet eine UND-Verknüpfung des Aus
gangssignals der Schmitt-Triggerschaltung 30 und eines ex
ternen Rücksetzsignals. Die UND-Schaltung 30 gibt ein in
ternes Rücksetzsignal zum Zurücksetzen des Mikrocomputers
12 aus, wenn vorbestimmte Bedingungen erfüllt sind. Das
Ausgangssignal der UND-Schaltung 30 initialisiert den Mi
krocomputer. Das externe Rücksetzsignal wird von außerhalb
des Halbleiterchips angelegt.
Fig. 2 zeigt ein Zeitablaufsdiagramm von Signalen bei
der Vorrichtung zum Erfassen eines Stoppens einer Oszilla
tion gemäß dem ersten Ausführungsbeispiel der vorliegenden
Erfindung. Die Funktionsweise des Erfassungsvorrichtungs
systems wird hier im weiteren Verlauf unter Bezugnahme auf
die Fig. 1 und 2 erläutert.
Fall 1: Das Erfassungs-Startsignal von der CPU 18 be
findet sich an einem Pegel "H", das heißt, das Erfassen des
Stoppens einer Oszillation ist freigegeben, und das
Stopp/wartebetriebssignal von der CPU 18 befindet sich an
einem Pegel "L", um nicht den Stopp/Wartebetrieb auszuwäh
len. In diesem Fall befindet sich der Knoten A in Fig. 1 an
einem Pegel "H".
Wenn das externe Taktsignal 11 normal schwingt, während
sich das Erfassungs-Startsignal in einem Zustand befindet,
um das Erfassen des Stoppens einer Oszillation freizugeben,
wie es in dem Mittenabschnitt in Fig. 2 gezeigt ist, werden
die Anstiegsflanke und die Abfallsflanke des externen Takt
signals von den Erfassungsvorrichtungen 14 bzw. 15 erfaßt.
Die UND-Verknüpfung der Ausgangssignale der Erfassungsvor
richtungen 14 und 15 wird von den UND-Schaltung 16 berech
net und die negierte UND-Verknüpfung des Ausgangssignals
der UND-Schaltung 16 und des Pegels "H" des Knotens A wird
von der negierten UND-Schaltung 22 berechnet. Einzelpulse
eines Pegels "H" treten entsprechend den Anstiegsflanken
und den Abfallsflanken des externen Taktsignals 11 an einem
Knoten B auf, welcher der Ausgang der negierten UND-Schal
tung 22 ist.
Der P-Kanal-Transistor 25 schaltet sich ein, wenn sich
der Knoten B an einem Pegel "L" befindet. Andererseits
schaltet sich der N-Kanal-Transistor 26 ein, wenn sich der
Knoten B an einem Pegel "H" befindet. Daher schaltet sich,
während sich der Einzelpuls an dem Knoten B an einem Pegel
"L" befindet, der P-Kanal-Transistor 25 ein und lädt die
Energieversorgung 23 den Kondensator 28. Andererseits
schaltet sich, während sich der Einzelpuls an dem Knoten B
an einem Pegel "H" befindet, der N-Kanal-Transistor 26 ein,
um den Kondensator 28 zu der Masse 27 zu entladen. Als Er
gebnis tritt ein Sägezahnwellenformsignal an einem Knoten C
auf, welcher der Verbindungspunkt des P-Kanal-Transistors
25 und des N-Kanal-Transistors 26 ist. Die Spannung an dem
Knoten C wird von der Schmitt-Triggerschaltung 29 mit einem
vorbestimmten Wert verglichen. Wenn das externe Taktsignal
11 normal schwingt, wird die Ladung des Kondensators 28 pe
riodisch an jeder Anstiegsflanke und Abfallsflanke des ex
ternen Taktsignals entladen. Daher wird die Spannung an dem
Knoten C periodisch verringert und kann den Schwellwert der
Schmitt-Triggerschaltung 29 nicht überschreiten.
In einem derartigen Zustand gibt die Schmitt-Trigger
schaltung 29 ein Signal eines Pegels "H" aus, welches an
zeigt, daß das externe Taktsignal 11 normal schwingt. Das
heißt, die Spannung des Knotens D, welcher der Ausgang der
Schmitt-Triggerschaltung 29 ist, befindet sich an einem Pe
gel "H". In einem Zustand, in dem kein externes Rücksetz
signal eines Pegels "L" angelegt wird, gibt die UND-Schal
tung 30 ein Ausgangssignal eines Pegels "H" aus, um das Zu
rücksetzen des Mikrocomputers 12 ungültig zu machen, so daß
das Zurücksetzen des Mikrocomputers 12 nicht stattfindet.
Andererseits tritt, wenn die Oszillation des externen
Taktsignals 11 stoppt, während sich das Erfassungs-Start
signal in einem Zustand befindet, um das Erfassen des Stop
pens einer Oszillation freizugeben, wie es in dem rechten
Abschnitt in Fig. 2 gezeigt ist, kein Einzelpuls an dem
Knoten B auf und der Zustand eines Pegels "L" wird an dem
Knoten B beibehalten. Daher behält der P-Kanal-Transistor
25 den Durchlaßzustand bei und wird der N-Kanal-Transistor
26 nicht eingeschaltet. Daher hält der Kondensator bei, ge
laden zu werden, bis die Spannung an dem Knoten C eine vor
bestimmte Schwellwertspannung der Schmitt-Triggerschaltung
29 überschreitet. Die Schmitt-Triggerschaltung 29 gibt ein
Signal eines Pegels "L" aus, das anzeigt, daß die Oszilla
tion des externen Taktsignals 11 gestoppt ist. Das heißt,
die Spannung an dem Knoten D wird ein Pegel "L". Als Ergeb
nis gibt die UND-Schaltung 30 auch dann ein internes Rück
setzsignal eines Pegels "L" aus, um den Mikrocomputer 12
zurückzusetzen, wenn das externe Rücksetzsignal eines Pe
gels "L" nicht angelegt ist. Zum Beispiel werden alle Ein
gangs/Ausgangsanschlüsse des Halbleiterchips durch das in
terne Rücksetzsignal derart eingestellt, daß sie sich in
dem Eingangsanschlußzustand befinden, um den Einfluß des
Stoppens einer Oszillation auf die anderen Mikrocomputer zu
verhindern.
Fall 2: Das Erfassungs-Startsignal befindet sich an ei
nem Pegel "L", das heißt, das Erfassen des Stoppens einer
Oszillation ist gesperrt, und/oder das Stopp/Wartebetriebs
signal befindet sich an einem Pegel "H", das heißt, der
Stopp/Wartebetrieb ist ausgewählt. Das System arbeitet wie
folgt. In diesem Zustand befindet sich der Knoten A an ei
nem Pegel "H", wodurch sich der Knoten B immer an einem Pe
gel "L" befindet. Dieser Zustand ist in dem linken Ab
schnitt in Fig. 2 gezeigt.
Da sich der Knoten B immer an einem Pegel "H" befindet,
ist der N-Kanal-Transistor 26 andauernd eingeschaltet und
ist der P-Kanal-Transistor 25 andauernd ausgeschaltet, wo
durch die Spannung des Knotens C die vorbestimmte Schwell
wertspannung der Schmitt-Triggerschaltung 29 nicht über
schreiten kann. Als Ergebnis gibt die Schmitt-Triggerschal
tung 29 ein Signal eines Pegels "H" aus und wird der Knoten
D ein Pegel "H". Die UND-Schaltung 30 gibt ein Signal eines
Pegels "H", welcher das Zurücksetzen des Mikrocomputers 12
ungültig macht, unter einer Bedingung aus, daß kein exter
nes Rücksetzsignal angelegt ist. Daher findet das Zurück
setzen des Mikrocomputers 12 nicht statt.
Fig. 3 zeigt eine schematische Darstellung eines LAN-
Systems, bei welchem mehrere Mikrocomputer verbunden sind.
In der Figur bezeichnet das Bezugszeichen 9 einen seriellen
Bus und bezeichnen die Bezugszeichen 10 1 bis 10 N mehrere
Knoten des LAN. Mit jedem Knoten ist ein Mikrocomputer ver
bunden.
Bei einem derartigen LAN-System, mit welchem mehrere
Mikrocomputer 12 mit einem gemeinsamen seriellen Datenbus
verbunden sind, kann, wenn einer der Mikrocomputer 12 zum
Beispiel aufgrund eines außergewöhnlichen Stopps des exter
nen Taktsignals 11 stoppt und wenn der Computer fortfährt,
ein Signal eines Pegels "H" zu dem seriellen Bus auszuge
ben, der Zustand des Busses auch dann nicht zu einem Pegel
"L" geändert werden, wenn einer der anderen Mikrocomputer
ein Signal eines Pegels "L" zum Verwenden des Busses zu dem
Bus ausgibt. Daher wird die Kommunikation zwischen den an
deren Mikrocomputern nach dem Stoppen des externen Taktsig
nals 11 unmöglich.
Wenn jedoch die Vorrichtung zum Erfassen eines Stoppens
einer Oszillation gemäß dem ersten Ausführungsbeispiel der
vorliegenden Erfindung verwendet wird, wird der Mikrocompu
ter nach einem derartigen Fehler zurückgesetzt und werden
zum Beispiel alle Eingangs/Ausgangsanschlüsse des Halblei
terchips derart eingestellt, daß sie ein Eingangsanschluß
sind. Als Ergebnis wird der Zustand, andauernd ein Signal
eines Pegels "H" zu dem Bus 9 auszugeben, beseitigt, um den
Einfluß des Fehlers auf die anderen Mikrocomputer zu ver
hindern. Die Kommunikation zwischen den anderen Mikrocompu
tern über den Bus kann nach einem derartigen Fehler des
Stoppens einer Oszillation des externen Taktsignals 11 auf
rechterhalten werden.
Die Funktionsweise des ersten Ausführungsbeispiels der
vorliegenden Erfindung wird unter Bezugnahme auf ein LAN-
System erläutert, mit welchem mehrere Mikrocomputer verbun
den sind. Jedoch ist dies nicht mehr als ein Beispiel. Na
türlich kann die Vorrichtung zum Erfassen eines Stoppens
einer Oszillation gemäß dem ersten Ausführungsbeispiel der
vorliegenden Erfindung bei jedem System verwendet werden,
welches Mikrocomputer als seine Elemente beinhaltet.
Wie es zuvor beschrieben worden ist, spielt, wenn die
Vorrichtung zum Erfassen eines Stoppens einer Oszillation
gemäß dem ersten Ausführungsbeispiel der vorliegenden Er
findung verwendet wird, die CPU 18 keine Rolle, um das
Stoppen einer Oszillation zu erfassen, wodurch die Last der
CPU 18 verringert werden kann und das Erfassen des Stoppens
einer Oszillation sichergestellt werden kann.
Das Stoppen einer Oszillation kann auf der Grundlage
des Zeitintervalls des externen Taktsignals 11 erfaßt wer
den, wodurch die Zeit von dem Auftreten des Stoppens einer
Oszillation bis zu dessen Erfassung kurz ist. Das heißt,
das Stoppen einer Oszillation kann schnell erfaßt werden
und eine schnelle Reaktion hinsichtlich des Mikrocomputers
12 nach dem Erfassen des Stoppens einer Oszillation ist
möglich.
Unter Verwendung des Erfassungs-Startsignals oder eines
Stopp/Wartebetriebssignals von der CPU 18 ist es möglich,
das Erfassen eines Stoppens einer Oszillation freizugeben
oder zu sperren. Daher kann in Übereinstimmung mit der An
wendung des Mikrocomputers 12 das Erfassen eines Stoppens
einer Oszillation freigegeben oder gesperrt werden, um die
Zuverlässigkeit des Mikrocomputers 12 zu erhöhen oder die
Aufnahme der elektrischen Energie durch Sperren des Erfas
sens des Stoppens einer Oszillation zu verringern.
Nachstehend erfolgt die Beschreibung eines zweiten Aus
führungsbeispiels der vorliegenden Erfindung.
Fig. 4 zeigt eine schematische Darstellung einer Vor
richtung zum Ausführen einer Verarbeitung nach dem Erfassen
des Stoppens einer Oszillation gemäß dem zweiten Ausfüh
rungsbeispiel der vorliegenden Erfindung.
Das Bezugszeichen 40 bezeichnet einen Mikrocomputer,
der auf einem Halbleitersubstrat ausgebildet ist. Der um
rahmte Abschnitt 41 ist im wesentlichen zu der Vorrichtung
zum Erfassen eines Stoppens einer Oszillation gemäß dem er
sten Ausführungsbeispiel der vorliegenden Erfindung iden
tisch.
Jedoch weist der umrahmte Abschnitt 41 eine negierte
ODER-Schaltung 42 mit drei Eingangsanschlüssen und eine
Schmitt-Triggerschaltung bzw. Oszillationsstoppsignal-Er
zeugungsschaltung 43 auf, welche ein Signal eines Pegels
"H" ausgibt, wenn die Oszillation des externen Taktsignals
stoppt. Die UND-Schaltung 30 in Fig. 1 ist nicht in dem um
rahmten Abschnitt enthalten. Die CPU 45 ist nicht zu der
CPU 18 in dem ersten Ausführungsbeispiel der vorliegenden
Erfindung identisch; ihre Funktionsweise ist zu der letzte
ren verschieden und wird später erläutert.
Ein umrahmter Abschnitt 51 ist ein Ringoszillator, wel
cher durch das Oszillationsstoppsignal von der Schmitt-
Triggerschaltung 43 betätigt wird und ein internes Taktsig
nal erzeugt, das heißt, er ist ein Interntaktoszillator.
Der Ringoszillator 51 weist eine ODER-Schaltung 51a, eine
negierte UND-Schaltung 51b, welche die negierte UND-Ver
knüpfung des Ausgangssignals der Schmitt-Triggerschaltung
43, des Inversen des Stopp/Wartebetriebsignals und eines
Rückkopplungssignals des Ringoszillators berechnet, und In
verter 51c bis 51n auf.
Eine Taktwechselschaltung 52 wählt entweder das externe
Taktsignal 11 oder das interne Taktsignal, das von dem
Ringoszillator 51 erzeugt wird, in Übereinstimmung mit dem
Oszillationsstoppsignal von der Schmitt-Triggerschaltung 43
aus und legt das ausgewählte Taktsignal als ein Systemtakt
signal ϕ an den Mikrocomputer 40 an.
Eine Anstiegsflanken-Erfassungsschaltung bzw. Unterbre
chungssignal-Erzeugungsschaltung 53 erfaßt die Anstiegs
flanke des Oszillationsstoppsignals von der Schmitt-Trig
gerschaltung 43, um einen Einzelpuls zu erzeugen, und legt
diesen über eine UND-Schaltung 55 an die CPU 45 an. Der
Einzelpuls dient als ein Unterbrechungssignal hinsichtlich
der CPU 45. Die Anstiegsflanken-Erfassungsschaltung 53
weist Inverter 53a bis 53c und eine negierte UND-Schaltung
53d auf. Das Bezugszeichen 54 bezeichnet einen Überwa
chungszeitgeber, welcher die Fehlfunktion des Mikrocompu
ters 40 erfaßt. Eine UND-Schaltung 53 berechnet die UND-
Verknüpfung der Ausgangssignale der Anstiegsflanken-Erfas
sungsschaltung 53 und des Überwachungszeitgebers 54.
Eine SR- bzw. Setz/Rücksetz-Signalspeicherschaltung 56
wird durch ein Rücksetzsignal von der CPU 45 oder durch ein
externes Rücksetzsignal zurückgesetzt. Die SR-Signalspei
cherschaltung 56 wird durch den Einzelpuls von der An
stiegsflanken-Erfassungsschaltung 53 gesetzt, um ein Oszil
lationsstopperfassungs-Merkersignal hinsichtlich des Mikro
computers 40 zu erzeugen.
Eine Flipflopschaltung 57 erzeugt ein Taktüberwachungs
signal hinsichtlich des Mikrocomputers 40 durch Synchroni
sieren des Oszillationsstoppsignals von der Schmitt-Trig
gerschaltung 43 mit dem Systemtaktsignal ϕ. Der Mikrocom
puter 40 überwacht den Zustand des Taktsignals ϕ in Über
einstimmung mit dem Taktüberwachungssignal von der Flip
flopschaltung 57. Die Flipflopschaltung wird durch ein ex
ternes Rücksetzsignal zurückgesetzt.
Fig. 5 zeigt ein Zeitablaufsdiagramm von Signalen bei
der Vorrichtung zum Ausführen einer Verarbeitung nach dem
Erfassen des Stoppens einer Oszillation gemäß dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung.
Die Funktionsweise der Vorrichtung zum Ausführen einer
Verarbeitung nach dem Erfassen des Stoppens einer Oszilla
tion wird nachstehend unter Bezugnahme auf die Fig. 4
und 5 erläutert.
Fall 1: Das Erfassungsstartsignal befindet sich an ei
nem Pegel "H", das heißt, das Erfassen des Stoppens einer
Oszillation ist freigegeben, und das Stopp/Wartebetriebs
signal befindet sich an einem Pegel "L", das heißt, der
Stopp/Wartebetrieb ist nicht ausgewählt. In diesem Zustand
befindet sich der Knoten A an einem Pegel "H".
Wenn das externe Taktsignal 11 normal schwingt, während
das Erfassen des Stoppens einer Oszillation freigegeben
ist, wie es in Fig. 5 gezeigt ist, tritt ein Einzelpuls ei
nes Pegels "H" an dem Knoten B an jeder Anstiegsflanke und
Abfallsflanke des externen Taktsignals 11 auf. Die Spannung
an dem Knoten C weist eine Sägezahnwellenform auf. Deshalb
überschreitet die Spannung an dem Knoten C nicht eine vor
bestimmte Schwellwertspannung der Schmitt-Triggerschaltung
43 und gibt die Schmitt-Triggerschaltung 43 ein Signal ei
nes Pegels "L" zu dem Knoten D aus, welches anzeigt, daß
die Oszillation des externen Taktsignals 11 normal ist.
Als Ergebnis wird der Ringoszillator 51 nicht betätigt
und fährt die Taktwechselschaltung 52 fort, das externe
Taktsignal 11 als ein Systemtaktsignal ϕ an den Mikrocom
puter 40 anzulegen. Die Anstiegsflanken-Erfassungsschaltung
53 erzeugt nicht den Einzelpuls als ein Unterbrechungs
signal. Eine Flipflopschaltung 57 erzeugt ein Taktüberwa
chungssignal durch Synchronisieren des Ausgangssignals ei
nes Pegels "L" der Schmitt-Triggerschaltung 57 mit dem Sy
stemtaktsignal ϕ. Das Ausgangssignal der Flipflopschaltung
57 wird zu dem Mikrocomputer 40 übertragen, um darüber zu
unterrichten, daß das derzeitige Systemtaktsignal ϕ das ex
terne Taktsignal 11 ist.
Wenn die Oszillation des externen Taktsignals 11
stoppt, während das Erfassen des Stoppens einer Oszillation
freigegeben ist, wie es in Fig. 5 gezeigt ist, treten Ein
zelpulse an dem Knoten B nicht auf. Der Pegel des Knotens B
befindet sich andauernd an einem Pegel "L". Deshalb erhöht
sich die Spannung des Knotens C, um die vorbestimmte
Schwellwertspannung der Schmitt-Triggerschaltung 43 zu
überschreiten. Die Schmitt-Triggerschaltung 43 gibt ein
Signal eines Pegels "H" zu dem Knoten D aus, welches an
zeigt, daß die Oszillation des externen Taktsignals 11 ge
stoppt ist.
Das Eingangssignal der ODER-Schaltung 51a ist ein Os
zillationsstoppsignal eines Pegels "H". Daher befindet sich
der Ausgang der ODER-Schaltung 51a, welcher ein Eingang der
negierten UND-Schaltung 51d ist, an einem Pegel "H". Ein
Stopp/Wartebetriebssignal eines Pegels "H" wird in einen
anderen Eingangsanschluß der negierten UND-Schaltung 51b
eingegeben, wodurch der Ringoszillator 51 betätigt wird, um
zu schwingen, und erzeugt ein internes Taktsignal. Da ein
Oszillationstoppsignal eines Pegels "H" von der Schmitt-
Triggerschaltung 43 zu der Taktwechselschaltung 52 übertra
gen wird, wechselt die Taktwechselschaltung 52 das System
taktsignal ϕ von dem externen Taktsignal 11 zu dem internen
Taktsignal und legt dieses an den Mikrocomputer 40 an.
Die Anstiegsflanken-Erfassungsschaltung 53 erzeugt ei
nen Einzelpuls eines Pegels "L" als ein Unterbrechungs
signal an dem Knoten E. Das Signal wird über die UND-Schal
tung 55 zu der CPU 45 übertragen.
Die SR-Signalspeicherschaltung 56 hält das Oszilla
tionsstopperfassungs-Merkersignal in Übereinstimmung mit
dem Einzelpuls eines Pegels "L" von der Anstiegsflanken-Er
fassungsschaltung 53 an einem Pegel "H" und überträgt es zu
dem Mikrocomputer 40.
Man könnte denken, daß das Oszillationsstopperfassungs-
Unterbrechungssignal, das über die UND-Schaltung 55 über
tragen wird, und das Oszillationsstopperfassungs-Merkersig
nal von der SR-Signalspeicherschaltung 56 redundant sind;
jedoch gibt es einen Unterschied zwischen diesen. Die UND-
Schaltung 55 berechnet die UND-Verknüpfung des Oszilla
tionsstopperfassungs-Unterbrechungssignals und des Fehl
funktions-Erfassungssignals, welches ein Ausgangssignal des
Überwachungszeitgebers 54 ist. Nach einem Aufnehmen des Os
zillationsstoppsignals kann die CPU 45 unter Bezugnahme auf
die beiden Signale unterscheiden, ob das Oszillationsstopp
signal durch eine Fehlfunktion des Mikrocomputers 40 oder
durch ein Stoppen des externen Taktsignals 11 verursacht
wird.
Wenn der Mikrocomputer 40 auf der Grundlage des Oszil
lationsstopperfassungs-Unterbrechungssignals und des Oszil
lationsstopperfassungs-Merkersignals entscheidet, daß die
Oszillation des externen Taktsignals 11 gestoppt ist, führt
er in Übereinstimmung mit dem Anwendungsprogramm des Mikro
computers 40 eine vorbestimmte Unterbrechungsanweisung aus.
Gleichzeitig wird die SR-Signalspeicherschaltung 56 durch
den Mikrocomputer 40 zurückgesetzt und kehrt das Oszilla
tionsstopperfassungs-Merkersignal zu einem Pegel "L" zu
rück. Die vorbestimmte Unterbrechungsanweisung beinhaltet
zum Beispiel ein Unterrichten über eine Warnung, ein derar
tiges Einstellen aller Eingangs/Ausgangsanschlüsse, daß
diese Eingangsanschlüsse sind, und ein Einstellen des Ex
terntaktsignal-Eingangsanschlusses auf einen festgelegten
Wert.
Die Flipflopschaltung 57 legt das Oszillationsstoppsig
nal eines Pegels "H" an den Mikrocomputer 40 an, welcher
mit dem Systemtaktsignal ϕ synchronisiert ist. Nun ist das
Systemtaktsignal das interne Taktsignal, das in dem Ringos
zillator 51 erzeugt wird. Der Mikrocomputer 40 wird durch
dieses Signal darüber unterrichtet, daß das derzeitige
Taktsignal das interne Taktsignal ist.
Nach einer Oszillationsstopperiode, in welcher die Os
zillation des externen Taktsignals 11 stoppt und das Sy
stemtaktsignal zu dem internen Taktsignal gewechselt wird,
wie es in Fig. 5 gezeigt ist, tritt, wenn das externe Takt
signal 11 erneut zu schwingen beginnt, während das Erfassen
eines Stoppens einer Oszillation freigegeben ist, ein Ein
zelpuls eines Pegels "H" an jeder Anstiegs- und Abfalls
flanke des externen Taktsignals 11 an dem Knoten B auf. Die
Spannung des Knotens C weist eine Sägezahnwellenform auf
und überschreitet nicht die vorbestimmte Schwellwertspan
nung der Schmitt-Triggerschaltung 43. Daher gibt die
Schmitt-Triggerschaltung 43 ein Signal eines Pegels "L" zu
dem Knoten D aus, welches anzeigt, daß die Oszillation des
externen Taktsignals 11 normal ist.
Als Ergebnis wird ein Signal eines Pegels "L" in einen
Eingangsanschluß der ODER-Schaltung 51a eingegeben. Ein
Ringoszillator-Auswahlsignal 61 ist in dem zweiten Ausfüh
rungsbeispiel der vorliegenden Erfindung immer auf einen
Pegel "L" festgelegt. Daher ist das Ausgangssignal der
ODER-Schaltung 51a ein Pegel "L", welcher an die negierte
UND-Schaltung 51b angelegt wird. Die Oszillation des Ring
oszillators 51 stoppt. Ein Oszillationsstoppsignal eines
Pegels "L" wird in die Taktwechselschaltung 52 eingegeben,
wodurch die Taktwechselschaltung 52 das Systemtaktsignal ϕ
von dem internen Taktsignal zu dem externen Taktsignal 11
wechselt, um es an den Mikrocomputer 40 anzulegen.
Die Anstiegsflanken-Erfassungsschaltung 53 erzeugt kei
nen Einzelpuls als ein Oszillationsstopperfassungs-Unter
brechungssignal. Die Flipflopschaltung 57 überträgt ein
Taktüberwachungssignal eines Pegels "L", welches mit dem
Systemtaktsignal ϕ synchronisiert ist, zu dem Mikrocomputer
40, um darüber zu unterrichten, daß das derzeitige System
taktsignal ϕ das externe Taktsignal 11 ist.
Der Mikrocomputer 40 entscheidet auf der Grundlage des
Taktüberwachungssignals, daß das Systemtaktsignal ϕ von dem
internen Taktsignal, das von dem Ringoszillator 51 erzeugt
wird, zu dem externen Taktsignal 11 gewechselt worden ist.
Der Mikrocomputer 40 beendet die Unterbrechungsanweisungs
routine und kehrt zu der normalen Routine zurück.
Fall 2: Das Erfassungsstartsignal von der CPU 45 befin
det sich an einem Pegel "L", das heißt, das Erfassen des
Stoppens einer Oszillation ist gesperrt, oder das
Stopp/Wartebetriebssignal befindet sich an einem Pegel "H",
das heißt, der Stopp/Wartebetrieb ist ausgewählt. In diesem
Zustand befindet sich der Knoten A an einem Pegel "L", wo
durch sich der Knoten B immer an einem Pegel "H" befindet.
Da sich der Knoten B immer an einem Pegel "H" befindet,
kann die Spannung an dem Knoten C die vorbestimmte Schwell
wertspannung der Schmitt-Triggerschaltung 43 nicht über
schreiten, wodurch die Schmitt-Triggerschaltung 43 einen
Pegel "L" zu dem Knoten D ausgibt, wie es in Fig. 5 gezeigt
ist. Als Ergebnis wird der Ringoszillator 51 nicht betä
tigt, um zu schwingen. Die Taktwechselschaltung 52 fährt
fort, das externe Taktsignal 11 als ein Systemtaktsignal ϕ
an den Mikrocomputer 40 anzulegen. Die Anstiegsflanken-Er
fassungsschaltung 53 erzeugt nicht den Einzelpuls. Das
heißt, es wird kein Oszillationsstopperfassungssignal als
ein Unterbrechungssignal an den Mikrocomputer 40 angelegt.
Die Flipflopschaltung 57 gibt ein Taktüberwachungs
signal eines Pegels "L", das mit dem Systemtaktsignal ϕ
synchronisiert ist, zu dem Mikrocomputer 40 aus, um darüber
zu unterrichten, daß das derzeitige Systemtaktsignal ϕ das
externe Taktsignal 11 ist.
Ein Ringoszillator 51 wird bei dem zweiten Ausführungs
beispiel der vorliegenden Erfindung zum Erzeugen eines in
ternen Taktsignals verwendet. Jedoch kann irgendein anderer
Typ eines Oszillators, zum Beispiel ein CR-Oszillator, zum
Erzeugen des internen Taktsignals verwendet werden.
Es gibt verschiedene Vorteile bei der Vorrichtung zum
Ausführen einer Verarbeitung nach dem Erfassen eines Stop
pens einer Oszillation gemäß dem zweiten Ausführungsbei
spiel der vorliegenden Erfindung:
Gemäß dem zweiten Ausführungsbeispiel der vorliegenden
Erfindung wechselt während der Oszillationstopperiode des
externen Taktsignals 11 die Taktwechselschaltung 52 das Sy
stemtaktsignal ϕ von dem externen Taktsignal 11 zu einem
internen Taktsignal, das zum Beispiel von einem Ringoszil
lator 51 oder einem CR-Oszillator erzeugt wird. Daher kann
der Mikrocomputer 40 seine Funktionsweise fortsetzen, wäh
rend das externe Taktsignal 11 gestoppt ist.
Wenn die Oszillation des externen Taktsignals 11
stoppt, erzeugen die Anstiegsflanken-Erfassungsschaltung 53
und die UND-Schaltung 55 einen Einzelpuls als eine Unter
brechungsanweisung. Daher können entsprechende Unterbre
chungsroutinen in Übereinstimmmung mit vielen Arten von An
wendungsprogrammen des Mikrocomputers 40 ausgeführt werden.
Unter Bezugnahme auf das Oszillationsstopperfassungs-
Merkersignal von der SR-Signalspeicherschaltung 56 kann der
Grund des Fehlers hinsichtlich dessen genau erkannt werden,
ob der Fehler eine Fehlfunktion des Mikrocomputers 40 ist,
welche von dem Überwachungszeitgeber 54 erfaßt werden kann,
oder der Fehler ein Stoppen des externen Taktsignals 11
ist. Es kann zum Beispiel erkannt werden, daß der Fehler
keine derartige Fehlfunktion sondern ein Stoppen der Oszil
lation des externen Taktsignals 11 ist.
Die Flipflopschaltung 57 unterrichtet den Mikrocomputer
40 darüber, ob das derzeitige Systemtaktsignal ϕ das ex
terne Taktsignal 11 oder das interne Taktsignal ist, das
von dem Ringoszillator 51 erzeugt wird. Daher kann der Mi
krocomputer notwendige Routinen ausführen, wenn das System
taktsignal ϕ erneut zu dem externen Taktsignal 11 zurück
kehrt.
Ein derartiges Einstellen der Frequenz des internen
Taktsignals, das von einem Ringoszillator 51 oder einem CR-
Oszillator erzeugt wird, daß diese kleiner als diejenige
des externen Taktsignals 11 ist, kann die Aufnahme einer
elektrischen Energie verringern, während das interne Takt
signal von dem Ringoszillator oder von dem CR-Oszillator
verwendet wird.
Nachstehend erfolgt die Beschreibung eines dritten Aus
führungsbeispiels der vorliegenden Erfindung.
Das dritte Ausführungsbeispiel der vorliegenden Erfin
dung ist in dem Punkt von dem zweiten Ausführungsbeispiel
der vorliegenden Erfindung verschieden, daß sich das Ring
oszillator-Auswahlsignal immer an einem Pegel "H" befindet,
so daß das interne Taktsignal von dem Ringoszillator 51 un
berücksichtigt des Zustands des externen Taktsignals, ob
das die Oszillation normal ist oder die Oszillation ge
stoppt ist, immer als ein Systemtaktsignal ϕ des Mikrocom
puters 40 verwendet wird.
Ein Ringoszillator-Auswahlsignal-Speicherregister 61 in
Fig. 4 hält ein Ringoszillator-Auswahlsignal eines Pegels
"H", welches von der CPU 45 übertragen wird. Das Signal
wird übertragen, wenn das Systemtaktsignal ϕ anstelle des
externen Taktsignals 11 das interne Taktsignal sein sollte,
welches von dem Ringoszillator 51 erzeugt wird.
Die Funktionsweise des dritten Ausführungsbeispiels der
vorliegenden Erfindung wird nachstehend erläutert. Wenn das
interne Taktsignal, welches von dem Ringoszillator 51 er
zeugt wird, anstelle des externen Taktsignals 11 als ein
Systemtaktsignal ϕ verwendet werden sollte, wird ein Ring
oszillator-Auswahlsignal aus der CPU 45 ausgegeben und in
dem Ringoszillator-Auswahlsignal-Speicherregister 61 gehal
ten.
Ein Eingangssignal der negierten ODER-Schaltung 42 ist
ein Signal eines Pegels "H" von dem Register 61, wodurch
sich dessen Ausgang, das heißt, der Knoten A, an einem Pe
gel "L" befindet. Der Knoten B befindet sich immer an einem
Pegel "H". Daher bleibt der P-Kanal-Transistor 25 ausge
schaltet und bleibt der N-Kanal-Transistor 26 eingeschal
tet, wodurch das Laden des Kondensators 28 nicht auftritt.
Dies führt zu einer Verringerung einer Aufnahme einer elek
trischen Energie.
Ebenso ist ein Eingangssignal der ODER-Schaltung 51a
des Ringoszillators 51 ein Signal eines Pegels "H" von dem
Register 61, wodurch der Ringoszillator 51 zu schwingen be
ginnt, um das interne Taktsignal zu erzeugen.
Das in dem Register 61 gespeicherte Signal eines Pegels
"H" wird zu der Taktwechselschaltung 52 übertragen. Als Er
gebnis wählt die Taktwechselschaltung 52 anstelle des ex
ternen Taktsignals 11 das interne Taktsignal von dem Ring
oszillator 51 als ein Systemtaktsignal ϕ aus und legt es an
den Mikrocomputer 40 an.
Wie es zuvor erläutert worden ist, gibt es bei dem
dritten Ausführungsbeispiel der vorliegenden Erfindung die
folgenden Vorteile:
Das interne Taktsignal kann unberücksichtigt des Zu
stands des externen Taktsignals 11, das heißt, ob die Os
zillation normal ist oder die Oszillation gestoppt ist, an
stelle des externen Taktsignals als das Systemtaktsignal ϕ
verwendet werden. Im allgemeinen wird die Frequenz des in
ternen Taktsignals derart eingestellt, daß sie kleiner als
diejenige des externen Taktsignals 11 ist. Deshalb kann,
wenn das innere Taktsignal als ein Systemtaktsignal verwen
det wird, die Aufnahme der elektrischen Energie verringert
werden. Außerdem findet das Laden des Kondensators 28 nicht
statt, während das innere Taktsignal verwendet wird. Daher
kann die Aufnahme einer elektrischen Energie weiter verrin
gert werden.
Nachstehend erfolgt die Beschreibung eines vierten Aus
führungsbeispiels der vorliegenden Erfindung.
Die Vorrichtung zum Erfassen eines Stoppens einer Os
zillation gemäß dem vierten Ausführungsbeispiel der vorlie
genden weist sowohl die Funktionsweise des ersten als auch
des zweiten Ausführungsbeispiels auf. Das heißt, die Funk
tionsweise des ersten Ausführungsbeispiels der vorliegenden
Erfindung, daß ein internes Rücksetzsignal als eine Verar
beitung nach dem Stoppen einer Oszillation erzeugt wird,
und die Funktionsweise des zweiten Ausführungsbeispiels der
vorliegenden Erfindung, daß ein Oszillationsstoppunterbre
chungssignal als eine Verarbeitung nach dem Stoppen einer
Oszillation erzeugt wird, sind in der Erfassungsvorrichtung
enthalten. Eine der Funktionsweisen kann durch eine Compu
tersoftware des Mikrocomputers ausgewählt werden.
Das vierte Ausführungsbeispiel der vorliegenden Erfin
dung kann eine Funktionsweise des dritten Ausführungsbei
spiels der vorliegenden Erfindung aufweisen. Anders ausge
drückt kann das vierte Ausführungsbeispiel der vorliegenden
Erfindung eine Funktionsweise aufweisen, um das interne
Taktsignal von dem Ringoszillator 51 unberücksichtigt des
Zustands des externen Taktsignals 11, das heißt, ob die Os
zillation normal ist oder die Oszillation gestoppt ist, an
stelle des externen Taktsignals 11 als ein Systemtaktsignal
auszuwählen, und eine Computersoftware wählt aus, ob
diese Funktionsweise ausgeführt werden soll oder nicht.
Das vierte Ausführungsbeispiel der vorliegenden Erfin
dung weist einen Vorteil auf, daß eine zweckmäßige Verar
beitung nach dem Stoppen einer Oszillation beliebig ent
sprechend der Anwendung des Mikrocomputers ausgewählt wer
den kann.
Wie es zuvor erläutert worden ist, weist die Vorrich
tung zum Erfassen eines Stoppens einer Oszillation gemäß
der vorliegenden Erfindung auf: einen Einzelpulsgenerator,
welcher die Anstiegsflanke und/oder die Abfallsflanke des
externen Taktsignals erfaßt, um einen Einzelpuls zu erzeu
gen; eine Lade/Entladeschaltung, welche geladen wird, wäh
rend der Einzelpuls nicht angelegt ist, und entladen wird,
während der Einzelpuls angelegt ist; und eine Initialisie
rungssignal-Erzeugungsschaltung, welche entscheidet, daß
die Oszillation des externen Taktsignals gestoppt ist, wenn
die Ladespannung der Lade/Entladeschaltung einen vorbe
stimmten Wert überschreitet, und ein Initialisierungssignal
zum Initialisieren des Mikrocomputers erzeugt. Die CPU
spielt keine Rolle bei einem Erfassen des Stoppens einer
Oszillation des externen Taktsignals. Daher gibt es einen
Vorteil, daß die Last der CPU verringert werden kann und
ein Erfassen des Stoppens einer Oszillation sichergestellt
werden kann.
Das Stoppen einer Oszillation kann auf der Grundlage
des Zeitintervalls des externen Taktsignals erfaßt werden,
wodurch die Zeit von dem Auftreten des Stoppens einer Os
zillation bis zu dessen Erfassung kurz ist. Das heißt, das
Stoppen einer Oszillation kann schnell erfaßt werden und
eine schnelle Reaktion hinsichtlich des Mikrocomputers nach
dem Erfassen des Stoppens einer Oszillation ist möglich.
Die Vorrichtung zum Ausführen einer Verarbeitung nach
dem Erfassen eines Stoppens einer Oszillation gemäß der
vorliegenden Erfindung weist eine Einzelpuls-Erzeugungs
schaltung, welche einen Einzelpuls erzeugt, wenn sie ein
externes Taktsignal erfaßt, eine Lade/Entladeschaltung,
welche sich lädt, während der Einzelpuls nicht erzeugt
wird, und sich entlädt, während der Einzelpuls erzeugt
wird, eine Oszillationsstoppsignal-Erzeugungsschaltung,
welche ein Oszillationsstoppsignal erzeugt, wenn die La
despannung der Lade/Entladeschaltung einen vorbestimmten
Wert überschreitet, eine Interntaktsignal-Erzeugungsschal
tung, welche als ein Ringoszillator oder als ein CR-Oszil
lator ausgebildet ist und durch das Signal, das anzeigt,
daß die Oszillation gestoppt ist, betätigt wird, zum Anle
gen eines internen Taktsignals an den Mikrocomputer, und
eine Unterbrechungssignal-Erzeugungsschaltung zum Erzeugen
und Anlegen eines Unterbrechungssignals an die CPU als Re
aktion auf das Oszillationsstoppsignal auf. Daher weist sie
die folgenden Vorteile auf:
Der Mikrocomputer kann seine Funktionsweise auch nach
dem Stoppen des externen Taktsignals fortsetzen.
Durch derartiges Einstellen der Frequenz des internen
Taktsignals, das von einem Ringoszillator 51 oder einem CR-
Oszillator erzeugt wird, daß diese kleiner als diejenige
des externen Taktsignals 11 ist, kann die Aufnahme einer
elektrischen Energie verringert werden, während das interne
Taktsignal von dem Ringoszillator 51 oder von dem CR-Oszil
lator verwendet wird.
Wenn die Oszillation des externen Taktsignals 11
stoppt, kann eine Unterbrechungssignal-Erzeugungsschaltung
ein Unterbrechungssignal erzeugen. Daher können entspre
chende Unterbrechungsroutinen in Übereinstimmung mit vielen
Arten von Anwendungsprogrammen des Mikrocomputers ausge
führt werden.
Die Vorrichtung gemäß der vorliegenden Erfindung weist
eine Logikschaltung auf, um die Lade/Entladefunktion der
Lade/Entladeschaltung zu sperren, wenn die Funktion durch
die CPU gesperrt ist oder ein Stopp/Wartebetriebssignal von
der CPU ausgegeben wird, um das Eingeben des externen Takt
signals zu stoppen oder auf dieses zu warten. Daher ist es
möglich, die Funktion der Lade/Entladeschaltung in Überein
stimmung mit der Anwendung des Mikrocomputers freizugeben
oder zu sperren, um die Zuverlässigkeit des Mikrocomputers
zu erhöhen. Zusätzlich ist es möglich, die Aufnahme einer
elektrischen Energie durch Sperren der Funktion der La
de/Entladeschaltung zu verringern.
Die Vorrichtung gemäß der vorliegenden Erfindung weist
eine Flipflopschaltung zum Anlegen des Oszillationsstopp
signals, das mit dem Systemtaktsignal synchronisiert ist,
an die CPU auf. Daher kann der Mikrocomputer unterscheiden,
ob das derzeitige Systemtaktsignal ein externes Taktsignal
oder ein internes Taktsignal ist, das von einem Ringoszil
lator oder von einem CR-Oszillator erzeugt wird. Wenn das
Systemtaktsignal erneut von dem internen Taktsignal zu dem
externen Taktsignal zurückkehrt, kann der Mikrocomputer ei
ne erforderliche Rückkehrroutine von der Unterbrechungsrou
tine in der Periode eines Stoppens einer Oszillation aus
führen.
Die Vorrichtung gemäß der vorliegenden Erfindung weist
ein Register zum Speichern von Daten, welches durch die CPU
gesetzt wird, und bestimmt, ob das interne Taktsignal betä
tigt oder gestoppt werden sollte, und eine Taktwechsel
schaltung auf, welche das interne Taktsignal auswählt, wenn
die Daten zum Betätigen des internen Taktsignals sind, und
das externe Taktsignal auswählt, wenn die Daten zum Stoppen
des internen Taktsignals sind, und das Systemtaktsignal in
Übereinstimmung mit der Auswahl an die CPU anlegt. Daher
ist es möglich, das interne Taktsignal, das von einem Ring
oszillator oder von einem CR-Oszillator erzeugt wird, unab
hängig von dem Zustand des externen Taktsignals, das heißt,
ob die Oszillation normal oder gestoppt ist, anstelle des
externen Taktsignals als ein Systemtaktsignal zu verwenden.
Daher kann die Aufnahme der elektrischen Energie verringert
werden.
Wie es aus der vorhergehenden Beschreibung ersichtlich
ist, wird eine Vorrichtung zum Erfassen eines Stoppens ei
ner Oszillation offenbart, welche das Stoppen der Oszilla
tion eines externen Taktsignals ohne Erhöhen der Last einer
CPU in einem Mikrocomputer erfaßt und ein Signal erzeugt,
um den Mikrocomputer zurückzusetzen, oder das Systemtakt
signal von dem externen Taktsignal zu einem internen Takt
signal wechselt.
Claims (6)
1. Vorrichtung zum Erfassen eines Stoppens einer Oszilla
tion, die aufweist:
einen Einzelpulsgenerator (14 bis 16), welcher die An stiegsflanke und/oder die Abfallsflanke eines externen Taktsignals erfaßt, um einen Einzelpuls zu erzeugen;
eine Lade/Entladeschaltung (23 bis 28), welche geladen wird, während der Einzelpuls nicht angelegt ist, und entladen wird, während der Einzelpuls angelegt ist; und
eine Initialisierungssignal-Erzeugungsschaltung (29, 30), welche entscheidet, daß die Oszillation des exter nen Taktsignals (11) gestoppt ist, wenn die Ladespan nung der Lade/Entladeschaltung (23 bis 28) einen vorbe stimmten Wert überschreitet, und ein Initialisierungs signal zum Initialisieren des Mikrocomputers (12) er zeugt.
einen Einzelpulsgenerator (14 bis 16), welcher die An stiegsflanke und/oder die Abfallsflanke eines externen Taktsignals erfaßt, um einen Einzelpuls zu erzeugen;
eine Lade/Entladeschaltung (23 bis 28), welche geladen wird, während der Einzelpuls nicht angelegt ist, und entladen wird, während der Einzelpuls angelegt ist; und
eine Initialisierungssignal-Erzeugungsschaltung (29, 30), welche entscheidet, daß die Oszillation des exter nen Taktsignals (11) gestoppt ist, wenn die Ladespan nung der Lade/Entladeschaltung (23 bis 28) einen vorbe stimmten Wert überschreitet, und ein Initialisierungs signal zum Initialisieren des Mikrocomputers (12) er zeugt.
2. Vorrichtung zum Erfassen eines Stoppens einer Oszilla
tion nach Anspruch 1, dadurch gekennzeichnet, daß die
Erfassungsvorrichtung eine Logikschaltung (21, 22) auf
weist, um die Funktion der Lade/Entladeschaltung (23
bis 28) zu sperren, wenn eine CPU (18) in dem Mikrocom
puter (12) ein Signal zum Sperren der Funktion der La
de/Entladeschaltung (23 bis 28) ausgibt oder wenn die
CPU (18) ein Stopp/Wartebetriebssignal zum Versetzen
des Mikrocomputers (12) in den Stopp/Wartebetrieb aus
gibt.
3. Vorrichtung zum Ausführen einer Verarbeitung nach dem
Erfassen eines Stoppens einer Oszillation, die auf
weist:
einen Einzelpulsgenerator (14 bis 16), welcher die An stiegsflanke und/oder die Abfallsflanke eines externen Taktsignals (11) erfaßt, um einen Einzelpuls zu erzeu gen;
eine Lade/Entladeschaltung (23 bis 28), welche geladen wird, während der Einzelpuls nicht angelegt ist, und entladen wird, während der Einzelpuls angelegt ist;
eine Oszillationsstoppsignal-Erzeugungsschaltung (43), welche entscheidet, daß die Oszillation des externen Taktsignals (11) gestoppt ist, wenn die Ladespannung der Lade/Entladeschaltung (23 bis 28) einen vorbestimm ten Wert überschreitet, und ein Oszillationsstoppsignal erzeugt;
eine Interntaktsignal-Erzeugungsschaltung (51), welche durch das von der Oszillationsstoppsignal-Erzeugungs schaltung (43) übertragene Oszillationsstoppsignal be tätigt wird und ein internes Taktsignal zum Übertragen zu dem Mikrocomputer (40) als ein Systemtaktsignal er zeugt; und
eine Unterbrechungssignal-Erzeugungsschaltung (53), welche ein Unterbrechungssignal zum Übertragen zu dem Mikrocomputer (40) entsprechend dem Oszillationsstopp signal von der Oszillationsstoppsignal-Erzeugungsschal tung (43) erzeugt.
einen Einzelpulsgenerator (14 bis 16), welcher die An stiegsflanke und/oder die Abfallsflanke eines externen Taktsignals (11) erfaßt, um einen Einzelpuls zu erzeu gen;
eine Lade/Entladeschaltung (23 bis 28), welche geladen wird, während der Einzelpuls nicht angelegt ist, und entladen wird, während der Einzelpuls angelegt ist;
eine Oszillationsstoppsignal-Erzeugungsschaltung (43), welche entscheidet, daß die Oszillation des externen Taktsignals (11) gestoppt ist, wenn die Ladespannung der Lade/Entladeschaltung (23 bis 28) einen vorbestimm ten Wert überschreitet, und ein Oszillationsstoppsignal erzeugt;
eine Interntaktsignal-Erzeugungsschaltung (51), welche durch das von der Oszillationsstoppsignal-Erzeugungs schaltung (43) übertragene Oszillationsstoppsignal be tätigt wird und ein internes Taktsignal zum Übertragen zu dem Mikrocomputer (40) als ein Systemtaktsignal er zeugt; und
eine Unterbrechungssignal-Erzeugungsschaltung (53), welche ein Unterbrechungssignal zum Übertragen zu dem Mikrocomputer (40) entsprechend dem Oszillationsstopp signal von der Oszillationsstoppsignal-Erzeugungsschal tung (43) erzeugt.
4. Vorrichtung zum Ausführen einer Verarbeitung nach dem
Erfassen eines Stoppens einer Oszillation nach Anspruch
3, dadurch gekennzeichnet, daß die Vorrichtung eine Lo
gikschaltung (42) aufweist, um die Funktion der La
de/Entladeschaltung (23 bis 8) zu sperren, wenn die CPU
(45) ein Signal zum Sperren der Funktion der
Lade/Entladeschaltung (23 bis 28) ausgibt oder wenn die
CPU (45) ein Stopp/Wartebetriebssignal zum Versetzen
des Mikrocomputers (40) in den Stopp/Wartebetrieb aus
gibt.
5. Vorrichtung zum Ausführen einer Verarbeitung nach dem
Erfassen eines Stoppens einer Oszillation nach Anspruch
3, dadurch gekennzeichnet, daß die Vorrichtung eine
Flipflopschaltung (57) zum Anlegen eines Taktüberwa
chungssignals an den Mikrocomputer (40) aufweist, wel
ches das Oszillationsstoppsignal ist, das von der Os
zillationsstoppsignal-Erzeugungsschaltung (43) angelegt
wird und mit dem Systemtaktsignal synchronisiert ist.
6. Vorrichtung zum Ausführen einer Verarbeitung nach dem
Erfassen eines Stoppens einer Oszillation nach Anspruch
3, dadurch gekennzeichnet, daß die Erfassungsvorrich
tung ein Register (61) zum Speichern einer Anweisung,
die durch die CPU (45) eingestellt wird, zum Steuern
des Betätigens und des Stoppens der Interntaktsignal-
Erzeugungsschaltung (51) und eine Taktwechselschaltung
(52) zum Auswählen eines Taktsignals aufweist, welche
das interne Taktsignal, das von der Interntaktsignal-
Erzeugungsschaltung (51) erzeugt wird, auswählt und das
interne Taktsignal als ein Systemtaktsignal an den Mi
krocomputer (40) anlegt, wenn die Anweisung in dem Re
gister (61) das Betätigen der Interntaktsignal-Erzeu
gungsschaltung (51) ist, wobei die Taktwechselschaltung
(52) das externe Taktsignal zum Anlegen als ein System
taktsignal an den Mikrocomputer auswählt, wenn die An
weisung in dem Register (61) das Stoppen der Intern
taktsignal-Erzeugungsschaltung (51) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10298607A JP2000122749A (ja) | 1998-10-20 | 1998-10-20 | 発振停止検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19939579A1 true DE19939579A1 (de) | 2000-05-04 |
DE19939579C2 DE19939579C2 (de) | 2001-12-06 |
Family
ID=17861926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19939579A Expired - Fee Related DE19939579C2 (de) | 1998-10-20 | 1999-08-20 | Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer Oszillation |
Country Status (4)
Country | Link |
---|---|
US (1) | US6343334B1 (de) |
JP (1) | JP2000122749A (de) |
KR (1) | KR100340361B1 (de) |
DE (1) | DE19939579C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10103307B4 (de) * | 2000-06-27 | 2006-09-07 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung |
DE10164912B4 (de) * | 2000-06-27 | 2007-09-06 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung |
CN111263891A (zh) * | 2018-09-30 | 2020-06-09 | Oppo广东移动通信有限公司 | 一种指令时间的测试方法和系统、及计算机存储介质 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3612417B2 (ja) * | 1997-12-17 | 2005-01-19 | 日本電気株式会社 | クロック信号制御回路 |
JP2001142559A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6754171B1 (en) * | 2000-05-18 | 2004-06-22 | Enterasys Networks, Inc. | Method and system for distributed clock failure protection in a packet switched network |
JP2002019558A (ja) * | 2000-07-11 | 2002-01-23 | Denso Corp | コンデンサの電荷制御回路及びマイクロコンピュータ |
JP3489560B2 (ja) * | 2000-11-10 | 2004-01-19 | 日本電気株式会社 | クロック断検出回路 |
JP3523225B2 (ja) * | 2001-09-18 | 2004-04-26 | Necマイクロシステム株式会社 | クロック監視装置及び監視方法 |
FR2830700A1 (fr) * | 2001-10-09 | 2003-04-11 | Koninkl Philips Electronics Nv | Dispositif de generation d'un signal d'horloge |
JP3937888B2 (ja) | 2002-03-27 | 2007-06-27 | ヤマハ株式会社 | 発振検知回路 |
US7155628B2 (en) * | 2003-04-10 | 2006-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit and method for detecting the state of an oscillating signal |
WO2014093862A1 (en) * | 2012-12-13 | 2014-06-19 | Coherent Logix, Incorporated | Reconfiguration of clock generation circuitry |
JP6163319B2 (ja) * | 2013-02-25 | 2017-07-12 | エスアイアイ・セミコンダクタ株式会社 | 発振停止検出回路及び電子機器 |
JP5742910B2 (ja) * | 2013-10-23 | 2015-07-01 | 大日本印刷株式会社 | Icチップ、icカード、及びicチップの動作方法 |
US9234936B1 (en) | 2014-08-04 | 2016-01-12 | Freescale Semiconductor,Inc | Crystal oscillator monitoring circuit |
US10459443B2 (en) * | 2017-09-22 | 2019-10-29 | Erik Jertberg | Semi-autonomous farm transport vehicle for picked produce |
JP7010663B2 (ja) * | 2017-10-27 | 2022-01-26 | ローム株式会社 | 監視装置 |
US10848140B1 (en) * | 2020-07-20 | 2020-11-24 | Nxp Usa, Inc. | Method and system for detecting clock failure |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6019220A (ja) * | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
JPH02226432A (ja) | 1989-02-28 | 1990-09-10 | Koufu Nippon Denki Kk | クロック障害処理システム |
US5577075A (en) * | 1991-09-26 | 1996-11-19 | Ipc Information Systems, Inc. | Distributed clocking system |
JPH06332755A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | ウォッチドッグタイマ回路 |
DE69430372D1 (de) | 1994-10-27 | 2002-05-16 | St Microelectronics Srl | Schaltung zum Nachweis eines Fehlerzustandes eines Taktsignals für elektronische Mikroprozessorschaltungen |
JPH0973404A (ja) | 1995-09-07 | 1997-03-18 | Kansei Corp | ウオッチドッグタイマ回路 |
JPH09319456A (ja) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | 発振停止検出装置 |
JP3031293B2 (ja) * | 1997-06-02 | 2000-04-10 | 日本電気株式会社 | パワーオンリセット回路 |
-
1998
- 1998-10-20 JP JP10298607A patent/JP2000122749A/ja active Pending
-
1999
- 1999-03-10 US US09/265,384 patent/US6343334B1/en not_active Expired - Fee Related
- 1999-08-18 KR KR1019990034074A patent/KR100340361B1/ko not_active IP Right Cessation
- 1999-08-20 DE DE19939579A patent/DE19939579C2/de not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10103307B4 (de) * | 2000-06-27 | 2006-09-07 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung |
DE10164912B4 (de) * | 2000-06-27 | 2007-09-06 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung |
CN111263891A (zh) * | 2018-09-30 | 2020-06-09 | Oppo广东移动通信有限公司 | 一种指令时间的测试方法和系统、及计算机存储介质 |
CN111263891B (zh) * | 2018-09-30 | 2022-06-07 | Oppo广东移动通信有限公司 | 一种指令时间的测试方法和系统、及计算机存储介质 |
US11614484B2 (en) | 2018-09-30 | 2023-03-28 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Method and system for testing time parameters of adaptor |
Also Published As
Publication number | Publication date |
---|---|
JP2000122749A (ja) | 2000-04-28 |
DE19939579C2 (de) | 2001-12-06 |
KR20000028615A (ko) | 2000-05-25 |
KR100340361B1 (ko) | 2002-06-12 |
US6343334B1 (en) | 2002-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19939579C2 (de) | Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer Oszillation | |
DE19644803C2 (de) | Oszillationsstopp-Erfassungsvorrichtung | |
DE4233569C2 (de) | Informationsverarbeitungsgerät mit einer Mehrzahl von Prozessor-Modulen, die einen Fehlerüberwachungskreis enthalten | |
DE69627589T2 (de) | Unterspannungsdetektion für mikrocontroller | |
DE19539519A1 (de) | Antriebssteuerbefehlseinheit, Synchronsteuersystem für eine Vielzahl von Antriebssteuerbefehlseinheiten, und Synchronsteuerverfahren für die Einheiten | |
DE3700426A1 (de) | Ueberwachungszeitgeber | |
DE19531653A1 (de) | Einchip-Mikroprozessor mit eingebauter Selbsttestfunktion | |
DE3734088A1 (de) | Betriebsunterbrechungsschaltung | |
DE2838549A1 (de) | Impulsbreitenmesschaltung | |
DE102014101633A1 (de) | Unterbrechung von Aufgaben zur Verwatlung von Chip-Komponenten | |
DE602005004402T2 (de) | Automatische steuerung der taktgeschwindigkeit | |
DE102013103291A1 (de) | Serverschrank und Leistungssteuerungsverfahren hierfür | |
DE102016108666A1 (de) | Zeitgeber für Peripheriefunktionswächter | |
DE2407241A1 (de) | Verfahren und anordnung zur erhoehung der verfuegbarkeit eines digitalrechners | |
DE2747633A1 (de) | Dv-system mit einer unterbrechungseinrichtung | |
DE102018101028B3 (de) | Mikrocontrollersystem mit schaltungsinternem Debugger | |
DE102010046429B4 (de) | Programmierbare Steuerung | |
DE2755616A1 (de) | Asymmetrischer multiprozessor | |
DE19744375A1 (de) | Steuerschaltung für einen Microcontroller | |
DE3719230C2 (de) | ||
DE19842879A1 (de) | Mikrocomputer | |
DE3700800C2 (de) | Einrichtung zur Erzeugung eines Unterbrechungspunktes in einem Mikroprozessor | |
DE60130860T2 (de) | Steuervorrichtung zur automatischen Steuerung von an einer Datenleitung angelegten Spannung in einer Serienverbindung | |
DE60307329T2 (de) | Verfahren zum programmieren eines hörgeräts mittels einer programmiervorrichtung | |
DE3214006A1 (de) | Vorrichtung zum ruecksetzen von rechenschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |