JP2000122749A - 発振停止検出装置 - Google Patents
発振停止検出装置Info
- Publication number
- JP2000122749A JP2000122749A JP10298607A JP29860798A JP2000122749A JP 2000122749 A JP2000122749 A JP 2000122749A JP 10298607 A JP10298607 A JP 10298607A JP 29860798 A JP29860798 A JP 29860798A JP 2000122749 A JP2000122749 A JP 2000122749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- microcomputer
- clock
- oscillation stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 発振子１の故障を検出するために、ＣＰＵ４
からリセットコマンドを定期的に出力する必要があり、
ＣＰＵ４の処理負荷が増大してしまう。 【解決手段】 外部クロック１１の検出時にワンショッ
トパルスを発生させ、そのワンショットパルスが発生さ
れていない期間に容量素子２８を充電し、ワンショット
パルスの発生期間に容量素子２８を放電する。その容量
素子２８に充電された電位がシュミット回路２９に設定
された所定値に達した場合に、マイコン１２を初期化す
るリセット信号を発生する。
からリセットコマンドを定期的に出力する必要があり、
ＣＰＵ４の処理負荷が増大してしまう。 【解決手段】 外部クロック１１の検出時にワンショッ
トパルスを発生させ、そのワンショットパルスが発生さ
れていない期間に容量素子２８を充電し、ワンショット
パルスの発生期間に容量素子２８を放電する。その容量
素子２８に充電された電位がシュミット回路２９に設定
された所定値に達した場合に、マイコン１２を初期化す
るリセット信号を発生する。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロコンピ
ュータに供給される外部クロックが発振停止した時に、
その発振停止を検出し、マイクロコンピュータをリセッ
トするか、またはＣＰＵに割り込み信号を発生する発振
停止検出装置に関するものである。
ュータに供給される外部クロックが発振停止した時に、
その発振停止を検出し、マイクロコンピュータをリセッ
トするか、またはＣＰＵに割り込み信号を発生する発振
停止検出装置に関するものである。
【０００２】
【従来の技術】図６は例えば特開平４−３３１１７号公
報に示された従来の発振停止検出装置を示す構成図であ
り、図において、１は発振子、２は半導体チップに搭載
されたマイクロコンピュータ（以下、マイコンと言う）
である。３〜８はその半導体チップ上に形成されるもの
であり、３は発振子１に接続され、クロックを生成する
クロック発生回路、４はそのクロックに応じて動作する
と共に、定期的にリセットコマンドを発生するＣＰＵ、
５はそのリセットコマンドに応じてリセットパルスを発
生するタイマリセット回路である。６は一定の周期でパ
ルスを発生するパルス発生回路、７はパルス発生回路６
から出力されたパルスに応じてカウンタ値をインクリメ
ントし、また、タイマリセット回路５から出力されるリ
セットパルスに応じてそのカウンタ値をリセットし、カ
ウンタ値が所定値に到達するとオーバーフロー信号を出
力する８ビットタイマ、８は８ビットタイマ７からのオ
ーバーフロー信号に応じてマイコン２にリセット信号を
発生するリセット信号発生回路である。
報に示された従来の発振停止検出装置を示す構成図であ
り、図において、１は発振子、２は半導体チップに搭載
されたマイクロコンピュータ（以下、マイコンと言う）
である。３〜８はその半導体チップ上に形成されるもの
であり、３は発振子１に接続され、クロックを生成する
クロック発生回路、４はそのクロックに応じて動作する
と共に、定期的にリセットコマンドを発生するＣＰＵ、
５はそのリセットコマンドに応じてリセットパルスを発
生するタイマリセット回路である。６は一定の周期でパ
ルスを発生するパルス発生回路、７はパルス発生回路６
から出力されたパルスに応じてカウンタ値をインクリメ
ントし、また、タイマリセット回路５から出力されるリ
セットパルスに応じてそのカウンタ値をリセットし、カ
ウンタ値が所定値に到達するとオーバーフロー信号を出
力する８ビットタイマ、８は８ビットタイマ７からのオ
ーバーフロー信号に応じてマイコン２にリセット信号を
発生するリセット信号発生回路である。
【０００３】また、図３は複数のマイコンがＬＡＮに接
続された状態を示す構成図であり、図において、９はシ
リアルバス、１０1 〜１０N はシリアルバス９にそれぞ
れマイコンが接続された複数のノードである。
続された状態を示す構成図であり、図において、９はシ
リアルバス、１０1 〜１０N はシリアルバス９にそれぞ
れマイコンが接続された複数のノードである。
【０００４】次に動作について説明する。複数のマイコ
ンがシリアルバス９に接続されている場合、各マイコン
が通信機能を有していれば、他のマイコンにシリアルバ
ス９を介してデータを転送することができる。しかしな
がら、あるマイコンがデータの転送中に発振子１が外れ
るなどの偶発的な事故が発生すると、そのマイコンは、
シリアルバス９にドミナントレベルの信号（例えば、Ｈ
レベルの信号）、またはリセッシブレベルの信号（例え
ば、Ｌレベルの信号）を出力した状態で停止し続けるこ
とになる。マイコンが、Ｌレベルの信号を出力したまま
停止した場合には、他のマイコンに対する影響は少な
く、他のマイコンはそれ以降もシリアルバス９を使用し
てデータを通信することができるが、Ｈレベルの信号を
出力したまま停止した場合には、他のマイコンがシリア
ルバス９にＬレベルの信号を出力しても、シリアルバス
９の信号レベルはＬレベルに遷移しないため、それ以降
の通信が不可能になる。従って、このような事故が発生
した場合には、マイコンをリセットして、Ｈレベルの信
号をシリアルバス９に出力し続ける状態を解除する必要
がある。そこで、従来のマイコンの発振停止検出装置で
は、このような事故が発生した場合には、以下に示すよ
うにして、マイコンをリセットするようにしている。
ンがシリアルバス９に接続されている場合、各マイコン
が通信機能を有していれば、他のマイコンにシリアルバ
ス９を介してデータを転送することができる。しかしな
がら、あるマイコンがデータの転送中に発振子１が外れ
るなどの偶発的な事故が発生すると、そのマイコンは、
シリアルバス９にドミナントレベルの信号（例えば、Ｈ
レベルの信号）、またはリセッシブレベルの信号（例え
ば、Ｌレベルの信号）を出力した状態で停止し続けるこ
とになる。マイコンが、Ｌレベルの信号を出力したまま
停止した場合には、他のマイコンに対する影響は少な
く、他のマイコンはそれ以降もシリアルバス９を使用し
てデータを通信することができるが、Ｈレベルの信号を
出力したまま停止した場合には、他のマイコンがシリア
ルバス９にＬレベルの信号を出力しても、シリアルバス
９の信号レベルはＬレベルに遷移しないため、それ以降
の通信が不可能になる。従って、このような事故が発生
した場合には、マイコンをリセットして、Ｈレベルの信
号をシリアルバス９に出力し続ける状態を解除する必要
がある。そこで、従来のマイコンの発振停止検出装置で
は、このような事故が発生した場合には、以下に示すよ
うにして、マイコンをリセットするようにしている。
【０００５】まず、発振子１が外れるなどの事故が発生
していない通常時では、ＣＰＵ４は、クロック発生回路
３から出力されるクロックに同期して動作し、定期的に
リセットコマンドを発生する。そして、タイマリセット
回路５はそのリセットコマンドに応じてリセットパルス
を発生する。これにより、８ビットタイマ７のカウンタ
値が定期的にリセットされ、８ビットタイマ７からオー
バーフロー信号が出力されることがなく、リセット信号
発生回路８からマイコン２にリセット信号が出力される
ことはない。しかし、発振子１が外れるなどの事故が発
生した場合には、クロック発生回路３からクロックがＣ
ＰＵ４に供給されないため、ＣＰＵ４の動作が停止し、
リセットコマンドを発生することができなくなり、そし
て、タイマリセット回路５からはリセットパルスを８ビ
ットタイマ７に発生することができなくなる。この結
果、８ビットタイマ７は、パルス発生回路６から出力さ
れるパルスを受けてオーバーフローし、オーバーフロー
信号をリセット信号発生回路８に出力する。リセット信
号発生回路８は、８ビットタイマ７からオーバーフロー
信号を受けると、リセット信号をマイコン２に出力する
ので、マイコン２がリセットされることになる。これに
より、Ｈレベルの信号をシリアルバス９に出力し続ける
状態が解除される。
していない通常時では、ＣＰＵ４は、クロック発生回路
３から出力されるクロックに同期して動作し、定期的に
リセットコマンドを発生する。そして、タイマリセット
回路５はそのリセットコマンドに応じてリセットパルス
を発生する。これにより、８ビットタイマ７のカウンタ
値が定期的にリセットされ、８ビットタイマ７からオー
バーフロー信号が出力されることがなく、リセット信号
発生回路８からマイコン２にリセット信号が出力される
ことはない。しかし、発振子１が外れるなどの事故が発
生した場合には、クロック発生回路３からクロックがＣ
ＰＵ４に供給されないため、ＣＰＵ４の動作が停止し、
リセットコマンドを発生することができなくなり、そし
て、タイマリセット回路５からはリセットパルスを８ビ
ットタイマ７に発生することができなくなる。この結
果、８ビットタイマ７は、パルス発生回路６から出力さ
れるパルスを受けてオーバーフローし、オーバーフロー
信号をリセット信号発生回路８に出力する。リセット信
号発生回路８は、８ビットタイマ７からオーバーフロー
信号を受けると、リセット信号をマイコン２に出力する
ので、マイコン２がリセットされることになる。これに
より、Ｈレベルの信号をシリアルバス９に出力し続ける
状態が解除される。
【０００６】
【発明が解決しようとする課題】従来の発振停止検出装
置は以上のように構成されているので、発振子１が外れ
るなどの事故が発生してＣＰＵ４の動作が停止した場合
には、マイコン２をリセットすることができる。しか
し、ＣＰＵ４が正常に動作している間は、ＣＰＵ４から
リセットコマンドを定期的に出力する必要があり、ＣＰ
Ｕ４の処理負荷が増大するなどの課題があった。また、
ＣＰＵ４からのリセットコマンドの出力時に発振子１が
停止した場合に、ＣＰＵ４がリセットコマンドを出力し
続けるため、発振子１が停止しても８ビットタイマ７の
カウンタ値がオーバーフローすることなく、リセット信
号発生回路８からリセット信号を出力することができな
くなるという課題があった。さらに、８ビットタイマ７
のオーバーフローにより発振子１の停止を検出するの
で、８ビットタイマ７のオーバーフローまでの時間がか
かってしまい、よって、発振子１の停止から停止検出ま
でに時間がかかってしまい、発振子１の停止後のマイコ
ン２に対する迅速な事後処理ができないという課題があ
った。
置は以上のように構成されているので、発振子１が外れ
るなどの事故が発生してＣＰＵ４の動作が停止した場合
には、マイコン２をリセットすることができる。しか
し、ＣＰＵ４が正常に動作している間は、ＣＰＵ４から
リセットコマンドを定期的に出力する必要があり、ＣＰ
Ｕ４の処理負荷が増大するなどの課題があった。また、
ＣＰＵ４からのリセットコマンドの出力時に発振子１が
停止した場合に、ＣＰＵ４がリセットコマンドを出力し
続けるため、発振子１が停止しても８ビットタイマ７の
カウンタ値がオーバーフローすることなく、リセット信
号発生回路８からリセット信号を出力することができな
くなるという課題があった。さらに、８ビットタイマ７
のオーバーフローにより発振子１の停止を検出するの
で、８ビットタイマ７のオーバーフローまでの時間がか
かってしまい、よって、発振子１の停止から停止検出ま
でに時間がかかってしまい、発振子１の停止後のマイコ
ン２に対する迅速な事後処理ができないという課題があ
った。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、マイクロコンピュータに供給され
る外部クロックが発振停止した時に、ＣＰＵの処理負荷
を増大させることなく、迅速にその発振停止を検出し、
マイクロコンピュータをリセットするか、またはＣＰＵ
に割り込み信号を発生し、迅速な事後処理ができる発振
停止検出装置を得ることを目的とする。
めになされたもので、マイクロコンピュータに供給され
る外部クロックが発振停止した時に、ＣＰＵの処理負荷
を増大させることなく、迅速にその発振停止を検出し、
マイクロコンピュータをリセットするか、またはＣＰＵ
に割り込み信号を発生し、迅速な事後処理ができる発振
停止検出装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る発振停止
検出装置は、外部クロックの検出時にワンショットパル
スを発生するワンショットパルス発生回路と、ワンショ
ットパルスの発生されていない期間に充電を行い、発生
期間に放電を行う充放電回路と、その充放電回路に充電
された電位が所定値に達した場合に、マイクロコンピュ
ータを初期化する初期化信号を発生する初期化信号発生
回路とを備えたものである。
検出装置は、外部クロックの検出時にワンショットパル
スを発生するワンショットパルス発生回路と、ワンショ
ットパルスの発生されていない期間に充電を行い、発生
期間に放電を行う充放電回路と、その充放電回路に充電
された電位が所定値に達した場合に、マイクロコンピュ
ータを初期化する初期化信号を発生する初期化信号発生
回路とを備えたものである。
【０００９】この発明に係る発振停止検出装置は、外部
クロックの検出時にワンショットパルスを発生するワン
ショットパルス発生回路と、ワンショットパルスの発生
されていない期間に充電を行い、発生期間に放電を行う
充放電回路と、その充放電回路に充電された電位が所定
値に達した場合に、発振停止信号を発生する発振停止信
号発生回路と、リングオシレータまたはＣＲオシレータ
により形成され、発振停止信号に応じて起動して内部ク
ロックを発生し、マイクロコンピュータに供給する内部
クロック発振回路と、発振停止信号に応じてＣＰＵに割
り込み信号を発生する割り込み信号発生回路とを備えた
ものである。
クロックの検出時にワンショットパルスを発生するワン
ショットパルス発生回路と、ワンショットパルスの発生
されていない期間に充電を行い、発生期間に放電を行う
充放電回路と、その充放電回路に充電された電位が所定
値に達した場合に、発振停止信号を発生する発振停止信
号発生回路と、リングオシレータまたはＣＲオシレータ
により形成され、発振停止信号に応じて起動して内部ク
ロックを発生し、マイクロコンピュータに供給する内部
クロック発振回路と、発振停止信号に応じてＣＰＵに割
り込み信号を発生する割り込み信号発生回路とを備えた
ものである。
【００１０】この発明に係る発振停止検出装置は、ＣＰ
Ｕにより充放電回路の動作を禁止に設定されるか、また
は、ＣＰＵにより外部クロックのストップ／ウエイトモ
ード信号が出力された場合に、充放電回路の動作を禁止
する論理回路を備えたものである。
Ｕにより充放電回路の動作を禁止に設定されるか、また
は、ＣＰＵにより外部クロックのストップ／ウエイトモ
ード信号が出力された場合に、充放電回路の動作を禁止
する論理回路を備えたものである。
【００１１】この発明に係る発振停止検出装置は、発振
停止信号をシステムクロックに同期させてマイクロコン
ピュータに供給するフリップフロップ回路を備えたもの
である。
停止信号をシステムクロックに同期させてマイクロコン
ピュータに供給するフリップフロップ回路を備えたもの
である。
【００１２】この発明に係る発振停止検出装置は、ＣＰ
Ｕによる設定に応じて内部クロック発振回路を起動また
は停止するレジスタと、レジスタに起動設定された場合
に内部クロック発振回路から発生される内部クロックを
選択し、レジスタに停止設定された場合に外部クロック
を選択してマイクロコンピュータに供給するクロック切
換回路とを備えたものである。
Ｕによる設定に応じて内部クロック発振回路を起動また
は停止するレジスタと、レジスタに起動設定された場合
に内部クロック発振回路から発生される内部クロックを
選択し、レジスタに停止設定された場合に外部クロック
を選択してマイクロコンピュータに供給するクロック切
換回路とを備えたものである。
【００１３】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による発
振停止検出装置を示す構成図であり、図において、１１
は外部クロック入力端子から入力される外部クロック、
１２は半導体チップに搭載されたマイクロコンピュータ
（以下、マイコンと言う）である。１３は外部クロック
１１のノイズを除去するノイズフィルタ、１４は外部ク
ロック１１の立ち上がりエッジを検出する立ち上がりエ
ッジ検出回路（ワンショットパルス発生回路）であり、
インバータ１４ａ〜１４ｃ、ＮＡＮＤ回路１４ｄにより
構成される。１５は外部クロック１１の立ち下がりエッ
ジを検出する立ち下がりエッジ検出回路（ワンショット
パルス発生回路）であり、インバータ１５ａ〜１５ｄ、
ＮＡＮＤ回路１５ｅにより構成される。１６は立ち上が
りおよび立ち下がりエッジ検出回路１４，１５の出力の
論理積をとり、それら立ち上がりおよび立ち下がりエッ
ジの検出時にワンショットパルスを発生するＡＮＤ回路
（ワンショットパルス発生回路）である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による発
振停止検出装置を示す構成図であり、図において、１１
は外部クロック入力端子から入力される外部クロック、
１２は半導体チップに搭載されたマイクロコンピュータ
（以下、マイコンと言う）である。１３は外部クロック
１１のノイズを除去するノイズフィルタ、１４は外部ク
ロック１１の立ち上がりエッジを検出する立ち上がりエ
ッジ検出回路（ワンショットパルス発生回路）であり、
インバータ１４ａ〜１４ｃ、ＮＡＮＤ回路１４ｄにより
構成される。１５は外部クロック１１の立ち下がりエッ
ジを検出する立ち下がりエッジ検出回路（ワンショット
パルス発生回路）であり、インバータ１５ａ〜１５ｄ、
ＮＡＮＤ回路１５ｅにより構成される。１６は立ち上が
りおよび立ち下がりエッジ検出回路１４，１５の出力の
論理積をとり、それら立ち上がりおよび立ち下がりエッ
ジの検出時にワンショットパルスを発生するＡＮＤ回路
（ワンショットパルス発生回路）である。
【００１４】また、１８はノイズフィルタ１３によりノ
イズが除去された外部クロック１１に同期して動作する
ＣＰＵであり、このＣＰＵ１８は、外部クロック１１の
発振停止検出を行うか否かをＨまたはＬレベルの信号で
設定する発振停止検出開始信号を出力したり、ＣＰＵ１
８自身によって外部クロック１１のストップまたはウエ
イトを命令するストップ／ウエイトモード信号を出力す
る。１９はその発振停止検出開始信号を保持するレジス
タ、２０はインバータ、２１はインバータ２０の出力と
ストップ／ウエイトモード信号との否定論理和をとるＮ
ＯＲ回路（論理回路）、２２はＡＮＤ回路１６の出力と
ＮＯＲ回路２１の出力との否定論理積をとるＮＡＮＤ回
路（論理回路）である。
イズが除去された外部クロック１１に同期して動作する
ＣＰＵであり、このＣＰＵ１８は、外部クロック１１の
発振停止検出を行うか否かをＨまたはＬレベルの信号で
設定する発振停止検出開始信号を出力したり、ＣＰＵ１
８自身によって外部クロック１１のストップまたはウエ
イトを命令するストップ／ウエイトモード信号を出力す
る。１９はその発振停止検出開始信号を保持するレジス
タ、２０はインバータ、２１はインバータ２０の出力と
ストップ／ウエイトモード信号との否定論理和をとるＮ
ＯＲ回路（論理回路）、２２はＡＮＤ回路１６の出力と
ＮＯＲ回路２１の出力との否定論理積をとるＮＡＮＤ回
路（論理回路）である。
【００１５】さらに、２３は電源、２４は接地、２５は
Ｐｃｈトランジスタ、２６はＮｃｈトランジスタ、２７
は接地、２８は容量素子であり、これら２３〜２８によ
り、充放電回路を構成する。２９は容量素子２８に充電
された電位が所定値に達した場合に外部クロック１１の
発振停止と判断するシュミット回路（初期化信号発生回
路）、３０は半導体チップの外部から入力された外部リ
セット信号とシュミット回路２９の出力との論理積をと
るＡＮＤ回路（初期化信号発生回路）であり、このＡＮ
Ｄ回路３０は所定の条件を満たした場合に、マイコン１
２をリセットする内部リセット信号を発生するものであ
る。
Ｐｃｈトランジスタ、２６はＮｃｈトランジスタ、２７
は接地、２８は容量素子であり、これら２３〜２８によ
り、充放電回路を構成する。２９は容量素子２８に充電
された電位が所定値に達した場合に外部クロック１１の
発振停止と判断するシュミット回路（初期化信号発生回
路）、３０は半導体チップの外部から入力された外部リ
セット信号とシュミット回路２９の出力との論理積をと
るＡＮＤ回路（初期化信号発生回路）であり、このＡＮ
Ｄ回路３０は所定の条件を満たした場合に、マイコン１
２をリセットする内部リセット信号を発生するものであ
る。
【００１６】次に動作について説明する。図２はこの発
明の実施の形態１による発振停止検出装置の動作を示す
波形図であり、上記図１とこの図２に基づいて説明す
る。まず、ＣＰＵ１８から発振停止検出開始信号がＨレ
ベルに出力され（発振停止検出許可状態）、ストップ／
ウエイトモード信号がＬレベルに出力されている（スト
ップ／ウエイトモードではない）場合の動作を説明す
る。この場合、ノードＡはＨレベルである。図２の発振
停止検出許可状態の外部クロック動作中に示しているよ
うに、外部クロック１１が正常に発振している時、立ち
上がりおよび立ち下がりエッジ検出回路１４，１５の出
力をＡＮＤ回路１６により論理積をとり、さらに、ＮＡ
ＮＤ回路２２により否定論理積をとることにより、ノー
ドＢには外部クロック１１の立ち上がりおよび立ち下が
りエッジに応じたＨレベルのワンショットパルスが発生
される。Ｐｃｈトランジスタ２５はＬレベルでオン、Ｎ
ｃｈトランジスタ２６はＨレベルでオンするので、ノー
ドＢに発生されるワンショットパルスのＬレベルでＰｃ
ｈトランジスタ２５をオンし、この間に電源２３より容
量素子２８を充電し、ワンショットパルスのＨレベルで
Ｎｃｈトランジスタ２６をオンし、この間に容量素子２
８より接地２４に放電する。従って、ノードＣの電位は
鋸形となる。このノードＣの電位をシュミット回路２９
の所定の閾値電圧と比較する。外部クロック１１が正常
に発振している時は、その外部クロック１１の立ち上が
りおよび立ち下がりの度に、ノードＣの電位は容量素子
２８の放電により低下するので、そのノードＣの電位が
シュミット回路２９の所定の閾値電圧よりも大きくなる
ことはない。このため、シュミット回路２９は外部クロ
ック１１の正常な発振と判断し、Ｈレベルの信号を出力
し、ノードＤをＨレベルとして、Ｌレベルの外部リセッ
ト信号が入力されていなければ、ＡＮＤ回路３０からは
マイコン１２へのリセットを無効とするＨレベルの内部
リセット信号を出力し、マイコン１２はリセットされる
ことはない。
明の実施の形態１による発振停止検出装置の動作を示す
波形図であり、上記図１とこの図２に基づいて説明す
る。まず、ＣＰＵ１８から発振停止検出開始信号がＨレ
ベルに出力され（発振停止検出許可状態）、ストップ／
ウエイトモード信号がＬレベルに出力されている（スト
ップ／ウエイトモードではない）場合の動作を説明す
る。この場合、ノードＡはＨレベルである。図２の発振
停止検出許可状態の外部クロック動作中に示しているよ
うに、外部クロック１１が正常に発振している時、立ち
上がりおよび立ち下がりエッジ検出回路１４，１５の出
力をＡＮＤ回路１６により論理積をとり、さらに、ＮＡ
ＮＤ回路２２により否定論理積をとることにより、ノー
ドＢには外部クロック１１の立ち上がりおよび立ち下が
りエッジに応じたＨレベルのワンショットパルスが発生
される。Ｐｃｈトランジスタ２５はＬレベルでオン、Ｎ
ｃｈトランジスタ２６はＨレベルでオンするので、ノー
ドＢに発生されるワンショットパルスのＬレベルでＰｃ
ｈトランジスタ２５をオンし、この間に電源２３より容
量素子２８を充電し、ワンショットパルスのＨレベルで
Ｎｃｈトランジスタ２６をオンし、この間に容量素子２
８より接地２４に放電する。従って、ノードＣの電位は
鋸形となる。このノードＣの電位をシュミット回路２９
の所定の閾値電圧と比較する。外部クロック１１が正常
に発振している時は、その外部クロック１１の立ち上が
りおよび立ち下がりの度に、ノードＣの電位は容量素子
２８の放電により低下するので、そのノードＣの電位が
シュミット回路２９の所定の閾値電圧よりも大きくなる
ことはない。このため、シュミット回路２９は外部クロ
ック１１の正常な発振と判断し、Ｈレベルの信号を出力
し、ノードＤをＨレベルとして、Ｌレベルの外部リセッ
ト信号が入力されていなければ、ＡＮＤ回路３０からは
マイコン１２へのリセットを無効とするＨレベルの内部
リセット信号を出力し、マイコン１２はリセットされる
ことはない。
【００１７】一方、図２の発振停止検出許可状態の外部
クロック停止中に示しているように、外部クロック１１
が発振停止した時、ノードＢにはワンショットパルスが
発生されず、継続的にＬレベルとなる。このため、Ｐｃ
ｈトランジスタ２５は継続的にオンされ、Ｎｃｈトラン
ジスタ２６はオンされないので、容量素子２８は充電さ
れ続け、ノードＣの電位がシュミット回路２９の所定の
閾値電圧よりも大きくなる。このため、シュミット回路
２９は外部クロック１１の発振停止と判断し、Ｌレベル
の信号を出力し、Ｌレベルの外部リセット信号が入力さ
れていなくても、ノードＤをＬレベルとして、ＡＮＤ回
路３０からはマイコン１２をリセットするＬレベルの内
部リセット信号を出力し、マイコン１２をリセットす
る。そして、このリセットによって、半導体チップの全
入出力ポートを入力ポートにするなどして、他のマイコ
ンへの影響を防ぐ。
クロック停止中に示しているように、外部クロック１１
が発振停止した時、ノードＢにはワンショットパルスが
発生されず、継続的にＬレベルとなる。このため、Ｐｃ
ｈトランジスタ２５は継続的にオンされ、Ｎｃｈトラン
ジスタ２６はオンされないので、容量素子２８は充電さ
れ続け、ノードＣの電位がシュミット回路２９の所定の
閾値電圧よりも大きくなる。このため、シュミット回路
２９は外部クロック１１の発振停止と判断し、Ｌレベル
の信号を出力し、Ｌレベルの外部リセット信号が入力さ
れていなくても、ノードＤをＬレベルとして、ＡＮＤ回
路３０からはマイコン１２をリセットするＬレベルの内
部リセット信号を出力し、マイコン１２をリセットす
る。そして、このリセットによって、半導体チップの全
入出力ポートを入力ポートにするなどして、他のマイコ
ンへの影響を防ぐ。
【００１８】次に、ＣＰＵ１８から発振停止検出開始信
号がＬレベルに出力されるか（発振停止検出禁止状
態）、または、ストップ／ウエイトモード信号がＨレベ
ルに出力されている（ストップ／ウエイトモードであ
る）場合の動作を説明する。この場合、ノードＡはＬレ
ベルであり、従って、ノードＢは常にＨレベルである。
図２の発振停止検出禁止状態に示しているように、ノー
ドＢは常にＨレベルとなるので、Ｎｃｈトランジスタ２
６は継続的にオンされ、Ｐｃｈトランジスタ２５はオン
されないので、容量素子２８は放電され続け、ノードＣ
の電位がシュミット回路２９の所定の閾値電圧よりも大
きくなることはない。このため、シュミット回路２９
は、Ｈレベルの信号を出力し、ノードＤをＨレベルとし
て、ＡＮＤ回路３０からはマイコン１２へのリセットを
無効とするＨレベルの内部リセット信号を出力し、マイ
コン１２はリセットされることはない。
号がＬレベルに出力されるか（発振停止検出禁止状
態）、または、ストップ／ウエイトモード信号がＨレベ
ルに出力されている（ストップ／ウエイトモードであ
る）場合の動作を説明する。この場合、ノードＡはＬレ
ベルであり、従って、ノードＢは常にＨレベルである。
図２の発振停止検出禁止状態に示しているように、ノー
ドＢは常にＨレベルとなるので、Ｎｃｈトランジスタ２
６は継続的にオンされ、Ｐｃｈトランジスタ２５はオン
されないので、容量素子２８は放電され続け、ノードＣ
の電位がシュミット回路２９の所定の閾値電圧よりも大
きくなることはない。このため、シュミット回路２９
は、Ｈレベルの信号を出力し、ノードＤをＨレベルとし
て、ＡＮＤ回路３０からはマイコン１２へのリセットを
無効とするＨレベルの内部リセット信号を出力し、マイ
コン１２はリセットされることはない。
【００１９】また、図３は複数のマイコンがＬＡＮに接
続された状態を示す構成図であり、図において、９はシ
リアルバス、１０1 〜１０N はシリアルバス９にそれぞ
れマイコン１２が接続された複数のノードである。複数
のマイコン１２がシリアルバス９に接続されている場合
に、あるマイコンがデータの転送中に外部クロック１１
が異常停止するなどの偶発的な事故が発生し、マイコン
１２がＨレベルの信号を出力したまま停止した場合に
は、他のマイコンがシリアルバス９にＬレベルの信号を
出力しても、シリアルバス９の信号レベルはＬレベルに
遷移しないため、それ以降の通信が不可能になってしま
う。しかしながら、このような事故が発生した場合に
は、この実施の形態１による発振停止検出装置により、
マイコン１２をリセットして、例えば、半導体チップの
全入出力ポートを入力ポート化することにより、Ｈレベ
ルの信号をシリアルバス９に出力し続ける状態を解除す
ることができ、他のマイコン１２への影響を回避し、外
部クロック１１の発振停止以降の他のマイコン１２によ
る通信を可能にする。尚、この実施の形態１では、複数
のマイコンがＬＡＮに接続された場合について示した
が、これは一例として示したものであり、この実施の形
態１による発振停止検出装置は、マイコンを構成要素と
する他の装置に利用することが可能であることは言うま
でもない。
続された状態を示す構成図であり、図において、９はシ
リアルバス、１０1 〜１０N はシリアルバス９にそれぞ
れマイコン１２が接続された複数のノードである。複数
のマイコン１２がシリアルバス９に接続されている場合
に、あるマイコンがデータの転送中に外部クロック１１
が異常停止するなどの偶発的な事故が発生し、マイコン
１２がＨレベルの信号を出力したまま停止した場合に
は、他のマイコンがシリアルバス９にＬレベルの信号を
出力しても、シリアルバス９の信号レベルはＬレベルに
遷移しないため、それ以降の通信が不可能になってしま
う。しかしながら、このような事故が発生した場合に
は、この実施の形態１による発振停止検出装置により、
マイコン１２をリセットして、例えば、半導体チップの
全入出力ポートを入力ポート化することにより、Ｈレベ
ルの信号をシリアルバス９に出力し続ける状態を解除す
ることができ、他のマイコン１２への影響を回避し、外
部クロック１１の発振停止以降の他のマイコン１２によ
る通信を可能にする。尚、この実施の形態１では、複数
のマイコンがＬＡＮに接続された場合について示した
が、これは一例として示したものであり、この実施の形
態１による発振停止検出装置は、マイコンを構成要素と
する他の装置に利用することが可能であることは言うま
でもない。
【００２０】以上のように、この実施の形態１によれ
ば、発振停止を検出するにあたって、ＣＰＵ１８が何ら
処理する必要がないので、ＣＰＵ１８の処理負荷を低減
すると共に、確実に発振停止を検出することができる効
果がある。また、外部クロック１１の発振周期の時間間
隔に応じて、発振停止を検出することができるので、外
部クロック１１の発振停止から発振停止検出までに時間
がかかることなく、迅速にその発振停止を検出すること
ができ、発振停止検出後のマイコン１２への応答を迅速
にできる効果がある。さらに、ＣＰＵ１８から出力され
る発振停止検出開始信号およびストップ／ウエイトモー
ド信号により、発振停止検出を許可したり禁止したり選
択することができ、マイコン１２の用途に応じて、発振
停止検出を許可してマイコン１２の信頼性を高めたり、
発振停止検出を禁止してマイコン１２の消費電力を低減
することができる効果がある。
ば、発振停止を検出するにあたって、ＣＰＵ１８が何ら
処理する必要がないので、ＣＰＵ１８の処理負荷を低減
すると共に、確実に発振停止を検出することができる効
果がある。また、外部クロック１１の発振周期の時間間
隔に応じて、発振停止を検出することができるので、外
部クロック１１の発振停止から発振停止検出までに時間
がかかることなく、迅速にその発振停止を検出すること
ができ、発振停止検出後のマイコン１２への応答を迅速
にできる効果がある。さらに、ＣＰＵ１８から出力され
る発振停止検出開始信号およびストップ／ウエイトモー
ド信号により、発振停止検出を許可したり禁止したり選
択することができ、マイコン１２の用途に応じて、発振
停止検出を許可してマイコン１２の信頼性を高めたり、
発振停止検出を禁止してマイコン１２の消費電力を低減
することができる効果がある。
【００２１】実施の形態２．図４はこの発明の実施の形
態２による発振停止検出装置を示す構成図であり、図に
おいて、４０は半導体チップに搭載されたマイクロコン
ピュータ（以下、マイコンと言う）である。４１は実施
の形態１で示した発振停止検出装置とほぼ同一の構成で
あり、異なる構成として、４２は３端子入力としたＮＯ
Ｒ回路、４３は外部クロック１１の発振停止時にＨレベ
ルの信号を出力するシュミット回路（発振停止信号発生
回路）であり、ＡＮＤ回路３０は設けられていない。ま
た、４５はＣＰＵであり、後述する動作で示すようにそ
の機能が異なるものである。
態２による発振停止検出装置を示す構成図であり、図に
おいて、４０は半導体チップに搭載されたマイクロコン
ピュータ（以下、マイコンと言う）である。４１は実施
の形態１で示した発振停止検出装置とほぼ同一の構成で
あり、異なる構成として、４２は３端子入力としたＮＯ
Ｒ回路、４３は外部クロック１１の発振停止時にＨレベ
ルの信号を出力するシュミット回路（発振停止信号発生
回路）であり、ＡＮＤ回路３０は設けられていない。ま
た、４５はＣＰＵであり、後述する動作で示すようにそ
の機能が異なるものである。
【００２２】５１はシュミット回路４３から発生される
発振停止信号に応じて起動して内部クロックを発生する
リングオシレータ（内部クロック発振回路）であり、Ｏ
Ｒ回路５１ａ、ＯＲ回路５１ａとストップ／ウエイトモ
ード反転信号と帰還パルスとの否定論理積をとるＮＡＮ
Ｄ回路５１ｂ、インバータ５１ｃ〜５１ｎによって構成
される。５２はシュミット回路４３から発生される発振
停止信号に応じて、外部クロック１１、またはリングオ
シレータ５１から発生される内部クロックを選択してシ
ステムクロックφとしてマイコン４０に供給するクロッ
ク切換回路である。５３はシュミット回路４３から発生
される発振停止信号の立ち上がりエッジを検出し、その
立ち上がりエッジに応じたワンショットパルスを発生
し、そのワンショットパルスを発振停止検出割り込み信
号としてＣＰＵ４５に発生する立ち上がりエッジ検出回
路（割り込み信号発生回路）であり、インバータ５３ａ
〜５３ｃ、ＮＡＮＤ回路５３ｄにより構成される。５４
はマイコン４０の暴走を検出するウオッチドックタイ
マ、５５はそれら立ち上がりエッジ検出回路５３の出力
とウオッチドックタイマ５４の出力との論理積をとるＡ
ＮＤ回路である。５６は立ち上がりエッジ検出回路５３
から出力されるワンショットパルスによりセットされ、
ＣＰＵ４５からのリセット信号または外部リセット信号
によりリセットされ、ワンショットパルスの入力により
発振停止検出フラグ信号をマイコン４０に発生するＳＲ
ラッチ回路である。また、５７はシュミット回路４３か
ら発生される発振停止信号をシステムクロックφに同期
させてマイコン４０に発生し、そのマイコン４０に現在
のシステムクロックφの状態をモニタさせるフリップフ
ロップ回路であり、このフリップフロップ回路５７は外
部リセット信号によりリセットされるものである。
発振停止信号に応じて起動して内部クロックを発生する
リングオシレータ（内部クロック発振回路）であり、Ｏ
Ｒ回路５１ａ、ＯＲ回路５１ａとストップ／ウエイトモ
ード反転信号と帰還パルスとの否定論理積をとるＮＡＮ
Ｄ回路５１ｂ、インバータ５１ｃ〜５１ｎによって構成
される。５２はシュミット回路４３から発生される発振
停止信号に応じて、外部クロック１１、またはリングオ
シレータ５１から発生される内部クロックを選択してシ
ステムクロックφとしてマイコン４０に供給するクロッ
ク切換回路である。５３はシュミット回路４３から発生
される発振停止信号の立ち上がりエッジを検出し、その
立ち上がりエッジに応じたワンショットパルスを発生
し、そのワンショットパルスを発振停止検出割り込み信
号としてＣＰＵ４５に発生する立ち上がりエッジ検出回
路（割り込み信号発生回路）であり、インバータ５３ａ
〜５３ｃ、ＮＡＮＤ回路５３ｄにより構成される。５４
はマイコン４０の暴走を検出するウオッチドックタイ
マ、５５はそれら立ち上がりエッジ検出回路５３の出力
とウオッチドックタイマ５４の出力との論理積をとるＡ
ＮＤ回路である。５６は立ち上がりエッジ検出回路５３
から出力されるワンショットパルスによりセットされ、
ＣＰＵ４５からのリセット信号または外部リセット信号
によりリセットされ、ワンショットパルスの入力により
発振停止検出フラグ信号をマイコン４０に発生するＳＲ
ラッチ回路である。また、５７はシュミット回路４３か
ら発生される発振停止信号をシステムクロックφに同期
させてマイコン４０に発生し、そのマイコン４０に現在
のシステムクロックφの状態をモニタさせるフリップフ
ロップ回路であり、このフリップフロップ回路５７は外
部リセット信号によりリセットされるものである。
【００２３】次に動作について説明する。図５はこの発
明の実施の形態２による発振停止検出装置の動作を示す
波形図であり、上記図４とこの図５に基づいて説明す
る。まず、ＣＰＵ４５から発振停止検出開始信号がＨレ
ベルに出力され（発振停止検出許可状態）、ストップ／
ウエイトモード信号がＬレベルに出力されている（スト
ップ／ウエイトモードではない）場合の動作を説明す
る。この場合、ノードＡはＨレベルである。図５の発振
停止検出許可状態の外部クロック動作中に示しているよ
うに、外部クロック１１が正常に発振している時、ノー
ドＢには外部クロック１１の立ち上がりおよび立ち下が
りエッジに応じたＨレベルのワンショットパルスが発生
され、ノードＣの電位は鋸形となる。このノードＣの電
位はシュミット回路４３の所定の閾値電圧よりも大きく
なることはなく、このため、シュミット回路４３は外部
クロック１１の正常な発振と判断し、ノードＤをＬレベ
ルにする。従って、リングオシレータ５１は、起動する
ことなく、また、クロック切換回路５２は、外部クロッ
ク１１をシステムクロックφとしてマイコン４０に供給
したままとなる。さらに、立ち上がりエッジ検出回路５
３は、ワンショットパルスの発振停止検出割り込み信号
を発生することはない。さらに、フリップフロップ回路
５７は、Ｌレベルをシステムクロックφに同期させてマ
イコン４０に供給することにより、マイコン４０に現在
のシステムクロックφは、外部クロック１１であること
を知らせる。
明の実施の形態２による発振停止検出装置の動作を示す
波形図であり、上記図４とこの図５に基づいて説明す
る。まず、ＣＰＵ４５から発振停止検出開始信号がＨレ
ベルに出力され（発振停止検出許可状態）、ストップ／
ウエイトモード信号がＬレベルに出力されている（スト
ップ／ウエイトモードではない）場合の動作を説明す
る。この場合、ノードＡはＨレベルである。図５の発振
停止検出許可状態の外部クロック動作中に示しているよ
うに、外部クロック１１が正常に発振している時、ノー
ドＢには外部クロック１１の立ち上がりおよび立ち下が
りエッジに応じたＨレベルのワンショットパルスが発生
され、ノードＣの電位は鋸形となる。このノードＣの電
位はシュミット回路４３の所定の閾値電圧よりも大きく
なることはなく、このため、シュミット回路４３は外部
クロック１１の正常な発振と判断し、ノードＤをＬレベ
ルにする。従って、リングオシレータ５１は、起動する
ことなく、また、クロック切換回路５２は、外部クロッ
ク１１をシステムクロックφとしてマイコン４０に供給
したままとなる。さらに、立ち上がりエッジ検出回路５
３は、ワンショットパルスの発振停止検出割り込み信号
を発生することはない。さらに、フリップフロップ回路
５７は、Ｌレベルをシステムクロックφに同期させてマ
イコン４０に供給することにより、マイコン４０に現在
のシステムクロックφは、外部クロック１１であること
を知らせる。
【００２４】一方、図５の発振停止検出許可状態の外部
クロック停止中に示しているように、外部クロック１１
が発振停止した時、ノードＢにはワンショットパルスが
発生されず、継続的にＬレベルとなる。このため、ノー
ドＣの電位がシュミット回路４３の所定の閾値電圧より
も大きくなり、シュミット回路４３は外部クロック１１
の発振停止と判断し、Ｈレベルの信号を出力し、ノード
ＤをＨレベルにする。従って、リングオシレータ５１の
ＯＲ回路５１ａにはＨレベルの発振停止信号が入力さ
れ、さらに、ＮＡＮＤ回路５１ｂにはＨレベルのストッ
プ／ウエイトモード反転信号が入力されているので、リ
ングオシレータ５１は起動され、内部クロックを発生す
る。また、クロック切換回路５２には、Ｈレベルの発振
停止信号が入力されるので、システムクロックφを外部
クロック１１からリングオシレータ５１より発生された
内部クロックに代えてマイコン４０に供給する。さら
に、立ち上がりエッジ検出回路５３は、Ｌレベルのワン
ショットパルスをノードＥに発生し、ＡＮＤ回路５５を
介して、発振停止検出割り込み信号としてＣＰＵ４５に
出力する。ＳＲラッチ回路５６は、立ち上がりエッジ検
出回路５３から出力されるＬレベルのワンショットパル
スにより、その出力レベルをＨレベルに保持し続け、発
振停止検出フラグ信号としてマイコン４０に出力する。
ここで、ＡＮＤ回路５５を介して出力される発振停止検
出割り込み信号と、ＳＲラッチ回路５６から出力される
発振停止検出フラグ信号とは、重複しているように思え
るが、ＡＮＤ回路５５は、発振停止検出割り込み信号
と、マイコン４０の暴走を検出するウオッチドックタイ
マ５４の暴走検出信号との論理積をとっているので、Ｃ
ＰＵ４５では、発振停止検出割り込み信号が入力された
後の処理として、発振停止検出フラグ信号を抽出するこ
とにより、発振停止検出割り込み信号が、マイコン４０
の暴走であるか、外部クロック１１の発振停止であるか
を正確に認識するためである。そして、マイコン４０
は、それら発振停止検出割り込み信号と発振停止検出フ
ラグ信号とにより、外部クロック１１の発振停止である
ことを認識した場合に、アプリケーションに応じた所定
の割り込み処理を実行すると共に、ＳＲラッチ回路５６
をリセットし、発振停止検出フラグ信号をＬレベルにク
リアする。尚、その割り込み処理には、ワーニングの報
知、半導体チップの全ポートの入力ポート化、外部クロ
ック１１の入力端子の固定値化などがある。さらに、フ
リップフロップ回路５７は、Ｈレベルの発振停止信号を
リングオシレータ５１より発生された内部クロックのシ
ステムクロックφに同期させてマイコン４０に供給する
ことにより、マイコン４０に現在のシステムクロックφ
は、内部クロックであることを知らせる。
クロック停止中に示しているように、外部クロック１１
が発振停止した時、ノードＢにはワンショットパルスが
発生されず、継続的にＬレベルとなる。このため、ノー
ドＣの電位がシュミット回路４３の所定の閾値電圧より
も大きくなり、シュミット回路４３は外部クロック１１
の発振停止と判断し、Ｈレベルの信号を出力し、ノード
ＤをＨレベルにする。従って、リングオシレータ５１の
ＯＲ回路５１ａにはＨレベルの発振停止信号が入力さ
れ、さらに、ＮＡＮＤ回路５１ｂにはＨレベルのストッ
プ／ウエイトモード反転信号が入力されているので、リ
ングオシレータ５１は起動され、内部クロックを発生す
る。また、クロック切換回路５２には、Ｈレベルの発振
停止信号が入力されるので、システムクロックφを外部
クロック１１からリングオシレータ５１より発生された
内部クロックに代えてマイコン４０に供給する。さら
に、立ち上がりエッジ検出回路５３は、Ｌレベルのワン
ショットパルスをノードＥに発生し、ＡＮＤ回路５５を
介して、発振停止検出割り込み信号としてＣＰＵ４５に
出力する。ＳＲラッチ回路５６は、立ち上がりエッジ検
出回路５３から出力されるＬレベルのワンショットパル
スにより、その出力レベルをＨレベルに保持し続け、発
振停止検出フラグ信号としてマイコン４０に出力する。
ここで、ＡＮＤ回路５５を介して出力される発振停止検
出割り込み信号と、ＳＲラッチ回路５６から出力される
発振停止検出フラグ信号とは、重複しているように思え
るが、ＡＮＤ回路５５は、発振停止検出割り込み信号
と、マイコン４０の暴走を検出するウオッチドックタイ
マ５４の暴走検出信号との論理積をとっているので、Ｃ
ＰＵ４５では、発振停止検出割り込み信号が入力された
後の処理として、発振停止検出フラグ信号を抽出するこ
とにより、発振停止検出割り込み信号が、マイコン４０
の暴走であるか、外部クロック１１の発振停止であるか
を正確に認識するためである。そして、マイコン４０
は、それら発振停止検出割り込み信号と発振停止検出フ
ラグ信号とにより、外部クロック１１の発振停止である
ことを認識した場合に、アプリケーションに応じた所定
の割り込み処理を実行すると共に、ＳＲラッチ回路５６
をリセットし、発振停止検出フラグ信号をＬレベルにク
リアする。尚、その割り込み処理には、ワーニングの報
知、半導体チップの全ポートの入力ポート化、外部クロ
ック１１の入力端子の固定値化などがある。さらに、フ
リップフロップ回路５７は、Ｈレベルの発振停止信号を
リングオシレータ５１より発生された内部クロックのシ
ステムクロックφに同期させてマイコン４０に供給する
ことにより、マイコン４０に現在のシステムクロックφ
は、内部クロックであることを知らせる。
【００２５】図５の発振停止検出許可状態の外部クロッ
ク再動作に示しているように、外部クロック１１が発振
停止し、リングオシレータ５１による内部クロックに切
換後、再度、外部クロック１１が正常に発振し出した
時、ノードＢには外部クロック１１の立ち上がりおよび
立ち下がりエッジに応じたＨレベルのワンショットパル
スが発生され、ノードＣの電位は鋸形となる。このノー
ドＣの電位がシュミット回路４３の所定の閾値電圧より
も大きくなることはなく、このため、シュミット回路４
３は外部クロック１１の正常な発振と判断し、ノードＤ
をＬレベルにする。従って、リングオシレータ５１のＯ
Ｒ回路５１ａにはＬレベルの発振停止信号が入力される
ので、リングオシレータ５１は停止する。また、クロッ
ク切換回路５２には、Ｌレベルの発振停止信号が入力さ
れるので、システムクロックφを内部クロックから外部
クロック１１に代えてマイコン４０に供給する。さら
に、立ち上がりエッジ検出回路５３は、ワンショットパ
ルスの発振停止検出割り込み信号を発生することはな
い。さらに、フリップフロップ回路５７は、Ｌレベルを
システムクロックφに同期させてマイコン４０に供給す
ることにより、マイコン４０に現在のシステムクロック
φは、外部クロック１１であることを知らせる。これに
より、マイコン４０では、システムクロックφがリング
オシレータ５１による内部クロックから外部クロック１
１に切換わったことを認識し、割り込み処理からの復帰
処理を行い、通常処理へと移行する。
ク再動作に示しているように、外部クロック１１が発振
停止し、リングオシレータ５１による内部クロックに切
換後、再度、外部クロック１１が正常に発振し出した
時、ノードＢには外部クロック１１の立ち上がりおよび
立ち下がりエッジに応じたＨレベルのワンショットパル
スが発生され、ノードＣの電位は鋸形となる。このノー
ドＣの電位がシュミット回路４３の所定の閾値電圧より
も大きくなることはなく、このため、シュミット回路４
３は外部クロック１１の正常な発振と判断し、ノードＤ
をＬレベルにする。従って、リングオシレータ５１のＯ
Ｒ回路５１ａにはＬレベルの発振停止信号が入力される
ので、リングオシレータ５１は停止する。また、クロッ
ク切換回路５２には、Ｌレベルの発振停止信号が入力さ
れるので、システムクロックφを内部クロックから外部
クロック１１に代えてマイコン４０に供給する。さら
に、立ち上がりエッジ検出回路５３は、ワンショットパ
ルスの発振停止検出割り込み信号を発生することはな
い。さらに、フリップフロップ回路５７は、Ｌレベルを
システムクロックφに同期させてマイコン４０に供給す
ることにより、マイコン４０に現在のシステムクロック
φは、外部クロック１１であることを知らせる。これに
より、マイコン４０では、システムクロックφがリング
オシレータ５１による内部クロックから外部クロック１
１に切換わったことを認識し、割り込み処理からの復帰
処理を行い、通常処理へと移行する。
【００２６】次に、ＣＰＵ４５から発振停止検出開始信
号がＬレベルに出力されるか（発振停止検出禁止状
態）、または、ストップ／ウエイトモード信号がＨレベ
ルに出力されている（ストップ／ウエイトモードであ
る）場合の動作を説明する。この場合、ノードＡはＬレ
ベルであり、従って、ノードＢは常にＨレベルである。
図５の発振停止検出禁止状態に示しているように、ノー
ドＢは常にＨレベルとなるので、ノードＣの電位がシュ
ミット回路４３の所定の閾値電圧よりも大きくなること
はなく、シュミット回路４３は、ノードＤをＬレベルに
する。従って、リングオシレータ５１は、起動すること
なく、また、クロック切換回路５２は、外部クロック１
１をシステムクロックφとしてマイコン４０に供給した
ままとなる。さらに、立ち上がりエッジ検出回路５３
は、ワンショットパルスを発生することなく、発振停止
検出割り込み信号としてマイコン４０に出力することは
ない。さらに、フリップフロップ回路５７は、Ｌレベル
をシステムクロックφに同期させてマイコン４０に供給
することにより、マイコン４０に現在のシステムクロッ
クφは、外部クロック１１であることを知らせる。尚、
この実施の形態２によれば、内部クロックをリングオシ
レータ５１により発生させたが、内部クロックをＣＲオ
シレータにより発生させるようにしても良い。
号がＬレベルに出力されるか（発振停止検出禁止状
態）、または、ストップ／ウエイトモード信号がＨレベ
ルに出力されている（ストップ／ウエイトモードであ
る）場合の動作を説明する。この場合、ノードＡはＬレ
ベルであり、従って、ノードＢは常にＨレベルである。
図５の発振停止検出禁止状態に示しているように、ノー
ドＢは常にＨレベルとなるので、ノードＣの電位がシュ
ミット回路４３の所定の閾値電圧よりも大きくなること
はなく、シュミット回路４３は、ノードＤをＬレベルに
する。従って、リングオシレータ５１は、起動すること
なく、また、クロック切換回路５２は、外部クロック１
１をシステムクロックφとしてマイコン４０に供給した
ままとなる。さらに、立ち上がりエッジ検出回路５３
は、ワンショットパルスを発生することなく、発振停止
検出割り込み信号としてマイコン４０に出力することは
ない。さらに、フリップフロップ回路５７は、Ｌレベル
をシステムクロックφに同期させてマイコン４０に供給
することにより、マイコン４０に現在のシステムクロッ
クφは、外部クロック１１であることを知らせる。尚、
この実施の形態２によれば、内部クロックをリングオシ
レータ５１により発生させたが、内部クロックをＣＲオ
シレータにより発生させるようにしても良い。
【００２７】以上のように、この実施の形態２によれ
ば、外部クロック１１が発振停止した期間中に、クロッ
ク切換回路５２によりリングオシレータ５１またはＣＲ
オシレータによる内部クロックに切換えることができ、
外部クロック１１が発振停止してもマイコン４０の動作
を継続させることができる効果がある。また、外部クロ
ック１１が発振停止した時に、立ち上がりエッジ検出回
路５３およびＡＮＤ回路５５により、ワンショットパル
スの発振停止検出割り込み信号を出力することができ、
様々なアプリケーションに対応した割り込み処理を実行
することができる効果がある。さらに、ＳＲラッチ回路
５６により発振停止検出フラグ信号を出力させることに
より、ウオッチドックタイマ５４の検出によるマイコン
４０の暴走ではなく、外部クロック１１の発振停止であ
ることを正確に認識することができる効果がある。さら
に、フリップフロップ回路５７により現在のシステムク
ロックφが外部クロック１１であるか、リングオシレー
タ５１による内部クロックであるかをマイコン４０に知
らせることができ、システムクロックφがリングオシレ
ータ５１による内部クロックから、再度、外部クロック
１１に復帰した時の割り込み処理からの復帰処理を行う
ことができる効果がある。さらに、リングオシレータ５
１またはＣＲオシレータによる内部クロックは、外部ク
ロック１１よりも発振周波数が小さく、従って、リング
オシレータ５１またはＣＲオシレータによる内部クロッ
クを用いている期間は、消費電力を低減することができ
る効果がある。
ば、外部クロック１１が発振停止した期間中に、クロッ
ク切換回路５２によりリングオシレータ５１またはＣＲ
オシレータによる内部クロックに切換えることができ、
外部クロック１１が発振停止してもマイコン４０の動作
を継続させることができる効果がある。また、外部クロ
ック１１が発振停止した時に、立ち上がりエッジ検出回
路５３およびＡＮＤ回路５５により、ワンショットパル
スの発振停止検出割り込み信号を出力することができ、
様々なアプリケーションに対応した割り込み処理を実行
することができる効果がある。さらに、ＳＲラッチ回路
５６により発振停止検出フラグ信号を出力させることに
より、ウオッチドックタイマ５４の検出によるマイコン
４０の暴走ではなく、外部クロック１１の発振停止であ
ることを正確に認識することができる効果がある。さら
に、フリップフロップ回路５７により現在のシステムク
ロックφが外部クロック１１であるか、リングオシレー
タ５１による内部クロックであるかをマイコン４０に知
らせることができ、システムクロックφがリングオシレ
ータ５１による内部クロックから、再度、外部クロック
１１に復帰した時の割り込み処理からの復帰処理を行う
ことができる効果がある。さらに、リングオシレータ５
１またはＣＲオシレータによる内部クロックは、外部ク
ロック１１よりも発振周波数が小さく、従って、リング
オシレータ５１またはＣＲオシレータによる内部クロッ
クを用いている期間は、消費電力を低減することができ
る効果がある。
【００２８】実施の形態３．この実施の形態３は、リン
グオシレータ５１による内部クロックを、外部クロック
１１の正常発振および発振停止にかかわらず、システム
クロックφとしてマイコン４０に使用するものである。
図４において、６１はシステムクロックφとして外部ク
ロック１１の代わりにリングオシレータ５１による内部
クロックを選択したい時に、ＣＰＵ４５から出力される
Ｈレベルのリングオシレータ選択信号を保持するレジス
タである。
グオシレータ５１による内部クロックを、外部クロック
１１の正常発振および発振停止にかかわらず、システム
クロックφとしてマイコン４０に使用するものである。
図４において、６１はシステムクロックφとして外部ク
ロック１１の代わりにリングオシレータ５１による内部
クロックを選択したい時に、ＣＰＵ４５から出力される
Ｈレベルのリングオシレータ選択信号を保持するレジス
タである。
【００２９】次に動作について説明する。システムクロ
ックφとして外部クロック１１の代わりにリングオシレ
ータ５１による内部クロックを選択したい時に、ＣＰＵ
４５からＨレベルのリングオシレータ選択信号をレジス
タ６１に出力し、そのレジスタ６１により保持させる。
ＮＯＲ回路４２には、レジスタ６１により保持されたＨ
レベルが入力されるので、ノードＡはＬレベルであり、
ノードＢは常にＨレベルである。従って、Ｐｃｈトラン
ジスタ２５は、オフし続け、Ｎｃｈトランジスタ２６
は、オンし続けるので、容量素子２８は充電されること
なく、消費電力を低減できる。また、リングオシレータ
５１のＯＲ回路５１ａには、レジスタ６１により保持さ
れたＨレベルが入力されるので、リングオシレータ５１
は起動し、内部クロックを発生する。さらに、クロック
切換回路５２には、レジスタ６１により保持されたＨレ
ベルが入力されるので、システムクロックφとして外部
クロック１１の代わりにリングオシレータ５１による内
部クロックを選択し、マイコン４０に出力する。
ックφとして外部クロック１１の代わりにリングオシレ
ータ５１による内部クロックを選択したい時に、ＣＰＵ
４５からＨレベルのリングオシレータ選択信号をレジス
タ６１に出力し、そのレジスタ６１により保持させる。
ＮＯＲ回路４２には、レジスタ６１により保持されたＨ
レベルが入力されるので、ノードＡはＬレベルであり、
ノードＢは常にＨレベルである。従って、Ｐｃｈトラン
ジスタ２５は、オフし続け、Ｎｃｈトランジスタ２６
は、オンし続けるので、容量素子２８は充電されること
なく、消費電力を低減できる。また、リングオシレータ
５１のＯＲ回路５１ａには、レジスタ６１により保持さ
れたＨレベルが入力されるので、リングオシレータ５１
は起動し、内部クロックを発生する。さらに、クロック
切換回路５２には、レジスタ６１により保持されたＨレ
ベルが入力されるので、システムクロックφとして外部
クロック１１の代わりにリングオシレータ５１による内
部クロックを選択し、マイコン４０に出力する。
【００３０】以上のように、この実施の形態３によれ
ば、ＣＰＵ４５の制御により、外部クロック１１の正常
発振および発振停止にかかわらず、システムクロックφ
として外部クロック１１の代わりにリングオシレータ５
１による内部クロックを選択することができるので、一
般に、外部クロック１１よりもリングオシレータ５１に
よる内部クロックの方が発振周波数が小さく、従って、
消費電力を低減できる効果がある。また、この時、容量
素子２８は充電されることなく、消費電力をさらに低減
できる効果がある。
ば、ＣＰＵ４５の制御により、外部クロック１１の正常
発振および発振停止にかかわらず、システムクロックφ
として外部クロック１１の代わりにリングオシレータ５
１による内部クロックを選択することができるので、一
般に、外部クロック１１よりもリングオシレータ５１に
よる内部クロックの方が発振周波数が小さく、従って、
消費電力を低減できる効果がある。また、この時、容量
素子２８は充電されることなく、消費電力をさらに低減
できる効果がある。
【００３１】実施の形態４．この実施の形態４は、上記
実施の形態１および実施の形態２で示した発振停止後の
処理としての２つの方法である内部リセット信号の発生
と、発振停止検出割り込み信号の発生の双方の機能を備
え、マイコンのソフトウエアの設定により、どちらか一
方を選択できるようにしたものである。尚、この実施の
形態４において、上記実施の形態３で示した、ＣＰＵ４
５の制御により、外部クロック１１の正常発振および発
振停止にかかわらず、システムクロックφとして外部ク
ロック１１の代わりにリングオシレータ５１による内部
クロックを選択する機能を加え、マイコンのソフトウエ
アの設定により、選択できるようにしても良い。
実施の形態１および実施の形態２で示した発振停止後の
処理としての２つの方法である内部リセット信号の発生
と、発振停止検出割り込み信号の発生の双方の機能を備
え、マイコンのソフトウエアの設定により、どちらか一
方を選択できるようにしたものである。尚、この実施の
形態４において、上記実施の形態３で示した、ＣＰＵ４
５の制御により、外部クロック１１の正常発振および発
振停止にかかわらず、システムクロックφとして外部ク
ロック１１の代わりにリングオシレータ５１による内部
クロックを選択する機能を加え、マイコンのソフトウエ
アの設定により、選択できるようにしても良い。
【００３２】以上のように、この実施の形態４によれ
ば、発振停止後の処理を、用途に応じて任意に選択する
ことができる効果がある。
ば、発振停止後の処理を、用途に応じて任意に選択する
ことができる効果がある。
【００３３】
【発明の効果】以上のように、この発明によれば、外部
クロックの検出時にワンショットパルスを発生するワン
ショットパルス発生回路と、ワンショットパルスの発生
されていない期間に充電を行い、発生期間に放電を行う
充放電回路と、その充放電回路に充電された電位が所定
値に達した場合に、マイクロコンピュータを初期化する
初期化信号を発生する初期化信号発生回路とを設けるよ
うに構成したので、外部クロックの発振停止を検出する
にあたって、ＣＰＵが何ら処理する必要がなく、ＣＰＵ
の処理負荷を低減すると共に、確実に発振停止を検出す
ることができる効果がある。また、外部クロックの発振
周期の時間間隔に応じて、発振停止を検出することがで
きるので、外部クロックの発振停止から発振停止検出ま
でに時間がかかることなく、迅速にその発振停止を検出
することができ、発振停止検出後のマイクロコンピュー
タへの応答を迅速にできる効果がある。
クロックの検出時にワンショットパルスを発生するワン
ショットパルス発生回路と、ワンショットパルスの発生
されていない期間に充電を行い、発生期間に放電を行う
充放電回路と、その充放電回路に充電された電位が所定
値に達した場合に、マイクロコンピュータを初期化する
初期化信号を発生する初期化信号発生回路とを設けるよ
うに構成したので、外部クロックの発振停止を検出する
にあたって、ＣＰＵが何ら処理する必要がなく、ＣＰＵ
の処理負荷を低減すると共に、確実に発振停止を検出す
ることができる効果がある。また、外部クロックの発振
周期の時間間隔に応じて、発振停止を検出することがで
きるので、外部クロックの発振停止から発振停止検出ま
でに時間がかかることなく、迅速にその発振停止を検出
することができ、発振停止検出後のマイクロコンピュー
タへの応答を迅速にできる効果がある。
【００３４】この発明によれば、外部クロックの検出時
にワンショットパルスを発生するワンショットパルス発
生回路と、ワンショットパルスの発生されていない期間
に充電を行い、発生期間に放電を行う充放電回路と、そ
の充放電回路に充電された電位が所定値に達した場合
に、発振停止信号を発生する発振停止信号発生回路と、
リングオシレータまたはＣＲオシレータにより形成さ
れ、発振停止信号に応じて起動して内部クロックを発生
し、マイクロコンピュータに供給する内部クロック発振
回路と、発振停止信号に応じてＣＰＵに割り込み信号を
発生する割り込み信号発生回路とを設けるように構成し
たので、外部クロックが発振停止した期間中に、リング
オシレータまたはＣＲオシレータによる内部クロックに
切換えることができ、外部クロックが発振停止してもマ
イクロコンピュータの動作を継続させることができる効
果がある。また、リングオシレータまたはＣＲオシレー
タによる内部クロックは、外部クロックよりも発振周波
数が小さく、従って、リングオシレータまたはＣＲオシ
レータによる内部クロックを用いている期間は、消費電
力を低減することができる効果がある。さらに、外部ク
ロックが発振停止した時に、割り込み信号発生回路によ
り、割り込み信号を発生することができ、外部クロック
の発振停止時に、様々なアプリケーションに対応した割
り込み処理を実行することができる効果がある。
にワンショットパルスを発生するワンショットパルス発
生回路と、ワンショットパルスの発生されていない期間
に充電を行い、発生期間に放電を行う充放電回路と、そ
の充放電回路に充電された電位が所定値に達した場合
に、発振停止信号を発生する発振停止信号発生回路と、
リングオシレータまたはＣＲオシレータにより形成さ
れ、発振停止信号に応じて起動して内部クロックを発生
し、マイクロコンピュータに供給する内部クロック発振
回路と、発振停止信号に応じてＣＰＵに割り込み信号を
発生する割り込み信号発生回路とを設けるように構成し
たので、外部クロックが発振停止した期間中に、リング
オシレータまたはＣＲオシレータによる内部クロックに
切換えることができ、外部クロックが発振停止してもマ
イクロコンピュータの動作を継続させることができる効
果がある。また、リングオシレータまたはＣＲオシレー
タによる内部クロックは、外部クロックよりも発振周波
数が小さく、従って、リングオシレータまたはＣＲオシ
レータによる内部クロックを用いている期間は、消費電
力を低減することができる効果がある。さらに、外部ク
ロックが発振停止した時に、割り込み信号発生回路によ
り、割り込み信号を発生することができ、外部クロック
の発振停止時に、様々なアプリケーションに対応した割
り込み処理を実行することができる効果がある。
【００３５】この発明によれば、ＣＰＵにより充放電回
路の動作を禁止に設定されるか、または、ＣＰＵにより
外部クロックのストップ／ウエイトモード信号が出力さ
れた場合に、充放電回路の動作を禁止する論理回路を設
けるように構成したので、マイクロコンピュータの用途
に応じて、充放電回路の動作を許可することにより発振
停止検出を許可してマイクロコンピュータの信頼性を高
めたり、充放電回路の動作を禁止することにより発振停
止検出を禁止してマイクロコンピュータの消費電力を低
減することができる効果がある。
路の動作を禁止に設定されるか、または、ＣＰＵにより
外部クロックのストップ／ウエイトモード信号が出力さ
れた場合に、充放電回路の動作を禁止する論理回路を設
けるように構成したので、マイクロコンピュータの用途
に応じて、充放電回路の動作を許可することにより発振
停止検出を許可してマイクロコンピュータの信頼性を高
めたり、充放電回路の動作を禁止することにより発振停
止検出を禁止してマイクロコンピュータの消費電力を低
減することができる効果がある。
【００３６】この発明によれば、発振停止信号をシステ
ムクロックに同期させてマイクロコンピュータに供給す
るフリップフロップ回路を設けるように構成したので、
フリップフロップ回路により現在のシステムクロックが
外部クロックであるか、リングオシレータまたはＣＲオ
シレータによる内部クロックであるかをマイクロコンピ
ュータに認識させることができ、システムクロックが内
部クロックから、再度、外部クロックに復帰した時の割
り込み処理からの復帰処理を行うことができる効果があ
る。
ムクロックに同期させてマイクロコンピュータに供給す
るフリップフロップ回路を設けるように構成したので、
フリップフロップ回路により現在のシステムクロックが
外部クロックであるか、リングオシレータまたはＣＲオ
シレータによる内部クロックであるかをマイクロコンピ
ュータに認識させることができ、システムクロックが内
部クロックから、再度、外部クロックに復帰した時の割
り込み処理からの復帰処理を行うことができる効果があ
る。
【００３７】この発明によれば、ＣＰＵによる設定に応
じて内部クロック発振回路を起動または停止するレジス
タと、レジスタに起動設定された場合に内部クロック発
振回路から発生される内部クロックを選択し、レジスタ
に停止設定された場合に外部クロックを選択してマイク
ロコンピュータに供給するクロック切換回路とを設ける
ように構成したので、ＣＰＵの制御により、外部クロッ
クの正常発振および発振停止にかかわらず、システムク
ロックとして外部クロックの代わりにリングオシレータ
またはＣＲオシレータによる内部クロックを選択するこ
とができ、消費電力を低減できる効果がある。
じて内部クロック発振回路を起動または停止するレジス
タと、レジスタに起動設定された場合に内部クロック発
振回路から発生される内部クロックを選択し、レジスタ
に停止設定された場合に外部クロックを選択してマイク
ロコンピュータに供給するクロック切換回路とを設ける
ように構成したので、ＣＰＵの制御により、外部クロッ
クの正常発振および発振停止にかかわらず、システムク
ロックとして外部クロックの代わりにリングオシレータ
またはＣＲオシレータによる内部クロックを選択するこ
とができ、消費電力を低減できる効果がある。
【図１】 この発明の実施の形態１による発振停止検出
装置を示す構成図である。
装置を示す構成図である。
【図２】 この発明の実施の形態１による発振停止検出
装置の動作を示す波形図である。
装置の動作を示す波形図である。
【図３】 複数のマイコンがＬＡＮに接続された状態を
示す構成図である。
示す構成図である。
【図４】 この発明の実施の形態２による発振停止検出
装置を示す構成図である。
装置を示す構成図である。
【図５】 この発明の実施の形態２による発振停止検出
装置の動作を示す波形図である。
装置の動作を示す波形図である。
【図６】 従来の発振停止検出装置を示す構成図であ
る。
る。
１１ 外部クロック、１２，４０ マイクロコンピュー
タ、１４ 立ち上がりエッジ検出回路（ワンショットパ
ルス発生回路）、１５ 立ち下がりエッジ検出回路（ワ
ンショットパルス発生回路）、１６ ＡＮＤ回路（ワン
ショットパルス発生回路）、１８，４５ ＣＰＵ、２１
ＮＯＲ回路（論理回路）、２２ ＮＡＮＤ回路（論理
回路）、２３ 電源（充放電回路）、２４，２７ 接地
（充放電回路）、２５ Ｐｃｈトランジスタ（充放電回
路）、２６ Ｎｃｈトランジスタ（充放電回路）、２８
容量素子（充放電回路）、２９ シュミット回路（初
期化信号発生回路）、３０ ＡＮＤ回路（初期化信号発
生回路）、４３ シュミット回路（発振停止信号発生回
路）、５１ リングオシレータ（内部クロック発振回
路）、５２ クロック切換回路、５３ 立ち上がりエッ
ジ検出回路（割り込み信号発生回路）、５７ フリップ
フロップ回路、６１ レジスタ。
タ、１４ 立ち上がりエッジ検出回路（ワンショットパ
ルス発生回路）、１５ 立ち下がりエッジ検出回路（ワ
ンショットパルス発生回路）、１６ ＡＮＤ回路（ワン
ショットパルス発生回路）、１８，４５ ＣＰＵ、２１
ＮＯＲ回路（論理回路）、２２ ＮＡＮＤ回路（論理
回路）、２３ 電源（充放電回路）、２４，２７ 接地
（充放電回路）、２５ Ｐｃｈトランジスタ（充放電回
路）、２６ Ｎｃｈトランジスタ（充放電回路）、２８
容量素子（充放電回路）、２９ シュミット回路（初
期化信号発生回路）、３０ ＡＮＤ回路（初期化信号発
生回路）、４３ シュミット回路（発振停止信号発生回
路）、５１ リングオシレータ（内部クロック発振回
路）、５２ クロック切換回路、５３ 立ち上がりエッ
ジ検出回路（割り込み信号発生回路）、５７ フリップ
フロップ回路、６１ レジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長 芳樹 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 5B054 AA01 BB05 CC01
Claims (5)
- 【請求項１】 外部クロックの立ち上がりエッジおよび
立ち下がりエッジのうちの少なくとも一方を検出し、そ
の検出時にワンショットパルスを発生するワンショット
パルス発生回路と、上記ワンショットパルス発生回路か
ら発生されるワンショットパルスの発生されていない期
間に充電を行い、そのワンショットパルスの発生期間に
放電を行う充放電回路と、上記充放電回路に充電された
電位が所定値に達した場合に上記外部クロックの発振停
止と判断して、マイクロコンピュータを初期化する初期
化信号を発生する初期化信号発生回路とを備えた発振停
止検出装置。 - 【請求項２】 外部クロックの立ち上がりエッジおよび
立ち下がりエッジのうちの少なくとも一方を検出し、そ
の検出時にワンショットパルスを発生するワンショット
パルス発生回路と、上記ワンショットパルス発生回路か
ら発生されるワンショットパルスの発生されていない期
間に充電を行い、そのワンショットパルスの発生期間に
放電を行う充放電回路と、上記充放電回路に充電された
電位が所定値に達した場合に上記外部クロックの発振停
止と判断し、発振停止信号を発生する発振停止信号発生
回路と、リングオシレータまたはＣＲオシレータにより
形成され、上記発振停止信号発生回路から発生される発
振停止信号に応じて起動して内部クロックを発生し、シ
ステムクロックとしてマイクロコンピュータに供給する
内部クロック発振回路と、上記発振停止信号発生回路か
ら発生される発振停止信号に応じてＣＰＵに割り込み信
号を発生する割り込み信号発生回路とを備えた発振停止
検出装置。 - 【請求項３】 ＣＰＵにより充放電回路の動作を禁止に
設定されるか、または、そのＣＰＵにより外部クロック
のストップ／ウエイトモード信号が出力された場合に、
その充放電回路の動作を禁止する論理回路を備えたこと
を特徴とする請求項１または請求項２記載の発振停止検
出装置。 - 【請求項４】 発振停止信号発生回路から発生される発
振停止信号をシステムクロックに同期させてマイクロコ
ンピュータに供給するフリップフロップ回路を備えたこ
とを特徴とする請求項２記載の発振停止検出装置。 - 【請求項５】 ＣＰＵにより設定され、その設定に応じ
て内部クロック発振回路を起動または停止するレジスタ
と、上記レジスタに上記内部クロック発振回路の起動設
定された場合にその内部クロック発振回路から発生され
る内部クロックを選択してシステムクロックとしてマイ
クロコンピュータに供給し、そのレジスタに上記内部ク
ロック発振回路の停止設定された場合に外部クロックを
選択してシステムクロックとしてそのマイクロコンピュ
ータに供給するクロック切換回路とを備えたことを特徴
とする請求項２または請求項４記載の発振停止検出装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298607A JP2000122749A (ja) | 1998-10-20 | 1998-10-20 | 発振停止検出装置 |
| US09/265,384 US6343334B1 (en) | 1998-10-20 | 1999-03-10 | Detector of an oscillation stopping and an apparatus for executing a treatment after the detection of an oscillation stopping |
| KR1019990034074A KR100340361B1 (ko) | 1998-10-20 | 1999-08-18 | 발진 정지 검출 장치 및 발진 정지 검출후의 처리 장치 |
| DE19939579A DE19939579C2 (de) | 1998-10-20 | 1999-08-20 | Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer Oszillation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298607A JP2000122749A (ja) | 1998-10-20 | 1998-10-20 | 発振停止検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000122749A true JP2000122749A (ja) | 2000-04-28 |
Family
ID=17861926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10298607A Pending JP2000122749A (ja) | 1998-10-20 | 1998-10-20 | 発振停止検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6343334B1 (ja) |
| JP (1) | JP2000122749A (ja) |
| KR (1) | KR100340361B1 (ja) |
| DE (1) | DE19939579C2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002019558A (ja) * | 2000-07-11 | 2002-01-23 | Denso Corp | コンデンサの電荷制御回路及びマイクロコンピュータ |
| US6943634B2 (en) | 2002-03-27 | 2005-09-13 | Yamaha Corporation | Oscillation detection circuit |
| JP2014056588A (ja) * | 2013-10-23 | 2014-03-27 | Dainippon Printing Co Ltd | Ｉｃチップ、ｉｃカード、及びｉｃチップの動作方法 |
| JP2014165670A (ja) * | 2013-02-25 | 2014-09-08 | Seiko Instruments Inc | 発振停止検出回路及び電子機器 |
| JP2019078728A (ja) * | 2017-10-27 | 2019-05-23 | ローム株式会社 | 監視装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612417B2 (ja) * | 1997-12-17 | 2005-01-19 | 日本電気株式会社 | クロック信号制御回路 |
| JP2001142559A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6754171B1 (en) * | 2000-05-18 | 2004-06-22 | Enterasys Networks, Inc. | Method and system for distributed clock failure protection in a packet switched network |
| DE10164912B4 (de) * | 2000-06-27 | 2007-09-06 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung |
| JP2002009601A (ja) * | 2000-06-27 | 2002-01-11 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の初期化方法 |
| JP3489560B2 (ja) * | 2000-11-10 | 2004-01-19 | 日本電気株式会社 | クロック断検出回路 |
| JP3523225B2 (ja) * | 2001-09-18 | 2004-04-26 | Ｎｅｃマイクロシステム株式会社 | クロック監視装置及び監視方法 |
| FR2830700A1 (fr) * | 2001-10-09 | 2003-04-11 | Koninkl Philips Electronics Nv | Dispositif de generation d'un signal d'horloge |
| US7155628B2 (en) * | 2003-04-10 | 2006-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit and method for detecting the state of an oscillating signal |
| CN104854531B (zh) * | 2012-12-13 | 2018-05-18 | 相干逻辑公司 | 时钟发生电路的重新配置 |
| US9234936B1 (en) | 2014-08-04 | 2016-01-12 | Freescale Semiconductor,Inc | Crystal oscillator monitoring circuit |
| US10459443B2 (en) * | 2017-09-22 | 2019-10-29 | Erik Jertberg | Semi-autonomous farm transport vehicle for picked produce |
| JP7223835B2 (ja) | 2018-09-30 | 2023-02-16 | オッポ広東移動通信有限公司 | 指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体 |
| US10848140B1 (en) * | 2020-07-20 | 2020-11-24 | Nxp Usa, Inc. | Method and system for detecting clock failure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019220A (ja) * | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
| JPH02226432A (ja) | 1989-02-28 | 1990-09-10 | Koufu Nippon Denki Kk | クロック障害処理システム |
| US5577075A (en) * | 1991-09-26 | 1996-11-19 | Ipc Information Systems, Inc. | Distributed clocking system |
| JPH06332755A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | ウォッチドッグタイマ回路 |
| DE69430372D1 (de) | 1994-10-27 | 2002-05-16 | St Microelectronics Srl | Schaltung zum Nachweis eines Fehlerzustandes eines Taktsignals für elektronische Mikroprozessorschaltungen |
| JPH0973404A (ja) | 1995-09-07 | 1997-03-18 | Kansei Corp | ウオッチドッグタイマ回路 |
| JPH09319456A (ja) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | 発振停止検出装置 |
| JP3031293B2 (ja) * | 1997-06-02 | 2000-04-10 | 日本電気株式会社 | パワーオンリセット回路 |
-
1998
- 1998-10-20 JP JP10298607A patent/JP2000122749A/ja active Pending
-
1999
- 1999-03-10 US US09/265,384 patent/US6343334B1/en not_active Expired - Fee Related
- 1999-08-18 KR KR1019990034074A patent/KR100340361B1/ko not_active IP Right Cessation
- 1999-08-20 DE DE19939579A patent/DE19939579C2/de not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002019558A (ja) * | 2000-07-11 | 2002-01-23 | Denso Corp | コンデンサの電荷制御回路及びマイクロコンピュータ |
| US6943634B2 (en) | 2002-03-27 | 2005-09-13 | Yamaha Corporation | Oscillation detection circuit |
| JP2014165670A (ja) * | 2013-02-25 | 2014-09-08 | Seiko Instruments Inc | 発振停止検出回路及び電子機器 |
| JP2014056588A (ja) * | 2013-10-23 | 2014-03-27 | Dainippon Printing Co Ltd | Ｉｃチップ、ｉｃカード、及びｉｃチップの動作方法 |
| JP2019078728A (ja) * | 2017-10-27 | 2019-05-23 | ローム株式会社 | 監視装置 |
| JP7010663B2 (ja) | 2017-10-27 | 2022-01-26 | ローム株式会社 | 監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19939579C2 (de) | 2001-12-06 |
| US6343334B1 (en) | 2002-01-29 |
| KR20000028615A (ko) | 2000-05-25 |
| KR100340361B1 (ko) | 2002-06-12 |
| DE19939579A1 (de) | 2000-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000122749A (ja) | 発振停止検出装置 | |
| CN107589825B (zh) | 看门狗电路、功率ic和看门狗监视系统 | |
| US7529961B2 (en) | Semiconductor device with clock failure detection circuitry | |
| JPH09319456A (ja) | 発振停止検出装置 | |
| US5440603A (en) | Watch-dog timer circuit and a microcomputer equipped therewith | |
| JP4127283B2 (ja) | リセット回路とディジタル通信装置 | |
| JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
| KR20030024619A (ko) | 클록 감시 장치 | |
| JP2003316469A (ja) | クロック制御装置およびクロック制御方法 | |
| JP2001184234A (ja) | ウォッチドッグタイマ | |
| JP2004280783A (ja) | マイクロコンピュータ | |
| JP5241450B2 (ja) | 半導体装置及びその異常検出方法 | |
| JP5584527B2 (ja) | 電圧検出システム及びその制御方法 | |
| JP6298648B2 (ja) | 負荷制御用バックアップ信号発生回路 | |
| US6400195B1 (en) | Method and apparatus for controlling reset operations | |
| JP2008234046A (ja) | 発振回路及び半導体装置 | |
| EP0669568B1 (en) | Microprocessor malfunction operation preventing circuit | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JP2001142559A (ja) | マイクロコンピュータ | |
| JP3080785B2 (ja) | システムクロック選択回路 | |
| JPH0922403A (ja) | リセット制御機能付集積回路 | |
| JP2698260B2 (ja) | ウオッチドッグタイマ装置 | |
| JP4394622B2 (ja) | 自動復旧回路及び自動復旧方法 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |