KR20030024619A - 클록 감시 장치 - Google Patents

클록 감시 장치 Download PDF

Info

Publication number
KR20030024619A
KR20030024619A KR1020020056396A KR20020056396A KR20030024619A KR 20030024619 A KR20030024619 A KR 20030024619A KR 1020020056396 A KR1020020056396 A KR 1020020056396A KR 20020056396 A KR20020056396 A KR 20020056396A KR 20030024619 A KR20030024619 A KR 20030024619A
Authority
KR
South Korea
Prior art keywords
clock
main clock
main
signal
counter
Prior art date
Application number
KR1020020056396A
Other languages
English (en)
Inventor
키타하라타카시
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20030024619A publication Critical patent/KR20030024619A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명에 따른 클록 감시 장치는, 메인 클록을 카운트하는 제 1의 카운터를 가지며, 상기 제 1의 카운터가 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 정상 동작중인 것을 나타내는 정상 동작 확인 플래그를 발생시키고, 상기 정상 동작 확인 플래그를 보조 클록에 의해 감시하고, 상기 메인 클록이 정지한 것으로 판단한 경우, 상기 정상 동작 확인 플래그의 H(하이 레벨)/L(로우 레벨)에 대응하는 출력을 갖는 제 1의 메인 클록 정지 플래그 및 상기 메인 클록을 초기화 하는 메인 클록 초기화 신호를 발생하고, 상기 메인 클록 초기화 신호를 수신함으로써 상기 메인 클록이 회복한 경우 상기 제 1의 메인 클록 정지 플래그를 리셋하는 메인 클록 감시부와,
상기 제 1의 메인 클록 정지 플래그가 발생한 시점에서, 상기 보조 클록 및 상기 보조 클록의 하강시에 있어서의 상기 제 1의 메인 클록 정지 플래그의 논리합을 취한 신호 출력을 카운트하는 제 2의 카운터를 가지며, 상기 제 2의 카운터 출력이 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 보조 클록 전환 신호를 발생하여 보조 클록 동작으로 전환하고, 상기 메인 클록이 회복하고 상기 메인 클록 감시부에 의해 상기 제 1의 메인 클록 정지 플래그를 반전하여 소정 주기분 지연시킨 제 2의 메인 클록 정지 플래그가 리셋된 경우, 상기 제 2의 카운터 출력을 리셋하는 보조 클록 전환 제어부를 포함하는 것을 특징으로 한다.

Description

클록 감시 장치{Clock monitoring apparatus}
발명의 배경
발명의 분야
본 발명은 클록 감시 장치에 관한 것으로, 특히 메인 클록(main clock)과 보조 클록(sub clock)이 고장시 서로 대체하도록 이들을 제어하여 메인 클록이 정지하는 경우에도 마이크로컴퓨터의 안정한 동작을 실현하는 클록 감시 장치에 관한 것이다.
관련 기술의 설명
마이크로컴퓨터의 안정한 동작을 실현하기 위해 클록 감시 회로가 사용되더라도, 메인 클록이 정지되면, CPU도 정지하기 때문에, 메인 클록 정지시에도 안정되게 동작하는 신호로 감시를 행하고, 메인 클록 정지한 경우에는 신속하게 대처할 것이 요구되고 있다.
이 요구에 부합하기 위해, 예를 들면, 선원(prior application)(싱글 칩·마이크로컴퓨터: 일본 특개평 7-6155호)에 개시되어 있는 바와 같이, 메인 클록이 정지한 때, 보조 클록으로 전환함으로써 클록의 정지를 대처하는 것이 제안되어 있으며, 이 선행 기술 문헌에 개시된 수법을 도 12에 도시한다.
도 12에 도시한 회로에 있어서, 시스템 클록 전환 회로(9)에 의해 선택된 메인 클록(1102)이 정상적으로 발진하고 있는 것으로 가정한다. 타이머(1004)는 보조 클록(1101)을 카운트하기 위한 것이고, 메인 클록(1102)이 정상적으로 발진하고 있는 동안은, CPU에 있어서의 명령의 실행을 받아 내부 버스(1201)로부터 출력되는 타이머 리셋 신호(1105)에 의해 오버플로우하기 전에 정기적으로 리셋된다. 따라서 타이머(1004)는 오버플로우하는 일이 없기 때문에, 타이머 캐리 신호(1106)가 발생되지 않는다.
메인 클록(1102)이 정지한 경우, 타이머 리셋 신호(1105)가 발생되지 않기 때문에, 타이머는 오버플로우하여, 타이머 캐리 신호(1106)가 발생되어 클록 전환 플래그(1006)가 변한다. 이로 인해, 클록 전환 신호(1108)가 발생되고, 메인 클록(1102)이 보조 클록(1101)으로 전환된다.
이상과 같이, 종래 기술에 따르면, 메인 클록이 어떠한 원인에 의해 정지한 경우, 메인 클록을 보조 클록으로 전환하여 대처하고, 본 발명과 같이 스스로 리셋 신호를 발생하고, 초기화를 행하는 구성을 제공하지 않는다. 이 때문에, 메인 클록이 정지한 경우, 보조 클록으로 전환되고, 그대로의 상태에서 계속 동작하게 되고, 원래의 상태로 되돌리기 위해서는 소프트웨어에 의한 제어 등이 별도로 필요하게 된다는 결점이 있다. 또한, 항상 카운트하는 신호가 보조 클록에 있기 때문에, 카운터가 오버플로우하기까지 많은 시간이 필요하게 되고, 그 결과 대처(보조 클록으로의 전환)하기까지 시간 지체가 발생하는 문제도 있다. 또한, 보조 클록이 정지하고 있는 경우, 이상 정지(abnormality stop)를 검출하는 것이 불가능하다.
본 발명의 주목적은, 메인 클록 정지시에는 자동적으로 메인 클록의 초기화를 행하고, 메인 클록이 회복한 경우에는 이상 전의 상태에서 계속 동작을 행할 수 있고, 메인 클록이 회복 불가능한 경우에는 보조 클록으로 전환하여 계속 동작을 행하고, 또한 보조 클록도 정지한 경우에는 플래그를 발생하여, 메인 클록 정지시에도 마이크로컴퓨터의 안정한 동작을 도모하는 것이 가능한 클록 감시 장치 및 감시 방법을 제공하는 것이다.
본 발명에 따른 클록 감시 장치는, 메인 클록을 카운트하는 제 1의 카운터를 가지며, 상기 제 1의 카운터가 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 정상 동작중인 것을 나타내는 정상 동작 확인 플래그를 발생시키고, 상기 정상 동작 확인 플래그를 보조 클록에 의해 감시하고, 상기 메인 클록이 정지한 것으로 판단한 경우, 상기 정상 동작 확인 플래그의 H(하이 레벨)/L(로우 레벨)에 대응하는 출력을 갖는 제 1의 메인 클록 정지 플래그 및 상기 메인 클록을 초기화 하는 메인 클록 초기화 신호를 발생하고, 상기 메인 클록 초기화 신호를 수신함으로써상기 메인 클록이 회복한 경우 상기 제 1의 메인 클록 정지 플래그를 리셋하는 메인 클록 감시부와,
상기 제 1의 메인 클록 정지 플래그가 발생한 시점에서, 상기 보조 클록 및 상기 보조 클록의 하강시에 있어서의 상기 제 1의 메인 클록 정지 플래그의 논리합을 취한 신호 출력을 카운트하는 제 2의 카운터를 가지며, 상기 제 2의 카운터 출력이 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 보조 클록 전환 신호를 발생하여 보조 클록 동작으로 전환하고, 상기 메인 클록이 회복하고 상기 메인 클록 감시부에 의해 상기 제 1의 메인 클록 정지 플래그를 반전하여 소정 주기분 지연시킨 제 2의 메인 클록 정지 플래그가 리셋된 경우, 상기 제 2의 카운터 출력을 리셋하는 보조 클록 전환 제어부를 포함하는 것을 특징으로 한다.
본 발명의 상기 언급된 목적과 다른 목적, 특징, 및 이점은 첨부된 도면과 연계한 하기의 상세한 설명을 통해 더욱 명확해질 것이다.
도 1은 본 발명의 클록 감시 장치의 제 1의 실시예를 도시한 블록도.
도 2는 본 발명에 따른 클록 감시 장치를 포함하는 보조 마이크로컴퓨터와 메인 마이크로컴퓨터로 구성되는 클록 감시 시스템을 도시한 도면.
도 3은 도 1의 클록 감시 장치의 상세한 구성을 도시한 블록도.
도 4는 메인 클록 정상 동작 확인 플래그가 0인 때에 메인 클록이 정지하고 그 후 회복한 경우의 동작 파형을 도시한 타이밍도.
도 5는 메인 클록 정상 동작 확인 플래그가 1인 때에 메인 클록이 정지하고 그 후 회복한 경우의 동작 파형을 도시한 타이밍도.
도 6은 메인 클록이 정지하고, 보조 클록으로 전환되는 경우의 동작 파형을 도시한 타이밍도.
도 7은 모든 클록 정지 플래그가 발생할 때의 동작 파형을 도시한 타이밍도.
도 8은 본 발명에 따른 클록 감시 장치의 동작을 설명하기 위한 순서도.
도 9는 본 발명에 따른 클록 감시 장치의 제 2의 실시예를 도시한 블록도.
도 10은 본 발명에 따른 클록 감시 장치의 제 3의 실시예를 도시한 블록도.
도 11은 본 발명에 따른 클록 감시 장치의 제 4의 실시예를 도시한 블록도.
도 12는 종래 기술의 클록 감시 장치의 일 실시예를 도시한 블록도.
♥도면의 주요 부분에 대한 부호의 설명♥
200 : 클록 감시 장치201 : 메인 클록 감시부
202 : 보조 클록 전환 제어부203 : 보조 클록 자기 감시부
301 : 메인 마이크로컴퓨터302 : 보조 마이크로컴퓨터
401 : 메인 클록 감시 회로402 : reset_A1 플래그 생성 회로
403 : reset_A2 플래그 생성 회로404 : 보조 클록 전환 신호 생성용 카운터
405, 406 : 지연 부가 회로
본 발명에 따른 클록 감시 장치의 제 1의 실시예에 관해 도면을 참조하여 설명한다. 본 발명에 따른 클록 감시 장치는, 도 2에 도시한 클록 감시 시스템 내에 조립되어 있다. 상기 시스템은 메인 마이크로컴퓨터(301)와 보조 마이크로컴퓨터(302)를 포함하고, 클록 감시 장치는 보조 마이크로컴퓨터(302)측에 내장되어 있다. 도 1은 클록 감시 장치의 구성을 도시한 블록도이고, 도 3은 상기 클록 감시 장치의 상세한 구성을 도시한 블록도이다.
도 1에 있어서, 클록 감시 장치(200)는, 카운터를 내장한 메인 클록감시부(201), 카운터를 내장한 보조 클록 전환 제어부(202)와, 지연 부가 회로와 배타적 OR 회로를 내장한 보조 클록 자기 감시부(sub clock self monitoring portion; 203)를 구비하고 있다.
클록 감시 장치(200)는, 상세하게는 도 3에 도시한 바와 같이, 메인 클록 감시 회로(401), reset_A1 플래그 생성 회로(402), reset_A2 플래그 생성 회로(403), 보조 클록 전환 신호 생성용 카운터(404), 지연 부가 회로(405, 406)로 구성되어 있다. 여기에서, 메인 클록 감시부(201)는, 메인 클록 감시 회로(401), reset_A1 플래그 생성 회로(402), reset_A2 플래그 생성 회로(403) 및 논리합 회로(0R 게이트)로 구성되고, 보조 클록 전환 제어부(202)는 논리합 회로(0R 게이트)와 보조 클록 전환 신호 생성용 카운터(404)로 구성되어 있다.
메인 클록 감시 회로(401)는, 메인 클록을 상기 내장된 카운터에서 카운트하고, 카운터가 소정의 설정치와 같아진 경우, 또는 오버플로우한 경우에, 정상 동작중인 것을 나타내는 "H"("1" 즉 하이 레벨를 의미한다)로 되는 정상 동작 확인 플래그(no_reset)를 발생한다. 이 플래그(no_reset)를 보조 클록의 하강에서 감시한다. reset_A1 플래그 생성 회로(402)는, no_reset이 "H"로 되어 있는 경우에 "H", no_reset이 "L"("0" 즉 로우 레벨을 의미한다)인 경우에 "L"로 되는 플래그(reset_A1)를 발생한다. reset_A2 플래그 생성 회로(403)는, 플래그(reset_A1)를 반전하여 보조 클록의 반주기분 지연시킨 메인 클록 정지 플래그(reset_A2)를 발생하는 동시에 메인 클록 초기화(메인 마이크로컴퓨터 리셋) 신호를 발생한다. 단, 발생하는 것은 메인 클록이 정지하였다고 판단한 경우뿐이다.상기 메인 클록 초기화 신호를 받고 메인 클록이 회복한 경우는, 메인 클록 정지 플래그(reset_A2)를 리셋하고 그대로 계속 동작한다.
다음에 도 4 내지 도 8을 참조하여 상기한 구성의 클록 감시 장치의 동작에 관해 설명한다. 처음에, 정상 동작시에 관해 설명한다.
메인 클록을 카운트하고, 카운터가 설정치와 같아진 경우, 또는 오버플로우한 경우에 "H"로 된 신호(no_reset)를 카운터에서 생성한다. 보조 클록의 상승에서 no_reset = 0(도 8의 단계 S101)으로 하고, 동시에 카운터를 리셋하고 메인 클록의 카운트를 시작한다(도 4의 부호 51).
메인 클록이 카운터의 설정치와 같아진 경우, 또는 오버플로우한 경우(도 8의 단계 S102에서 Yes), no_reset = 1로 된다(도 4의 부호 52, 도 8의 단계 S110).
서브 클록의 하강시에 no_reset = 1로 되어 있기 때문에(도 8의 단계 S111), reset_A1은 "H"인 상태이고, 메인 마이크로컴퓨터 리셋 신호는 발생되지 않는다(도 4의 부호 53).
다음에 메인 클록이 정지하여 메인 마이크로컴퓨터가 초기화되고, 그 결과, 메인 클록이 회복한 경우에 관해 설명한다. 메인 클록이 정지한 경우, 카운터가 오버플로우하지 않던지 또는 소정의 설정치에 도달하지 않는다(도 8의 단계 S102에서 No). 이 때문에, 플래그(no_reset)는 "L"인 상태로 되고, reset_A1은 "H"인 상태이다(도 8의 단계 S103). 또한 메인 클록이 정지하는 기간이, no_reset이 "H"인 기간 또는 "L"의 기간이라도, 메인 클록은 문제 없이 동작한다. 도 7에 도시한 바와 같이, no_reset이 상승하고 나서, 그 직후의 보조 클록의 하강까지의 기간에 메인 클록이 정지한 경우에는, 1주기 후의 보조 클록의 하강에서 메인 마이크로컴퓨터 리셋 신호가 발생된다(도 4의 부호 54).
보조 클록의 하강시에 no_reset = 0인 경우, reset_A1 = 0으로 한다. 이 reset_A1을 반전하여 서브 클록의 반주기분 지연시킨 플래그(reset_A2)를 생성한다. 따라서 이 경우 보조 클록의 상승시에 reset_A2 = 1로 된다(도 8의 단계 S104). reset_A1과 reset_A2의 논리합을 취하여 생성한 메인 마이크로컴퓨터 리셋 신호를 메인 마이크로컴퓨터에 발생하고, 메인 마이크로컴퓨터의 초기화를 실행한다(도 4의 부호 55. 도 8의 단계 S105).
여기서, reset_A1과 보조 클록의 논리합을 취한 신호("wait")를, 보조 클록 전환 신호 생성용 카운터에서 카운트 시작하고(도 4의 부호 56, 도 8의 단계 S107), 보조 클록 전환 신호가 발생되어 서브 클록이 동작한다(도 8의 단계 S107). 즉, 보조 클록 전환 제어부(202)는, 메인 클록 정지 플래그가 발생한 시점에서 서브 클록을 카운트하기 시작하고, 카운터가 오버플로우하던지, 설정치에 도달한 경우는 보조 클록 전환 신호를 발생하여 보조 클록 동작으로 전환한다. 메인 클록이 회복하고, 메인 클록 감시부에 의해 메인 클록 정지 플래그가 리셋되면, 카운터를 리셋하고 대기 상태로 되돌아온다.
보조 클록 전환 신호 생성용 카운터가 오버플로우하기 전에, 메인 클록이 회복한 경우, 재차 메인 클록 감시 회로(401) 내의 카운터가 오버플로우하여 no_reset = 1로 된다(도 4의 부호 57, 도 8의 단계 S110).
서브 클록의 하강에서 no_reset = 1인 경우, reset_A1 = 1로 되고, reset_A2는 서브 클록의 상승에서 "L"로 된다. reset_A2의 하강에서 보조 클록 전환 신호 생성용 카운터를 리셋하기 때문에, 보조 클록으로는 전환되지 않는다(도 4의 부호 58).
다음에 메인 클록이 정지하고 메인 마이크로컴퓨터가 초기화되어도, 메인 클록이 정지한 상태인 경우에 관해 도 6을 사용하여 설명한다. 전술한 순서에 의해 메인 마이크로컴퓨터의 초기화를 실행한 후, reset_A1과 서브 클록의 논리합을 취한 신호("wait")의 출력을, 서브 클록 전환 신호 생성용 카운터에서 카운트한다(도 4의 부호 61).
메인 클록이 회복하지 않은 경우(도 4의 부호 62), 보조 클록 전환 신호 생성용 카운터가 오버플로우하고, 보조 클록 전환 신호가 발생된다(도 4의 부호 63).
또한, 동작 클록을 보조 클록으로 전환한 후, 보조 클록이 정지한 경우에 관해 도 3 및 도 7을 사용하여 설명한다. 보조 클록 자기 감시부(203)는, 보조 클록을 3/8 주기 지연시킨 신호(B)를 발생하는 지연 부가 회로(405)와, 신호(B)를 3/8 주기 지연시킨 신호(C)를 발생하는 지연 부가 회로(406)을 갖고 있고, 메인 클록 정지 플래그가 발생하고 있는 경우에 기능하고, 서브 클록이 정지한 경우에 모든 클록이 정지한 것을 나타내는 플래그를 발생한다. 이들의 기능에 의해, 메인 클록 정지시에는 자동적으로 메인 클록의 초기화를 행하고, 그것에 의해 메인 클록이 회복한 경우에는 이상 전의 상태에서 계속 동작을 할 수 있다. 또한 메인 클록이 회복 불가능한 경우에는 보조 클록으로 전환하여 계속 동작을 행하고, 또한 보조 클록도 정지한 경우에는 플래그를 발행하는 것이 가능하게 된다. 즉, 보조 클록에 자기 자신을 감시하는 기능을 갖게 하고 있는 것이다.
이하, 구체적으로 보조 클록 자기 감시부(203)의 동작에 관해 설명한다. 도 3의 "A"는 보조 클록이고, "B"는 보조 클록을 3/8 주기 지연시킨 클록이고, "C"는 "B"를 3/8 주기 지연시킨 클록이다.
메인 클록이 정지하고 있는 경우(도 8의 단계 S108), 도 3의 reset_A2는 "H"이기 때문에, reset_A2와, A, B, C의 배타적 논리합을 취한 신호의 반전 신호와의 AND가 모든 클록 정지 플래그로 된다. 보조 클록이 정지한 경우, 3/4주기 후에 모든 클록 정지 플래그가 발생된다(도 8의 단계 S109). 또한, 이 플래그는, 보조 클록이 "H"인 상태에서 정지하더라도 또는 "L"인 상태에서 정지하더라도 발생 가능하다. 또한, "B", "C"를 생성할 때에 3/8주기의 지연을 부가하는 것은, 스파이크의 발생 방지를 위해서는 이 위상 관계가 가장 적절하다고 판단하였기 때문으로서, 지연값을 변경하더라도 본 발명의 범위 내인 것은 말할 것도 없다.
다음에 본 발명에 관한 클록 감시 장치의 제 2의 실시예에 관해 설명한다. 본 실시예는, 도 9에 도시한 바와 같이, 상기 제 1의 실시예에 있어서 보조 클록 자기 감시부를 삭제한 것이다. 이로 인해 모든 클록 정지 플래그의 발생은 불가능하게 되지만, 지연 부가 회로 및 배타적 논리합 회로가 불필요하게 되기 때문에, 회로 규모를 축소하는 것이 가능하게 된다.
다음에 본 발명에 따른 클록 감시 장치의 제 3의 실시예에 관해 설명한다. 본 실시예는, 도 10에 도시한 바와 같이, 상기 제 1의 실시예의 메인 마이크로컴퓨터 리셋 신호, 보조 클록 전환 신호, 모든 클록 정지 플래그의 발생을 제어하기 위해, 메인 클록 일시 정지 신호를 부가하고 있다. 이로 인해, HALT와 같이 메인 클록을 일시 정지하는 신호에 의해 유저가 의도적으로 메인 클록을 정지한 경우에는, 각 출력 신호가 발생되지 않도록 하고 있다.
다음에 본 발명에 따른 클록 감시 장치의 제 4의 실시예에 관해 설명한다. 본 실시예는, 도 11에 도시한 바와 같이, 상기한 제 1의 실시예의 서브 클록 전환 제어부에, 보조 마이크로컴퓨터 리셋 신호 생성 기능을 갖게 하고 있다. 이로 인해 보조 클록 동작 모드로 전환한 후, 지연 회로를 통하여 생성한 보조 마이크로컴퓨터 리셋 신호에 의해 서브 마이크로컴퓨터 자신을 초기화 하는 것이 가능하게 된다.
이와 같이 본 발명은, 메인 클록 정지시에는 메인 클록의 초기화를 행하고, 그것에 의해 메인 클록이 회복한 경우에는 이상 전의 상태에서 계속 동작을 행하는 것을 실현한다. 또한 메인 클록이 부활하지 않는 경우에는 보조 클록으로 전환함으로써 계속 동작을 행하는 것이 가능하게 된다. 또한 보조 클록도 정지한 경우에는 모든 클록 정지 플래그를 발생하는 것이 가능하고, 게다가, 일련의 동작을 소프트웨어 등의 제어 없이 실시하는 것이 가능하게 된다.
또한, 메인 클록의 동작 상태를 감시하기 위해 항상 카운트하고 있는 신호를, 종래 기술에서는 보조 클록이었던 것을, 본 발명에서는 고속의 메인 클록으로 하였기 때문에, 카운터가 오버플로우, 또는 설정치에 도달하기까지의 시간이 단축되어, 종래 기술과 비교하여, 메인 클록 정지시에 있어서의 대처하기까지의 시간을대폭적으로 단축하는 것이 가능하게 되는 효과도 얻어진다.
또한, 상기 실시예에 있어서, 메인 마이크로컴퓨터를 메인 클록 발생 장치, 보조 마이크로컴퓨터를 본 발명의 회로를 내장한 시스템 등으로 대체하는 것, 또는 메인 마이크로컴퓨터 초기화 신호, 서브 클록 전환 신호, 전클록 정지 플래그를 각각 독자적으로 사용하는 것, 또한 다양한 조합으로 사용하는 것 등, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지 변경예가 가능한 것은 말할 것도 없다.
본 발명이 특정 실시예를 참조하여 설명되었지만, 본 실시예가 본 발명을 제한하는 것은 아니다. 본 발명의 상기 실시예를 참조하면 상기 개시된 실시예의 여러 수정예가 당업자에겐 자명할 것이다. 따라서, 첨부된 특허청구범위는 본 발명의 진정한 영역 내에 있는 모든 수정예 또는 변혀예를 포괄한다.

Claims (10)

  1. 클록 감시 장치에 있어서,
    메인 클록을 카운트하는 제 1의 카운터를 구비하며, 상기 제 1의 카운터가 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 정상 동작중인 것을 나타내는 정상 동작 확인 플래그를 발생시키고, 상기 정상 동작 확인 플래그를 보조 클록에 의해 감시하고, 상기 메인 클록이 정지한 것으로 판단한 경우, 상기 정상 동작 확인 플래그의 H(하이 레벨)/L(로우 레벨)에 대응하는 출력을 갖는 제 1의 메인 클록 정지 플래그 및 상기 메인 클록을 초기화 하는 메인 클록 초기화 신호를 발생하고, 상기 메인 클록 초기화 신호를 수신함으로써 상기 메인 클록이 회복한 경우 상기 제 1의 메인 클록 정지 플래그를 리셋하는 메인 클록 감시부; 및
    상기 제 1의 메인 클록 정지 플래그가 발생한 시점에서, 상기 보조 클록 및 상기 보조 클록의 하강시에 있어서의 상기 제 1의 메인 클록 정지 플래그의 논리합을 취한 신호 출력을 카운트하는 제 2의 카운터를 구비하며, 상기 제 2의 카운터 출력이 오버플로우하던지 또는 미리 정한 설정치에 도달한 경우, 보조 클록 전환 신호를 발생하여 보조 클록 동작으로 전환하고, 상기 메인 클록이 회복하고 상기 메인 클록 감시부에 의해 상기 제 1의 메인 클록 정지 플래그를 반전하여 소정 주기분 지연시킨 제 2의 메인 클록 정지 플래그가 리셋된 경우, 상기 제 2의 카운터 출력을 리셋하는 보조 클록 전환 제어부를 포함하는 것을 특징으로 하는 클록 감시 장치.
  2. 제 1항에 있어서,
    제 2의 메인 클록 정지 플래그 생성부는 상기 제 1의 메인 클록 정지 플래그와 상기 제 2의 메인 클록 정지 플래그의 논리합을 취하여 상기 메인 클록 초기화 신호를 출력하는 것을 특징으로 하는 클록 감시 장치.
  3. 제 2항에 있어서,
    상기 메인 클록을 일시 정지하기 위한 메인 클록 일시 정지 신호와 상기 제 1의 논리합 회로로부터의 출력 신호의 논리곱을 취하는 제 1의 논리곱 회로; 및
    상기 메인 클록 일시 정지 신호와 상기 제 2의 카운터로부터의 출력 신호의 논리곱을 취하는 제 2의 논리곱 회로를 더 포함하는 것을 특징으로 하는 클록 감시 장치.
  4. 제 1항에 있어서,
    상기 메인 클록 감시부는 상기 메인 클록을 상기 제 1의 카운터에서 카운트하고, 상기 제 1의 카운터가 소정의 설정치와 같아진 경우 또는 오버플로우한 경우에, 상기 정상 동작 확인 플래그를 발생하고, 상기 정상 동작 확인 플래그를 상기 보조 클록의 하강에서 감시하는 메인 클록 감시 회로와;
    상기 보조 클록의 하강인 때에, 상기 정상 동작 확인 플래그가 "H"로 되어 있는 경우에 "H"로 되고, "L"인 경우에 "L"로 되는 제 1의 메인 클록 정지 플래그를 발생하는 제 1의 메인 클록 정지 플래그 생성부; 및
    상기 메인 클록이 정지한 경우, 상기 제 2의 메인 클록 정지 플래그 및 상기 메인 클록 초기화 신호를 발생하는 제 2의 메인 클록 정지 플래그 생성부를 포함하는 것을 특징으로 하는 클록 감시 장치.
  5. 제 1항에 있어서,
    상기 메인 클록 초기화 신호를 받고 상기 메인 클록이 회복한 경우는, 상기 메인 클록 감시부는 상기 제 2의 메인 클록 정지 플래그를 리셋하는 것을 특징으로 하는 클록 감시 장치.
  6. 제 1항에 있어서,
    상기 보조 클록 전환 제어부는 상기 제 1의 메인 클록 정지 플래그와 상기 보조 클록의 논리합을 취하는 제 2의 논리합 회로를 포함하며,
    상기 메인 클록 정지 플래그가 발생한 시점에서 상기 제 2의 카운터에 상기 논리합 신호를 카운트시키고, 상기 제 2의 카운터가 오버플로우하던지, 설정치에 도달한 경우, 상기 보조 클록 전환 신호를 발생하여 서브 클록 동작으로 전환하고, 메인 클록이 회복하여 상기 메인 클록 정지 플래그가 리셋되면, 상기 제 2의 카운터를 리셋하여 대기 상태로 되돌아오는 것을 특징으로 하는 클록 감시 장치.
  7. 제 6항에 있어서,
    상기 메인 클록이 정지하여 메인 마이크로컴퓨터가 초기화되더라도, 메인 클록이 정지한 상태인 경우, 상기 제 2의 카운터가 오버플로우하여, 상기 서브 클록 전환 제어부에 의해 보조 클록 전환 신호가 발생되는 것을 특징으로 하는 클록 감시 장치.
  8. 제 1항에 있어서,
    상기 보조 클록이 정지한 경우에 모든 클록이 정지한 것을 나타내는 모든 클록 정지 플래그를 발생하고, 메인 클록 정지시에는 자동적으로 상기 메인 클록의 초기화를 행하고, 그것에 의해 메인 클록이 회복한 경우에는 이상(abnormality) 전의 상태로 계속 동작을 행할 수 있는 보조 클록 자기 감시부를 더 포함하는 것을 특징으로 하는 클록 감시 장치.
  9. 제 8항에 있어서,
    상기 서브 클록 자기 감시부는,
    보조 클록을 소정 주기 지연시킨 제 1의 지연 신호를 발생하는 제 1의 지연 부가 회로 및 상기 제 1의 지연 신호를 소정 주기 지연시킨 제 2의 지연 신호를 발생하는 제 2의 지연 부가 회로와;
    상기 보조 클록, 상기 제 1의 지연 신호 및 상기 제 2의 지연 신호의 배타적 논리합을 취하는 배타적 OR 회로; 및
    상기 제 2의 메인 클록 정지 플래그와, 상기 배타적 논리합을 취한 신호의반전 신호의 논리곱을 취하는 제 3의 논리곱 회로를 포함하며,
    상기 제 3의 논리곱 회로로부터 모든 클록 정지 플래그가 출력되는 것을 특징으로 하는 클록 감시 장치.
  10. 제 9항에 있어서,
    상기 메인 클록을 일시 정지하기 위한 메인 클록 일시 정지 신호와 상기 제 1의 논리합 회로로부터의 출력 신호의 논리곱을 취하는 제 1의 논리곱 회로와;
    상기 메인 클록 일시 정지 신호와 상기 제 2의 카운터로부터의 출력 신호의 논리곱을 취하는 제 2의 논리곱 회로; 및
    상기 메인 클록 일시 정지 신호와 상기 제 3의 논리곱 회로로부터의 출력 신호의 논리곱을 취하는 제 3의 논리곱 회로를 더 포함하는 것을 특징으로 하는 클록 감시 장치.
KR1020020056396A 2001-09-18 2002-09-17 클록 감시 장치 KR20030024619A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001283579A JP3523225B2 (ja) 2001-09-18 2001-09-18 クロック監視装置及び監視方法
JPJP-P-2001-00283579 2001-09-18

Publications (1)

Publication Number Publication Date
KR20030024619A true KR20030024619A (ko) 2003-03-26

Family

ID=19107044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056396A KR20030024619A (ko) 2001-09-18 2002-09-17 클록 감시 장치

Country Status (4)

Country Link
US (2) US6670839B2 (ko)
EP (1) EP1293875A2 (ko)
JP (1) JP3523225B2 (ko)
KR (1) KR20030024619A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018077619A (ja) * 2016-11-08 2018-05-17 トヨタ自動車株式会社 処理装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1389947B1 (en) * 2001-05-25 2009-08-26 Imaging Therapeutics, Inc. Methods to diagnose treat and prevent bone loss
JP3523225B2 (ja) * 2001-09-18 2004-04-26 Ｎｅｃマイクロシステム株式会社 クロック監視装置及び監視方法
US20030115503A1 (en) * 2001-12-14 2003-06-19 Koninklijke Philips Electronics N.V. System for enhancing fault tolerance and security of a computing system
JP3593104B2 (ja) * 2002-01-11 2004-11-24 沖電気工業株式会社 クロック切替回路
JP4082211B2 (ja) * 2002-12-27 2008-04-30 株式会社デンソー マイクロコンピュータ
CN1922579A (zh) * 2004-02-27 2007-02-28 皇家飞利浦电子股份有限公司 用于检测故障时钟的电子电路装置
JP4698518B2 (ja) * 2006-07-27 2011-06-08 富士通セミコンダクター株式会社 検証支援装置、検証支援方法、及びプログラム
WO2008051973A1 (en) 2006-10-24 2008-05-02 Bradley Fixtures Corporation Capacitive sensing for washroom fixture
DE102007022369A1 (de) * 2007-05-07 2008-11-20 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Taktüberwachungsschaltung
JP5256766B2 (ja) * 2008-02-18 2013-08-07 澁谷工業株式会社 物品処理装置
JP2010268105A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp マイクロコンピュータ
JP6701869B2 (ja) * 2016-03-25 2020-05-27 セイコーエプソン株式会社 回路装置、物理量検出装置、電子機器及び移動体
US10459501B2 (en) * 2017-07-28 2019-10-29 Western Digital Technologies, Inc. System and method for augmentation of reset recovery operation timing
KR102408439B1 (ko) * 2017-12-26 2022-06-14 에스케이하이닉스 주식회사 클럭 모니터링 회로
TWI779930B (zh) * 2021-11-18 2022-10-01 新唐科技股份有限公司 時脈監控電路、微控制器，及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4653054A (en) * 1985-04-12 1987-03-24 Itt Corporation Redundant clock combiner
JPH076155A (ja) 1993-06-15 1995-01-10 Nec Ic Microcomput Syst Ltd シングルチップ・マイクロコンピュータ
US5642069A (en) * 1994-04-26 1997-06-24 Unisys Corporation Clock signal loss detection and recovery apparatus in multiple clock signal system
JPH10124167A (ja) * 1996-10-17 1998-05-15 Miyagi Oki Denki Kk システムクロック切り換え装置
JP2000122749A (ja) * 1998-10-20 2000-04-28 Mitsubishi Electric Corp 発振停止検出装置
JP3523225B2 (ja) * 2001-09-18 2004-04-26 Ｎｅｃマイクロシステム株式会社 クロック監視装置及び監視方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018077619A (ja) * 2016-11-08 2018-05-17 トヨタ自動車株式会社 処理装置

Also Published As

Publication number Publication date
EP1293875A2 (en) 2003-03-19
US20040090245A1 (en) 2004-05-13
US20030052722A1 (en) 2003-03-20
JP3523225B2 (ja) 2004-04-26
JP2003091329A (ja) 2003-03-28
US6670839B2 (en) 2003-12-30
US6943590B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
KR20030024619A (ko) 클록 감시 장치
JP4288011B2 (ja) マルチプルコンポーネントシステムに対するリセットシステム
US8892923B2 (en) Data processing apparatus and method for maintaining a time count value in normal and power saving modes of operation
KR20020069143A (ko) 클록 신호 주기 이상의 검출
CN107645288B (zh) 用于产生脉冲的电子电路、方法及电子装置
US7038506B2 (en) Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
US20080140890A1 (en) Electronic Circuit Arrangement For Detecting a Failing Clock
US6657501B1 (en) Instantaneous start up oscillator
JP3148445B2 (ja) マルチプレクサ回路
JP3080785B2 (ja) システムクロック選択回路
KR20030049442A (ko) 리셋 회로
JPH076155A (ja) シングルチップ・マイクロコンピュータ
KR100229429B1 (ko) 인터럽트 요구 신호 발생장치
JP2698260B2 (ja) ウオッチドッグタイマ装置
JPH0973404A (ja) ウオッチドッグタイマ回路
JPH08335179A (ja) ワンチップマイクロコンピュータ
KR100208295B1 (ko) 클럭 감시장치
KR0148528B1 (ko) 마이크로 제어기
KR940008853B1 (ko) 워치독 타이밍 회로
SU1188741A1 (ru) Устройство контрол электропитани процессора
CN114696809A (zh) 信号产生电路及操作系统
KR100193760B1 (ko) 외부 기준펄스 및 로컬 클럭을 입력으로 하는 펄스발생회로
JPH0756862A (ja) マルチプロセッサシステムの同期化方式
JP3144811B2 (ja) 監視タイマ回路
KR20040003870A (ko) 엠씨유의 클럭 전환 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee